DE2654482A1 - Verfahren zum herstellen eines halbleiterbauelementes - Google Patents

Verfahren zum herstellen eines halbleiterbauelementes

Info

Publication number
DE2654482A1
DE2654482A1 DE19762654482 DE2654482A DE2654482A1 DE 2654482 A1 DE2654482 A1 DE 2654482A1 DE 19762654482 DE19762654482 DE 19762654482 DE 2654482 A DE2654482 A DE 2654482A DE 2654482 A1 DE2654482 A1 DE 2654482A1
Authority
DE
Germany
Prior art keywords
opening
edge
mask
vertical edge
wiesbaden
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762654482
Other languages
English (en)
Other versions
DE2654482C2 (de
Inventor
George Marr
George Elwood Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2654482A1 publication Critical patent/DE2654482A1/de
Application granted granted Critical
Publication of DE2654482C2 publication Critical patent/DE2654482C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking

Description

BLUMBACH · WESER . BERGEN · KRAMER ZWIRNER . HIRSCH
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
Postadresse München: Palentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237
Western Electric Company, Incorporated Marr 1-36
New York, N. Y., USA
Verfahren zum Herstellen eines Halbleiterbauelementes
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelementes mit einer ersten und einer zwei-, ten Dotierstoffzone im Halbleiterkörper, die einen kurzen, genau definierten Abstand voneinander auf v/eisen.
Wegen seiner leichten Herstellbarkeit ist der Feldeffekttransistor (FET) ein bei integrierten Schaltungen weit verbreitetes Bauelement. Eine übliche FET-Bauart ist jene, bei der auf einer Oberfläche eines Siliciumplättchens eine Source- und eine Drain-Zone, die durch eine Kanalzone voneinander getrennt sind, vorgesehen sind. Der Stromfluß durch die Kanalzone wird von einer oberhalb derselben und hiergegen durch eine Siliciumdioxid-Dünnschicht isolierte Gate-Elektrode gesteuert. (Sogenannter MOSFET). Ein Nachteil dieser Bauelemente ist jedoch
München: Kramer · Dr.Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner
70PSM /07 3 4
die Schwierigkeit, den Kanal extrem kurz und genau dimensioniert auszubilden.
Ein strukturell mit dem FET verwandtes Bauelement ist der bipolare Lateraltransistor, bei dem die an einer Oberfläche eines Halbleiterplättchens vorgesehene Emitter- und Kollektorzone durch eine kurze Basiszone voneinander getrennt sind. Die Verfügbarkeit auch dieser Vorrichtungen ist durch die bisher bestehende Schwierigkeit begrenzt, extrem kurze und genau dimensionierte Basiszonen an der Oberfläche eines solchen Plättchens zu erzeugen.
Aufgabe der Erfindung ist es daher, diese Schwierigkeiten zu vermeiden. Gemäß der Erfindung ist diese Aufgabe für das Verfahren der einleitend beschriebenen Art dadurch gelöst, daß auf dem Halbleiterkörper eine Maske mit einer Öffnung erzeugt wird, die durch eine erste vertikale Kante definiert ist- ferner Dotierstoffe in den Halbleiterkörper durch die Maskenöffnung zur Erzeugung der ersten Dotierstoffzone eingeführt werden, deren Kante durch die erste vertikale Kante definiert ist, die Größe der Öffnung verringert und so ane zweite vertikale Kante erzeugt wird, die um einen vorbestimmten seitlichen Abstand von der Lage der ersten Kante entfernt ist, und alsdann Dotierstoffe in den Halbleiterkörper durch die Öffnung verringerter Größe hindurch zur Erzeugung der zweiten Dotierstoffzone eingeführt werden, deren Kante durch die zweite ver-
*9 824/0734
"γ" 265U82
tikale Kante definiert ist, so daß der Abstand zwischen den Kanten der ersten und zweiten Dotierstoffzone durch den Abstand zwischen der ersten und zweiten vertikalen Kante bestimmt ist.
Vorzugsweise wird die Größe der Öffnung in der Maske durch Oxidieren der die Öffnung definierenden Oberfläche der Maske verringert.
Nachstehend ist die Erfindung anhand in der Zeichnung dargestellter Ausführungsbeispiele im einzelnen erläutert; es zeigen:
Fig. 1 bis 3 schematische Schnittansichten eines Halbleiterplättchens in verschiedenen Stadien der Herstellung eines Transistors entsprechend dem vorliegenden Verfahren und
Fig. 4A und 4B einen nach dem vorliegenden Verfahren hergestellten FET bzw. bipolaren Lateraltransistor.
Entsprechend Fig. 1 ist eine η-leitende Dünnschicht 11 in einem p-leitenden Silicium-Halbleitersubstrat 10 unter Verwendung einer als Maske dienende mit einer Öffnung versehenen Siliciumdioxidschicht 12 oder dergleichen nach üblichen Methoden, beispielsweise durch Diffusion, selektiv eingebracht. Sodann wird (siehe Fig. 2) die Oxidschicht 12 entfernt und eine
709824/07 34
'ζ' 26bU82
dünne Oxidschicht 13 (die als die Gate-Oxidschicht vorgesehen ist) wird auf dein Plättchen 10 thermisch aufwachsen gelassen.
Als nächstes wird eine relativ dicke Siliciumschicht 15 mit Ausnahme eines zentralen Teils des Ortes des Transistors aufgebracht. Dieses kann entweder durch einen gleichförmigen Niederschlag und nachfolgendes Entfernen des zentralen Teils oder durch Begrenzen des anfänglichen Niederschlages zwecks Ausschließung des zentralen Teils erfolgen. Beide Methoden sind bekannt. Der Zweck der Siliciumschicht 15 ist die Bildung einer Ionenimplantationsmaske mit einer zentralen Öffnung 16. Die Schicht 15 ist daher als solche von ausreichender Dicke, um ihre Durchdringung durch aufgestrahlte Ionen zu verhindern.
Als nächstes werden Dotierstoffe, z. B. Borionen, durch die Öffnung 16 und durch die Gate-Oxidschicht 13 hindurch implantiert, um im Substrat benachbart zur Schicht 11 eine p-leitende Schicht 17 zu erzeugen. Ionenimplantation ist ein allgemein bekanntes Verfahren. Die Borionen werden in einer Apparatur auf das Plättchen aufgestrahlt, wie dieses durch die Pfeile dargestellt ist und bilden nach Durchdringung der Gate-Oxidschicht 13 die Schicht 17 in genau gesteuerter Dicke und einem genau gesteuerten Ladungsträgerkonzentrationsprofil. Bei dieser Ausführungsform ist die Schicht 17 dicker als die Schicht 11. Bekanntlich wird die Lage der Kanten der Schicht 17 durch
709824/0734
die Lage der vertikalen Kanten der Maskierschicht 15 bestimmt. In Fig. 2 und 3 ist dieser Ort durch "A" bezeichnet.
Als nächstes wird (siehe Fig* 3) die Siliciumschicht 15 wenigstens teilweise oxidiert, um eine darüberliegende Siliciumdioxidschicht 19 zu erzeugen. Bei der Oxidation der freiliegenden Oberfläche der Siliciumschicht verkleinert sich die Öffnung 16. Dieses deshalb, weil jeweils 0,45 Mikrometer Silicium bei der Oxidation eine ein Mikrometer dicke SiOp-Schicht ergeben. Sonach ist die Summe der Dicke der Schichten 15 und 19 in Fig. 3 etwas größer als die Gesamtdicke der Schicht 15 in Fig. 2, die Öffnung 16 wird daher etwas kleiner. Demgemäß kann durch Steuerung des Oxidationsausmaßes eine genau gesteuerte Änderung der Größe der Maskenöffnung erreicht v/erden. Die Methoden zur genauen Steuerung einer Oxidation von Silicium sind allgemein bekannt. Die neue Lage der vertikalen Kante der Maskierschicht 15, 19 ist in Fig. 2 und 3 durch "B" bezeichnet.
Als nächstes wird in der p-leitenden Schicht 17 eine n-leitende Schicht 18 durch Ionenimplantation eines geeigneten Dotierstoffes, beispielsweise Phosphor, erzeugt. Da die Kante der Oxidschicht 19 gegenüber der ursprünglichen Lage der Kante der Siliciumschicht 15 um den Abstand A-B verschoben worden ist, ist die Kante der η-leitenden Schicht 18 von der n-Zone 11 durch einen kleinen Teil 17' der p-Zone 17. getrennt. Dieser
709824/0734
schmale p-leitende Abstand 17' ist beispielsweise zur Bildung eines extrem kurzen Kanals eines FET's vorgesehen, der zwischen den dann durch die n-Zonen 18 und 11 gebildeten Drain- und Source-Zonen des FET's gelegen ist. Alternativ können die Zonen 18, 17' und 11 den Emitter, die Basis bzw. Kollektor eines bipolaren npn-Lateraltransistors bilden. Bei der Bipolartransistor-Alternative wird der anfängliche Erzeugungsschritt der Gateoxidschicht 13 weggelassen.
Nach der Ionenimplantation wird das Plättchen wie üblich vorzugsweise getempert, um die Strahlungsschäden im Kristallgitter auszuheilen und die implantierten Ionen von interstitiellen in substitutioneile Gitterplätze zu überführen und dadurch deren elektrische Aktivität zu erhöhen. Gleichfalls kann das Plättchen weiter erhitzt werden, um die implantierten Ionen gegenebenfalls tiefer in das Plättchen einzudiffundieren.
In Fig. 4A ist der grundsätzliche Aufbau nach Fig. 3 - mit elektrischen Kontakten 20 und 22 zu den n-Zonen 18 bzw. 11 und einem elektrischen Kontakt 24 auf der Oxidschicht 13 oberhalb der p-Zone 17' ergänzt - dargestellt. Die Kontakte 20 und 22 dienen als die Drain- und Source-Kontakte, und der Kontakt 24 dient als der Gatekontakt Bei der Anordnung nach Fig. 4A handelt es sich also um einen allgemein als MOSFET mit η-Kanal bezeichneten FET. Obgleich nicht dargestellt, kann die Gatelektrode 13, 24 ringförmig sein und die zentrale n-Schicht 18 im wesentlichen umgeben.
7 0^9 824/0734
In Fig. 4B ist der grundsätzliche Aufbau nach Fig. 3 (ohne Oxidschicht 13) - mit elektrischen Kontakten 26 und 28 zu den n-Zone.n 18 bzw. 11 ergänzt - dargestellt. Die Kontakte 26 und 28 dienen als Emitter- und Kollektorkontakt eines bipolaren npn-Lateraltransistors. Das p-leitende Substrat 10 (das ohmisch mit der Zone 17 verbunden idt) kann von unten kontaktiert werden (nicht dargestellt), oder es kann wie dargestellt ein Oberflächenteil der Zone 10 durch den Kontakt kontaktiert sein. Dieser Kontakt zur Zone 10 dient als der Basiskontakt des bipolaren Lateraltransistors.
Obgleich Silicium, sei es nun polykristallin oder monokristallin, je nachdem, wie und auf welchem Material es niedergeschlagen wird, das bevorzugte Maskenmaterial ist, können auch andere Materialien, wie Wolfram, benutzt werden, wenn immer sie die Eigenschaft eines kontrollierten Oberflächenwachstums bei Oxidation oder einer anderen chemischen Behandlung zeigen. Auch andere Halbleitermaterialien, z. B. Germanium, können verwendet werden, ebenso auch unterschiedliche Leitfähigkeiten und Leitungstypen. Auch können andere Methoden, z. B. Diffusionsmethoden, zur Einführung der Dotierstoffe in den Halbleiterkörper verwendet werden.
0-9 824/0734
Leerseite

Claims (2)

  1. BLUMBACH . WESER · BERGEN · KRAMER
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Postadresse München: Pafentconsult 8 München 60 Radeckeslraße 43 Telefon (089)883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237
    Western Electric Company, Incorporated Marr 1-36
    Patentansprüche
    : 1.;Verfahren zum Herstellen eines Halbleiterbauelementes mit einer ersten und einer zweiten Dotierstoffzone im Halbleiterkörper, die einen kurzen, genau definierten Abstand voneinander aufweisen, dadurch gekennzeichnet, daß auf dem Halbleiterkörper (10) eine Maske (15) mit einer öffnung (16) erzeugt wird, die durch eine erste vertikale Kante (A) definiert ist, ferner Dotierstoffe in den Halbleiterkörper durch die Maskenöffnung zur Erzeugung der ersten Dotierstoffzone (17) eingeführt werden, deren Kante durch die erste vertikale Kante (A) definiert ist, die Größe der Öffnung verringert und so eine zweite vertikale Kante (B) erzeugt wird, die um einen vorbestimmten seitlichen Abstand von der Lage der ersten Kante (A) entfernt ist, und alsdann Dotierstoffe in den Halbleiterkörper durch die Öffnung verringerter Größe hindurch zur Erzeugung der zweiten Dotierstoffzone (18) eingeführt werden, deren
    München: Kramer · Dr.Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen'· Zwirner
    909854/0754
    Kante durch die zweite vertikale Kante (B) definiert ist, so daß der Abstand zwischen den Kanten der ersten und zweiten Dotierstoffzone durch den Abstand zwischen der ersten und zweiten vertikalen Kante bestimmt ist.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeich net, daß die Größe der Öffnung in der Maske durch Oxidieren der die Öffnung definierenden Oberfläche der Maske verringert wird.
    V/ku
    ORlQlMAL
DE19762654482 1975-12-03 1976-12-01 Verfahren zum herstellen eines halbleiterbauelementes Granted DE2654482A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05637177 US4038107B1 (en) 1975-12-03 1975-12-03 Method for making transistor structures

Publications (2)

Publication Number Publication Date
DE2654482A1 true DE2654482A1 (de) 1977-06-16
DE2654482C2 DE2654482C2 (de) 1989-04-20

Family

ID=24554884

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762654482 Granted DE2654482A1 (de) 1975-12-03 1976-12-01 Verfahren zum herstellen eines halbleiterbauelementes

Country Status (11)

Country Link
US (1) US4038107B1 (de)
JP (1) JPS6038877B2 (de)
BE (1) BE848991A (de)
CA (1) CA1063731A (de)
DE (1) DE2654482A1 (de)
ES (1) ES453911A1 (de)
FR (1) FR2334203A1 (de)
GB (1) GB1558349A (de)
IT (1) IT1106505B (de)
NL (1) NL7613440A (de)
SE (1) SE418031B (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US4145233A (en) * 1978-05-26 1979-03-20 Ncr Corporation Method for making narrow channel FET by masking and ion-implantation
US4212683A (en) * 1978-03-27 1980-07-15 Ncr Corporation Method for making narrow channel FET
US4485390A (en) * 1978-03-27 1984-11-27 Ncr Corporation Narrow channel FET
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
US4280855A (en) * 1980-01-23 1981-07-28 Ibm Corporation Method of making a dual DMOS device by ion implantation and diffusion
USRE32613E (en) * 1980-04-17 1988-02-23 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
US4691435A (en) * 1981-05-13 1987-09-08 International Business Machines Corporation Method for making Schottky diode having limited area self-aligned guard ring
US5118631A (en) * 1981-07-10 1992-06-02 Loral Fairchild Corporation Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
JPS58137262A (ja) * 1982-02-09 1983-08-15 Seiko Instr & Electronics Ltd 静電誘導半導体装置の製造方法
DE3219888A1 (de) * 1982-05-27 1983-12-01 Deutsche Itt Industries Gmbh, 7800 Freiburg Planares halbleiterbauelement und verfahren zur herstellung
BE897139A (nl) * 1983-06-27 1983-12-27 Bell Telephone Mfg Cy Nov Proces voor het maken van een halfgeleider-inrichting en inrichting hierdoor verkregen
GB2148589B (en) * 1983-10-18 1987-04-23 Standard Telephones Cables Ltd Improvements in intergrated circuits
GB2199694A (en) * 1986-12-23 1988-07-13 Philips Electronic Associated A method of manufacturing a semiconductor device
US4764482A (en) * 1986-11-21 1988-08-16 General Electric Company Method of fabricating an integrated circuit containing bipolar and MOS transistors
US4923824A (en) * 1988-04-27 1990-05-08 Vtc Incorporated Simplified method of fabricating lightly doped drain insulated gate field effect transistors
US5543646A (en) * 1988-09-08 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with a shaped gate electrode
US4898835A (en) * 1988-10-12 1990-02-06 Sgs-Thomson Microelectronics, Inc. Single mask totally self-aligned power MOSFET cell fabrication process
TW203148B (de) * 1991-03-27 1993-04-01 American Telephone & Telegraph
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5702967A (en) * 1996-07-22 1997-12-30 Vanguard International Semiconductor Corporation Method of fabricating a deep submicron MOSFET device using a recessed, narrow polysilicon gate structure
JP2001352079A (ja) * 2000-06-07 2001-12-21 Nec Corp ダイオードおよびその製造方法
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US8202791B2 (en) * 2009-03-16 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for generating two dimensions for different implant energies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
DE2100224A1 (de) * 1970-01-22 1971-07-29 Ibm Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen
US3764396A (en) * 1969-09-18 1973-10-09 Kogyo Gijutsuin Transistors and production thereof
US3846822A (en) * 1973-10-05 1974-11-05 Bell Telephone Labor Inc Methods for making field effect transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053046A (de) * 1963-02-25 1900-01-01
US3456168A (en) * 1965-02-19 1969-07-15 United Aircraft Corp Structure and method for production of narrow doped region semiconductor devices
US3406049A (en) * 1965-04-28 1968-10-15 Ibm Epitaxial semiconductor layer as a diffusion mask
US3719535A (en) * 1970-12-21 1973-03-06 Motorola Inc Hyperfine geometry devices and method for their fabrication
US3765961A (en) * 1971-02-12 1973-10-16 Bell Telephone Labor Inc Special masking method of fabricating a planar avalanche transistor
US3947299A (en) * 1971-05-22 1976-03-30 U.S. Philips Corporation Method of manufacturing semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
US3764396A (en) * 1969-09-18 1973-10-09 Kogyo Gijutsuin Transistors and production thereof
DE2100224A1 (de) * 1970-01-22 1971-07-29 Ibm Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen
US3846822A (en) * 1973-10-05 1974-11-05 Bell Telephone Labor Inc Methods for making field effect transistors

Also Published As

Publication number Publication date
CA1063731A (en) 1979-10-02
FR2334203A1 (fr) 1977-07-01
SE418031B (sv) 1981-04-27
US4038107A (en) 1977-07-26
ES453911A1 (es) 1977-11-16
SE7613031L (sv) 1977-06-04
BE848991A (fr) 1977-04-01
JPS6038877B2 (ja) 1985-09-03
IT1106505B (it) 1985-11-11
JPS5279668A (en) 1977-07-04
US4038107B1 (en) 1995-04-18
GB1558349A (en) 1979-12-28
DE2654482C2 (de) 1989-04-20
FR2334203B1 (de) 1980-03-14
NL7613440A (nl) 1977-06-07

Similar Documents

Publication Publication Date Title
DE2654482A1 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE2745857C2 (de)
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3019850C2 (de)
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE10000754A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2455730B2 (de) Feldeffekt-Transistor
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE3312720A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE212018000097U1 (de) Halbleitervorrichtung
DE2926334C2 (de)
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112004000495B4 (de) Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement
DE2059072B2 (de) Halbleiterbauelement
DE2954543C2 (de)
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

8128 New person/name/address of the agent

Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W.

D2 Grant after examination
8364 No opposition during term of opposition