DE3312720A1 - Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen - Google Patents

Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen

Info

Publication number
DE3312720A1
DE3312720A1 DE19833312720 DE3312720A DE3312720A1 DE 3312720 A1 DE3312720 A1 DE 3312720A1 DE 19833312720 DE19833312720 DE 19833312720 DE 3312720 A DE3312720 A DE 3312720A DE 3312720 A1 DE3312720 A1 DE 3312720A1
Authority
DE
Germany
Prior art keywords
substrate
layer
mask
dopants
intermediate zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833312720
Other languages
English (en)
Other versions
DE3312720C2 (de
Inventor
Gianfranco 20100 Milano Cerofolini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA, SGS ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of DE3312720A1 publication Critical patent/DE3312720A1/de
Application granted granted Critical
Publication of DE3312720C2 publication Critical patent/DE3312720C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Beschreibung
Die Erfindung betrifft integrierte MOS (Ketall-oxid-Halbleiter!-Schaltungen und insbesondere ein Verfahren zur Herstellung von Paaren komplementärer MOS-Transistoren (CMOS), die für den Betrieb mit verhältnismäßig hohen Spannungen geeignet sind.
Ein bekanntes Verfahren zur Herstellung hochintegrierter CMOS-Schaltungen ist beispielsweise in der DE-OS 30 02 der Anmelderin beschrieben. Dieses Verfahren sieht zur Bildung eines Paares komplementärer MOS-Transistoren mit Isolierkanälen (oder Schutzringen) mit automatischer Ausrichtung auf einem Substrat aus Halbleitermaterial, beispielsweise mit n-Dotierstoffen dotierten:, monokristallinen Silicium, die folgenden Schritte vor:
- Abgrenzung durch Maskenabdeckung auf der Oberfläche des Substrates von zwei Bereichen (aktiven Zonen), die dazu bestimmt sind, die beiden komplementären Transistoren des Paares aufzunehmen,
- Dotieren der Zwischenzone (Feld ) zwischen den beiden Bereichen mit n-Dotierstoffen hoher Konzentration für die Bildung eines ersten Schutzringes um einen der beiden Transistoren des Paares (denjenigen mit n-Kanal);
- Bilden einer Maske, die eine der beiden Bereiche und einen Teil der Zwischenzone abdeckt;
- Dotierung des nichtgeschützten Teils der Zwischenzone mit p-Dotierstoffen hoher Konzentration zur Bildung eines zweiten Schutzringes um
dadurch gekennzeichnet , daß die Dotierung des zweiten Bereiches (4) durch Ionenimplantation mit einer solchen Energie ausgeführt wird, daß die erste Schicht (8) und die darüber liegende zweite Schicht (10a) durchquert werden,, daß die Dotierung zur Bildung des zweiten Schutzringes durch Ionenimplantation mit einer solchen Energie durchgeführt wird, daß die erste Schicht (8) durchquert wird, nicht jedoch die Doppelschicht aus der ersten Schicht (8) und der darüber liegenden zweiten Schicht (10a), und daß die Erhitzung auf die vorbestimmte zweite Temperatur in oxidierender Atmosphäre erfolgt, so daß sich während dieser Verfahrensstufe die Schutzschicht aus Siliciumdioxid bildet.
EPO - COPY
33Ί2720
-A-
den anderen Transistor des Paares (denjenigen mit p-Kanal);
- Dotierung des zweiten Bereiches mit p-Dotierstoffen geringerer Konzentration zur Bildung einer Zone (p-Wanne), die zur Aufnahme des Transistors mit η-Kanal bestimmt ist
- Abtragen der Maske
- Diffusion der Schutzringe und der p-Wanne sowie Bildung einer Schutz- und Isolier-Oberflächenschicht aus Siliciumdioxid durch Aufbringen einer hohen Temperatur in oxidierender Atmosphäre';
- Bildung der komplemetären MOS-Transistoren in den beiden Bereichen.
Die n-Kanal-Transistoren der nach dem bekannten Verfahren hergestellten CMOS-Transistorenpaare haben, wenn die kleinstmöglichen Abmessungen gewünscht werden, Schwellenwerte für das Leiten, die sich mit der Breite der entsprechenden Kanäle ändern. Da eine integrierte Schaltung im allgemeinen zahlreiche Transistoren mit Kanälen- unterschiedlicher Breite und damit unterschiedlichen Schwellenwerten· hat. kann der Entwurf einer solchen Schaltung sehr kompliziert werden. Dieser Nachteil könnte in einfacher Weise dadurch vermieden werden, daß die 'Fläche der Transistoren mit η-Kanal vergrößert wird, aber das ginge zu Lasten der Integrations.dichfe und damit der Wirtschaftlichkeit des Endproduktes.
Der Erfindung-liegt"die Aufgabe zugrunde, 'eine integrierte CMOS-Schaltung mit Transistoren zu schaffen, die eine konstante, d. h. von aer Kanalbreite unabhängige Sehwellenspannung und eine Integratic.nsdichte
haben, die wenigstens gleich derjenigen ist, die mit derr. bekannten Verfahren erreicht werden kann, ohne das Herstellungsverfahren merklich zu komplizieren.
Diese Aufgabe wird durch die iir. Kennzeichen des Patentanspruchs 1 angegebenen Verfahrensschritte gelöst. Eine vorteilhafte Weiterbildung enthält der Unteranspruch.
Die. Erfindung wird nachstehend anhand der Zeichnung beispielsweise erläutert. Die Figuren dieser Zeichnung zeigen einen Teil einer Siliciumscheibe in den verschiedenen Bearbeitungsphasen.
Figur 1 zeigt im Schnitt eine Herstellungsphase, die das bekannte Verfahren, und das Verfahren gemäß der Erfindung gemeinsam haben,
Figur 2, 3 und 4 sind Schnittdarstellungen weiterer Phasen des bekannten Verfahrens,
.Figur 5 ist eine Draufsicht der in Figur 4 gezeigten Struktur,
Figur 6, -7, 8 und 9 sind Schnittdarstellungen einiger Phasen des Verfahrens gemäß der Erfindung und
Figur 10 ist eine Draufsicht, der in Figur 9 gezeigten Struktur.
Figur 1 zeigt eine Siliciumscheibe 2 mit n-Leitfähigkeit und einem spezifischen Widerstand von etwa 4 Ohm χ cm, wie er sich nach einer Reihe v.on an sich bekannten Ope-
EPO - COPY -*■
* M
rationen zur Begrenzung von Bereichen einstellt, die im allgemeinen akti-ve Zonen genannt werden, veil sie ■ dazu bestimmt sind, die Transistoren der CMOS-Vorrichtung aufzunehmen. Zwei von diesen Bereichen, die zur Aufnahme eines Paares komplementärer MOS-Transistoren bestimmt sind, sind in der Zeichnung mit J\ und 6 bezeichnet und voneinander durch eine Zwischenzone 7 getrennt. Diese ist Teil des sogenannten. Feldes (fie-ld)," d. h. der Oberfläche der Scheibe, die zu den aktiven Zonen komplementär ist. Die Arbeitsschritte zur Bildung der Bereiche 4 und 6 bestehen in der angegebenen Reihenfolge in der Bildung ~einer Schicht 8 aus Silicium-
dioxid (SiOp) von etwa 300 A Dicke durch thermische Oxydation, im Niederschlagen einer Schicht aus Siliciumnitrid JSi-N1,) von etwa 1000 A Schichtdicke, auf der Schicht 8, in-der Bildung einer Schutzmaske a'üf einigen Zonen der Siliciumnitrid-Schicht mit Hilfe -eines lichtempfindlichen Lackes (Photoresist) und im chemischen Ätzen der nicht durch diese Schicht geschützten Teile, so daß über den beiden Bereichen 4 und 6,· über denen die Schicht 8 aus Siliciumdioxid liegt, Schichten 10a und 10b aus Siliciumnitrid und aus Photoresist 12a und 12b liegen.
Im Anschluß daran wird in bekannter Weise ein zu n-Leitfähigkeit führender 'Dotierstoff, beispielsweise Arsen (As), mittels Ionenimplantation in das Silicium eingebracht,, und zwar mit einer Energie, die zum Durchdringen der Schicht 8 aus Siliciumdioxid ausreicht, jedoch nicht genügt, urr. die übereinander liegenden Schichten 10a, 12a ■ und 10b, 12b zu durchdringen. Die Präsenz des Dotierstoffs im Substrat -* ist in Figur 2 durch gestrichelte
331272O.
^Linien angedeutet-. -.:....
Anschließend" wird, die Schutzmaske aus Photoresist 12a, 12b abgetragen und eine ander-e Maske 1*1 aus · Photoresist gebildet, die-den gesaraten Bereich" 6 und ' einen Teil, der Zwischenzone 7 überdeckt:~Mit Hilfe einer doppelten Operation einer Ionenimplantation werden zu p-Leitfähigkeit führende Dotierstoffe in -den .Bereich 4 und in den nicht durch die Maske 14 geschützten'Teil der Zwischenzone 7 eingegeben.- Es kann beispielsweise Bor (B) bei zwei unterschiedlichen Energiehöhen (30 keV und 100 keV) verwendet werden, so daß der Dotierstoff mit tier geringeren Energie die Siliciumdioxidschicht 8 durchdringen kann, nicht jedoch die übereinander liegenden Schichten 8 und 10a, während der Dotierstoff - . der höheren Energie die beiden übereinander liegenden Schichten durchdringen kann. Die Implantation mit geringerer Energie 'muß außerdem die Umkehrung des Leitfähigkeitstyps derjenigen Teile der Zwischenzone 7 gestatten, die zuvor mit Arsen dotiert worden sind. Auf diese Weise erfolgen. Dotierungen unterschiedlicher Konzentration, wie es zur Herstellung eines p-Schutzringes und der p-Wanne notwendig ist.
Danach wird dann die.Maske 14 abgenommen, und die Scheibe wird hohen Temperaturen (900° C bis 1200° C) über einen Zeitraum ausgesetzt, der zur Diffusion (drive-in) der zu η-Leitfähigkeit und p-Leitfähigkeit führenden Dotierstoffe genügt, die zuvor -in das Substrat implantiert worden sind, und der zur Bildung einer ausreichend dicken Schicht 16 aus Siliciumdioxid auf der Feldzone ausreicht. Wie bekannt ist, .erreicht das Oxid nur über
EPO- COPY
den nicht .abgedeckten Bereichen aus"Silicium eine be-
trächtliche-Dicke (10.000 A), weil es auf Kosten des darunter liegenden Siliciums. wächst, während das Oxid auf der Nitridschicht 10a,"10b eine sehr geringe Dicke hat. Die Nitridschicht kann jetzt mit Hilfe bekannter Techniken selektiven, chemischen Ätzens abgetragen werden.
Auf diese Weise erhält man in dem Bereich 4, wie Figur 3 zeigt, eine diffundierte Zone 18 mit p-Leitfähigkeit (p-Wanne), die zur Aufnahme eines MOS-Transistors mit η-Kanal bestimmt ist und von einem stark dotierten (p+) Schutzring 20 mit p-Leitfähigkeit umgeben ist, während sich um den Bereich 6, der für einen MOS-Transistor mit p-Kanal bestimmt ist, ein stark dotierter (n+) Schutzring 22 mit η-Leitfähigkeit ergibt.
Im Anschluß daran werden die aktiven Teile der Vorrichtung gebildet, worauf sich die in den-Figuren 4 und 5 gezeigte Struktur ergibt.
Wie die Zeichnung zeigt, ist der Transistor mit n-Kanal in der p-Wanne 18 gebildet und hat η-Zonen für Source und Drain 32, die wegen der starken Dotierung mit n++ bezeichnet sind, das Gateoxid 24a sowie-die Gateelektrode 26a, und der Transistor mit p-Kanal hat die p-Zonen von Source 34~und Drain 36, die mit p++ bezeichnet sind, das Gateoxid 24b und die Gateelektrode 26b. Man kann fest-' stellen, daß der p-Schutzring 20, der den Transistor mit η-Kanal vom Rest der Struktur isoliert, in einen guten Teil der aktiven Zone 4 eindringt, wodurch die in Figur 5 mit w _, bezeichnete, effektive Breite des Leitungskanals des Transistors auf einen Wert verringert
A * β · ft ♦- « η A ■ «
wird, der erheblich- kleiner^ als die in dieser Figur mit w bezeichnete, wirkliche Breite des Transistors ist. Da der wirksame Schwellenspannungswert des Transistors von dem Verhältnis w/w ^„-abhängt, haben Transistoren mit Kanälen unterschiedlicher Breite w unterschiedliche Schwellenspannungen. Dieser Effekt ist umso spürbarer, je größer der Teil der aktiven Zone ist,-in den der p-Schutzring' eingreift, so daß zur Abschwächung dieses.. Effektes der aktive Bereich vergrößert werden müßte, was jedoch der Forderung nach einer größtmöglichen Integrationsdichte entgegensteht.
Bei dem verbesserten Verfahren gemäß der Erfindung wird nach- der anhand der Figur 1 beschriebenen Ionenimplantation von Arsen und der Abnahme der Maske aus Photoresist 12a, 12b eine Maske aus polykristallinem Silicium gebildet, die in Figur 6 mit 15 bezeichnet ist und den gesamten"Bereich 6 sowie einen Teil der Zwischenzone 7 abdeckt. Um diese Maske zu erhalten, läßt man mit der bekannten CVD-Technik (chemical vapor deposition), bei der Sllart bei-einer Temperatur von etwa 600° C abgelä-
gert wird, eine Schicht von etwa. 6000 A polykristallinen Siliciums wachsen, worauf man nach Aufbringen einer Maske durch selektives'chemisches Ätzen die Teile der -Schicht abträgt, die die Zonen der Scheibe bedecken, -welche nicht geschützt werden sollen, insbesondere die Oberfläche der Schicht aus Siliciumnitrid 10a und einen Teil der Zone 7 (vgl. Figur 6).
Die Oberfläche der Scheibe wird dann einer Ionenimplantation bei verhältnismäßig hoher Energie (ca. 100 KeV) mit zu p-Leitfähigkeit führenden Dotierstoffen
EPQ- COPY
* · M CI * · .W
-beispielsweise Bor (B) in verhältnismäßig geringer "Konzentration, ausgesetzt,- so daß der Dotierstoff die einander überlagerten Schichten 8 und 1Oa durchdringen und sich auf "der Fläche 4 absetzen kann.
Wenn -die Scheibe, anschließend einer hohen Temperatur (ca. 1200° C) in nicht-oxidierender Atmosphäre für eine bestimmte Zeit ausgesetzt wird, diffundieren 'die ■ p-' und n-Dotierstoffe in das Substrat, bis sie gewünschte" Tiefen erreichen. Auf diese Weise ergeben sich die diffundierten Zonen 17 und 19 für die p-Wanne bzw. den n-Schutzring.
Daran schließt sich eine zweite Ionenimplantation an, diesmal mit geringer Energie (ca. 30 KeV) und'hoher Konzentration von p-Dotierstoffen (Bor') , so daß der Dotierstoff die Schicht 8 durchdringen kann, nicht jedoch die überlagerten Schichten 8 und 10a, und sich auf der nicht von der Maske 15.abgedeckten Oberfläche der Zwischenzone 7 absetzt; Die Anwesenheit des p-Dotierstoffes ist in Figur 7 durch gestrichelte Linien angedeutet. Durch eine anschließende Behandlung bei hoher .Temperatur, die jedoch kleiner ist als bei dem vorangegegangenen Verfahrensschritt und. beispielsweise 950° C beträgt, so daß die. Zonen 17 und 19 praktisch ^.unverändert bleiben, erhält man eine stark dotierte * p-Zone 21 (-Figur 8).
Im Anschluß daran wird die Maske 15 durch bekanntes, selektives chemisches Ätzen entfernt, worauf die Scheibe bei hoher Temperatur '(ca. 9000C) einer oxidierenden Atmosphäre für eine ausreichende Zeit ausgesetzt wird, um eine dicke Schicht aus Siliciumdioxid zu bilden. In dieser Phase'bildet sich
auf der nicht bedeckten Fläche des Substrats eine Schicht a-us Siliciumdioxid beträchtlicher- Dicke (ca. 10.000 A),"die in Figur 8 mit 23 bezeichnet ist, während die Nitridflächen TOa und 10b nur gerade von einer dünnen Schicht aus Siliciumdioxid bedeckt werden
Der nachfolgende Verfahrensschritt besteht aus der Entfernung der Nitridschicht mit bekannten Techniken selektiven chemischen Ätzens. '
Mit den beschriebenen Operationen und den aufeinanderfolgenden, üblichen Abdeckungen durch Masken sowie den Dotierungen erhält man die in Figur 9 dargestellte Struktur, in der sich im Bereich 4 eine diffundierte'p-Zone 17 (p-Wanne) gebildet hat, die die -Zonen für Source und Drain 30 und 32 umfaßt sowie das Gateoxid 24a und die Gateelektrode 26a eines Transistors mit n-Kanal, der dem in Figur 4 gezeigten und mit dem bekannten Verfahren hergestellten vollkommen ähnlich ist; bei der in Figur 9 gezeigten Struktur hat sich in der Zone 6 ein Transistor mit p-Kanal gebildet, der demjenigen der Figur 4 gleich-t. Die Zone 4 ist umgeben . von' einem stark dotierten (p+) p-Schutzring 21, und die Zone 6' ist von einem'n-Schutzring 19 umgeben, der ebenfalls stark dotiert ist (n+).'Es sei darauf hingewiesen, daß der Schutzring 21 durch das erfindungsgemäße Verfahren eine Tiefe und damit auch eine Erstreckung' in das Innere der aktiven Zone hat, die unabhängig von der Phase zur Bildung der p-Wanne 1.7 sind. Wie ein Vergleich der Figuren 5 und 10 zeigt, folgt daraus, daß die für den Transistor mit η-Kanal verfügbare Fische bei dem Verfahren gemäß der Erfindung und bei gleich-
EPO - COPY
_bleibenden Abmessungen und elektrischen Eigenschaften größer als bei dem bekannten. Verfahren ist. Das ist insbesondere in Figur 10 ersichtlich,· wo mit w1 ff die wirksame Breite des Leitungskanals des Transistors mit "n-Karral angegeben ist.. Mit anderen Worten ist die Integrationsdichte von komplementären MOS-Transistoren mit denselben Eigenschaften, wie sie mit dem bekannten'Verfahren erhalten werden, bei Anwendung des Verfahrens
•gemäß der'Erfindung größer.
Obwohl nur ein Ausführungsbeispiel des Verfahrens gemäß Q-e'r Erfindung dargestellt und erläutert worden ist, sind zahlreiche Varianten und Abänderungen im Rahmen des Erfindungsgedankens möglich. So können beispielsweise die Diffusion zur Bildung des Schutzringes .21 und die Eildung der dicken Oxidschicht 23 in einer einzigen Operation bei hoher Temperatur und'in oxidierender Atmosphäre durchgeführt werden, wobei die Verfahrensparameter entsprechend eingestellt werden.
Somit sieht das erfindungsgemäße Verfahren zwei verschiedene Phasen zur Bildung einer·p-leitenden Zone (p-Wanne), 'die zur Aufnahme eines n-Ranal-Transis.tors eines CMOS-Paares ' bestimmt ist, und zur Bildung eines p-leitenden >■ Schutzringes, der den Transistor umgibt, vor. Der Einsatz eines bei hohen Temperaturen beständigen Materials wie polykristallines Silicium erlaubt die Verwendung einer einzigen Maske für die Dotierung und die Diffusion der p-Wanne und des p-Ringes. Selbst bei "maximaler Integrationsdichte ergeben sich-Transistoren mit Schwellenspannungen, die unabhängig von der Breite der entsprechenden Leitungskanäle sind.

Claims (8)

-33.1272Q κ λ ι χ >κ · ku λκκι; ■ si !HMiTT-'ui-.su's -iii^i ;ιΐ ·..· ·..· pxtkyhmwitk Kl ld H1KW IMTYI VHHHiNn- München, 8. April 1983 K 201.99SM6 SGS-ATES Component! Elettronici S.p.A. Via C. Olivetti 2 Agrate (Kailand), Italien- Priorität: Italien Nr. 20661 A/82 Prioritätstag: 8. 4, 1982 Verfahren zur Herstellung von komplementären MOS-Transistoren in hochintegrierten -Schaltungen für hohe Spannungen Patentansprüche
1. Verfahren zur Bildung eines Paares von komplementären MOS-Transistoren auf einem monokristallinen Siliciurnsubstrat, von denen jeder Transistor mittels eines Schutzrings isoliert ist, mit den folgenden Verfahrensschritten:
EPO - COPY
-2-
- Abgrenzung von zwei Bereichen des Substrates, die voneinander durch eine Zwischenzone getrennt sind, ·.
- Dotierung der Zwischenzone mit zu einem ersten · Leitfähigkeitstyp (n) führenden Dotierstoffen zur Bildung eines ersten Schutzringes,
gekennzeichnet durch die folgenden Verfahrensschritte :
- Bildung einer Maske aus polykristallinem Silicium auf dem Substrat, die einen Teil der Zwischenzone und einen ersten Bereich (6) der beiden Bereiche abdeckt,
- Dotierung des zweiten Bereiches (4) mit zu einem zweiten Leitfähigkeitetyp (p) führenden Dotierstoffen,
- Erhitzung in nicht-oxid-i.erender Atmosphäre auf eine erste vorbestimmten Temperatur für eine · Zeit, die ausreicht, um die "Dotierstoffe für den ersten Leitfähigkeitstvp und für den,zweiten Leitfähig- -."
. keitstyp, die bei den vorhergehenden Schritten in .
. das Substrat eingegeben worden sind, in dieses diffundieren zu lassen, / ·. ■
- Dotierung des Teils der nicht "von der Maske · aus polykristallinem Silicium geschützten Zwischenzone
mit zum zweiten Leitfähigkeitstyp (p)
führenden Dotierstoffen in einer, solchen Kon- : ...» zentration, daß am Ende des.Verfahrens ein zweiter Schutzring entsteht, der stark mit zur zweiten Leitfähigkeitstvp (p) führenden Dotierstoffen dotiert ist,
- Abtragen der Maske,-. ■
- Erhitzen aufeine vorbestimmte zweite Temperatur, die geringer als die erste Temperatur, ist, und über einen vorbestimmten Zeitraum, so caS> nur die Dotierstoffe für den zweiten Leitfähigkeitstyp (p), die bei dem vorhergehenden Dctierschritt in das Substrat eingebracht worden sind, bis zu einer vorbestimmten Tiefe diffundieren, ......
- Bildung einer Schutzschicht aus Siliciumdioxid auf der gesamten Zwischenzone und
- Bildung von zwei komplementären MOS-Vorr ichtvrig?: auf dem Substrat in den beiden Zonen.
2. Verfahren nach Anspruch 1, bei dem die Abgrenzung der beiden Bereiche des Substrates (2) aus den folgenden Verfahrensschritten besteht: .
- Bilden einer ersten Schicht (8) .eines ersten abschirmenden Materials (SiOp) auf dem Substrat (2), ; " " ;_. ■/. ; .';; -' -ν v-.> ,: ■
- Bilden einer zweiten Schicht (10a, .1Ob) eines zweiten Abschirmmaterials (Si^N2,) auf der erster.
Schicht (8), ';■■■■.
- Bilden einer Maske (12a, 12b) auf der zweiten Schicht (10, 10b) zum Schützen der -beiden Bereiche (H T 6) des Substrates (2), -^. ■
- Abtragen desjenigen Teils der.zweiten Schicht (10a , 10b) ,der nicht von . der Maske. (1 2a,-. 12b )
■"·-' geschützt ist, und. . -. - ;. /: ■__,-.--■,: :\ Λ -- Abtragen der Maske (12a , 12b), ;;- ._-■■-. ;;■■■"_. ;-;:.-;"--"',,; ■.-.-.-··.
DE19833312720 1982-04-08 1983-04-08 Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen Granted DE3312720A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8220661A IT1210872B (it) 1982-04-08 1982-04-08 Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate.

Publications (2)

Publication Number Publication Date
DE3312720A1 true DE3312720A1 (de) 1983-10-13
DE3312720C2 DE3312720C2 (de) 1992-09-17

Family

ID=11170208

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833312720 Granted DE3312720A1 (de) 1982-04-08 1983-04-08 Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen

Country Status (7)

Country Link
US (1) US4468852A (de)
JP (1) JPS58202562A (de)
DE (1) DE3312720A1 (de)
FR (1) FR2525030B1 (de)
GB (1) GB2120844B (de)
IT (1) IT1210872B (de)
NL (1) NL188607C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3320500A1 (de) * 1982-06-10 1983-12-15 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung einer integrierten cmos-schaltung

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123055A (ja) * 1983-12-07 1985-07-01 Fujitsu Ltd 半導体装置及びその製造方法
US4578859A (en) * 1984-08-22 1986-04-01 Harris Corporation Implant mask reversal process
US4600445A (en) * 1984-09-14 1986-07-15 International Business Machines Corporation Process for making self aligned field isolation regions in a semiconductor substrate
US4598460A (en) * 1984-12-10 1986-07-08 Solid State Scientific, Inc. Method of making a CMOS EPROM with independently selectable thresholds
US4604790A (en) * 1985-04-01 1986-08-12 Advanced Micro Devices, Inc. Method of fabricating integrated circuit structure having CMOS and bipolar devices
US4725875A (en) * 1985-10-01 1988-02-16 General Electric Co. Memory cell with diodes providing radiation hardness
US4692992A (en) * 1986-06-25 1987-09-15 Rca Corporation Method of forming isolation regions in a semiconductor device
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4883767A (en) * 1986-12-05 1989-11-28 General Electric Company Method of fabricating self aligned semiconductor devices
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
US5192993A (en) * 1988-09-27 1993-03-09 Kabushiki Kaisha Toshiba Semiconductor device having improved element isolation area
FR2672732B1 (fr) * 1991-02-12 1997-03-21 Sgs Thomson Microelectronics Structure monolithique comprenant deux ensembles de diodes de protection bidirectionnelles.
JPH05267604A (ja) * 1991-05-08 1993-10-15 Seiko Instr Inc 半導体装置の製造方法
KR0138234B1 (ko) * 1994-02-24 1998-04-28 김광호 고전압 모오스 트랜지스터의 구조
US5982012A (en) * 1998-01-14 1999-11-09 Foveon, Inc. Pixel cells and pixel cell arrays having low leakage and improved performance characteristics
JP3621303B2 (ja) 1999-08-30 2005-02-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
RU2528574C1 (ru) * 2013-03-12 2014-09-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" Способ изготовления изолирующих областей полупроводникового прибора
TWI588918B (zh) * 2014-04-01 2017-06-21 亞太優勢微系統股份有限公司 具精確間隙機電晶圓結構與及其製作方法
CN112447776A (zh) * 2019-08-28 2021-03-05 天津大学青岛海洋技术研究院 一种降低电荷回流的cmos图像传感器像素制作方法
US11342625B2 (en) * 2019-11-04 2022-05-24 Xnrgi, Inc. Method of fabricating and method of using porous wafer battery

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3002051A1 (de) * 1979-01-22 1980-07-31 Ates Componenti Elettron Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983620A (en) * 1975-05-08 1976-10-05 National Semiconductor Corporation Self-aligned CMOS process for bulk silicon and insulating substrate device
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
JPS52131483A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Mis-type semiconductor device
US4135955A (en) * 1977-09-21 1979-01-23 Harris Corporation Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
US4131907A (en) * 1977-09-28 1978-12-26 Ouyang Paul H Short-channel V-groove complementary MOS device
JPS5529116A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Manufacture of complementary misic
JPS5691461A (en) * 1979-12-25 1981-07-24 Fujitsu Ltd Manufacturing of complementary mos integrated circuit
JPS56118367A (en) * 1980-02-22 1981-09-17 Fujitsu Ltd Preparation of semiconductor device
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
JPS5817655A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3002051A1 (de) * 1979-01-22 1980-07-31 Ates Componenti Elettron Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3320500A1 (de) * 1982-06-10 1983-12-15 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung einer integrierten cmos-schaltung

Also Published As

Publication number Publication date
IT8220661A0 (it) 1982-04-08
FR2525030B1 (fr) 1986-04-25
GB2120844B (en) 1985-09-25
FR2525030A1 (fr) 1983-10-14
JPS58202562A (ja) 1983-11-25
DE3312720C2 (de) 1992-09-17
US4468852A (en) 1984-09-04
JPH0479142B2 (de) 1992-12-15
GB2120844A (en) 1983-12-07
IT1210872B (it) 1989-09-29
NL8301229A (nl) 1983-11-01
NL188607C (nl) 1992-08-03
NL188607B (nl) 1992-03-02

Similar Documents

Publication Publication Date Title
DE3312720A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE3002051C2 (de)
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3019850C2 (de)
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE2745857C2 (de)
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE4112072A1 (de) Mis-transistor mit hoher stehspannung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE1514018A1 (de) Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE2814695A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 27/092

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee