RU2528574C1 - Способ изготовления изолирующих областей полупроводникового прибора - Google Patents

Способ изготовления изолирующих областей полупроводникового прибора Download PDF

Info

Publication number
RU2528574C1
RU2528574C1 RU2013110953/28A RU2013110953A RU2528574C1 RU 2528574 C1 RU2528574 C1 RU 2528574C1 RU 2013110953/28 A RU2013110953/28 A RU 2013110953/28A RU 2013110953 A RU2013110953 A RU 2013110953A RU 2528574 C1 RU2528574 C1 RU 2528574C1
Authority
RU
Russia
Prior art keywords
semiconductor device
device isolations
manufacture semiconductor
breakdown voltage
region
Prior art date
Application number
RU2013110953/28A
Other languages
English (en)
Other versions
RU2013110953A (ru
Inventor
Гасан Абакарович Мустафаев
Абдулла Гасанович Мустафаев
Арслан Гасанович Мустафаев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова"
Priority to RU2013110953/28A priority Critical patent/RU2528574C1/ru
Application granted granted Critical
Publication of RU2528574C1 publication Critical patent/RU2528574C1/ru
Publication of RU2013110953A publication Critical patent/RU2013110953A/ru

Links

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Изобретение относится к технологии полупроводниковых приборов. Способ изготовления изолирующих областей полупроводникового прибора включает формирование внутри p-кармана возле его края сильнолегированной p+ - области имплантацией ионов бора с энергией 100-120 кэВ, концентрацией 1,6·1018 см-3 с последующим отжигом при температуре 400-500°C в течение 30 минут. Изобретение обеспечивает повышение напряжения пробоя изолирующих областей полупроводниковых приборов, повышение технологичности, качества и процента выхода годных приборов. 1 табл.

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления изолирующих областей с высоким напряжением пробоя.
Известен способ формирования изолирующих областей [Пат. 5096848 США, МКИ H01L 21/302] путем наращивания на Si-подложке маскирующего слоя диэлектрика с последующим вытравливанием в нем окна заданной ширины, далее вдоль краев окна формируют дополнительные узкие маскирующие элементы, уменьшающие ширину окна. Через созданную таким образом маску проводят локальное окисление Si на заданную глубину, травлением удаляют узкие маскирующие элементы, выполняют травление Si на месте этих элементов и проводят второй процесс окисления для заращивания образовавшихся в результате травления узких глубоких желобков. В таких полупроводниковых структурах из-за низкой технологичности образуются неровности, которые ухудшают электрофизические параметры полупроводниковых структур.
Известен способ изготовления изолирующих областей [Пат. 5091332 США, МКИ H01L 21/76] путем формирования маскирующих Si3N4-ступенек на покрытой подслойным SiO2 поверхности Si-подложки, расстояние между которыми определяется размерами будущей изолирующей области. Часть поверхности структуры, включающая одну ступеньку, маскируется слоем фоторезиста, после чего проводится имплантация ионов P+, в результате которой в немаскированной области формируется приповерхностная область n-типа проводимости, затем фоторезист удаляется, структура отжигается в атмосфере влажного O2 для формирования между ступеньками области защитного SiO2.
Область n-кармана маскируется фоторезистом, а структура имплантируется ионами B+ и проводят отжиг для создания немаскированной части структуры, кармана p-типа, без сегрегации атомов B на границе раздела SiO2/p-Si.
Недостатками этого способа являются:
- низкие значения напряжения пробоя изолирующих областей;
- образование механических напряжений;
- низкая технологичность.
Задача, решаемая изобретением: повышение напряжения пробоя изолирующих областей полупроводниковых приборов, обеспечивающее технологичность, улучшение параметров структур, повышение качества и увеличение процента выхода годных.
Предложен способ изготовления изолирующих областей полупроводникового прибора путем формирования внутри p-кармана возле его края сильнолегированной p+ - области имплантацией ионов бора с энергией 100-120 кэВ, концентрацией 1,6·108 см-3 с последующим отжигом при температуре 400-500°C в течение 30 мин позволяет повысить процент выхода годных приборов и улучшить их надежность.
Технология способа состоит в следующем: в подложке кремния по стандартной технологии формируют карманы p- и- n областей для последующего создания в них n-и-p канальных МОП транзисторов. Затем внутри p-кармана возле его края формируют узкую щель, в которую проводят имплантацию ионов B+ с энергией 100-120 кэВ, концентрацией 1,6·1018 см-3. В результате в кармане p-типа образуется сильнолегированная p+-типа область. В последующем проводят отжиг при температуре 400-500°C в течение 30 мин. Затем формируют канальные транзисторы p и n типа проводимости по стандартной технологии.
По предлагаемому способу были изготовлены и исследованы полупроводниковые структуры. Результаты обработки представлены в таблице.
Параметры п/п структур, изготовленных по стандартной технологии Параметры п/п структур, изготовленных по предлагаемой технологии
Напряжение пробоя, B Ток утечки, A Iут·108 Напряжение пробоя, B Ток утечки, A Iут·108
40 2,8 85 0,2
45 3,2 109 0,7
41 2,4 88 0,4
48 1,5 105 0,1
44 5,1 101 0,5
46 1,7 112 0,7
42 2,3 93 0,5
47 3,6 116 0,2
43 5,2 88 0,6
49 4,7 110 0,3
45 2,5 101 0,4
40 1,4 84 0,9
42 2,1 96 0,4
Экспериментальные исследования показали, что выход годных полупроводниковых структур на партии пластин, сформированных в оптимальном режиме, увеличился на 18,9%.
Технический результат: повышение напряжения пробоя изолирующих областей полупроводниковых приборов, обеспечение технологичности, улучшение параметров структур, повышение качества и увеличения процента выхода годных.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Claims (1)

  1. Способ изготовления изолирующих областей полупроводникового прибора, включающий кремниевую подложку, процессы имплантации и маскирования, отличающийся тем, что изолирующую область формируют путем создания сильнолегированной p+ - области внутри p-кармана имплантацией ионов бора с энергией 100-120 кэВ, концентрацией 1,6·1018 см-3 с последующим отжигом при температуре 400-500°C в течение 30 мин.
RU2013110953/28A 2013-03-12 2013-03-12 Способ изготовления изолирующих областей полупроводникового прибора RU2528574C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2013110953/28A RU2528574C1 (ru) 2013-03-12 2013-03-12 Способ изготовления изолирующих областей полупроводникового прибора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2013110953/28A RU2528574C1 (ru) 2013-03-12 2013-03-12 Способ изготовления изолирующих областей полупроводникового прибора

Publications (2)

Publication Number Publication Date
RU2528574C1 true RU2528574C1 (ru) 2014-09-20
RU2013110953A RU2013110953A (ru) 2014-09-20

Family

ID=51582988

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013110953/28A RU2528574C1 (ru) 2013-03-12 2013-03-12 Способ изготовления изолирующих областей полупроводникового прибора

Country Status (1)

Country Link
RU (1) RU2528574C1 (ru)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468852A (en) * 1982-04-08 1984-09-04 Sgs-Ates Componenti Elettronici S.P.A. Process for making CMOS field-effect transistors with self-aligned guard rings utilizing special masking and ion implantation
JPS6038868A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体デバイスの製造方法
US5091332A (en) * 1990-11-19 1992-02-25 Intel Corporation Semiconductor field oxidation process
RU2473150C1 (ru) * 2011-08-17 2013-01-20 Федеральное Государственное Унитарное Предриятие "Научно-Производственное Предприятие "Пульсар" Мощный свч ldmos транзистор и способ его изготовления

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468852A (en) * 1982-04-08 1984-09-04 Sgs-Ates Componenti Elettronici S.P.A. Process for making CMOS field-effect transistors with self-aligned guard rings utilizing special masking and ion implantation
JPS6038868A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体デバイスの製造方法
US5091332A (en) * 1990-11-19 1992-02-25 Intel Corporation Semiconductor field oxidation process
RU2473150C1 (ru) * 2011-08-17 2013-01-20 Федеральное Государственное Унитарное Предриятие "Научно-Производственное Предприятие "Пульсар" Мощный свч ldmos транзистор и способ его изготовления

Also Published As

Publication number Publication date
RU2013110953A (ru) 2014-09-20

Similar Documents

Publication Publication Date Title
KR101126933B1 (ko) 폴리에미터형 바이폴라 트랜지스터, bcd 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 bcd 소자의 제조 방법
TWI476926B (zh) 橫向雙擴散金屬氧化物半導體元件製造方法
US7098099B1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
WO2012073583A1 (en) Method of forming an inpurity implantation layer
TWI627663B (zh) 短通道n型場效電晶體裝置
JPH04239760A (ja) 半導体装置の製造法
US8466500B2 (en) Semiconductor device and method for manufacturing the same
RU2674413C1 (ru) Способ изготовления полупроводникового прибора
RU2528574C1 (ru) Способ изготовления изолирующих областей полупроводникового прибора
US10522663B2 (en) Integrated JFET structure with implanted backgate
RU2671294C1 (ru) Способ изготовления полупроводникового прибора
RU2659328C1 (ru) Способ изготовления полупроводникового прибора
RU2476955C2 (ru) Способ формирования легированных областей полупроводникового прибора
JP5632254B2 (ja) 半導体装置及びその製造方法
RU2641617C1 (ru) Способ изготовления полупроводникового прибора
RU2431904C2 (ru) Способ изготовления полупроводникового прибора
RU2586444C1 (ru) Способ изготовления полупроводникового прибора
RU2515334C1 (ru) Способ изготовления тонкопленочного транзистора
RU2428764C1 (ru) Способ изготовления полупроводникового прибора
RU2418343C1 (ru) Способ изготовления полупроводниковой структуры
RU2660296C1 (ru) Способ изготовления полупроводникового прибора
RU2693506C1 (ru) Способ изготовления полупроводникового прибора
RU2497229C2 (ru) Способ изготовления полупроводникового прибора
US8962410B2 (en) Transistors with different threshold voltages
RU2515335C2 (ru) Способ изготовления полупроводниковой структуры

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20160313