JPS58137262A - 静電誘導半導体装置の製造方法 - Google Patents
静電誘導半導体装置の製造方法Info
- Publication number
- JPS58137262A JPS58137262A JP1944682A JP1944682A JPS58137262A JP S58137262 A JPS58137262 A JP S58137262A JP 1944682 A JP1944682 A JP 1944682A JP 1944682 A JP1944682 A JP 1944682A JP S58137262 A JPS58137262 A JP S58137262A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- mask layer
- nitride film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 24
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 241000254158 Lampyridae Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、静電誘導半導体装置すなわち静電誘導トラン
ジスタ（ＢＩＴ）、ＳＩＴサイリヌタ、ＢＳＩＴ、それ
らを含む集積回路等の製造方法に関するものである。
ジスタ（ＢＩＴ）、ＳＩＴサイリヌタ、ＢＳＩＴ、それ
らを含む集積回路等の製造方法に関するものである。
高周波もしくは高速度化、低消費電力化のｇＩ！求に対
しＳ工τは最４有望なトランジスタの１つであるが、さ
らにそれらの要求に応えるためＫｔｉ微細化もしくはス
ケールダウンが１つの方法である。
しＳ工τは最４有望なトランジスタの１つであるが、さ
らにそれらの要求に応えるためＫｔｉ微細化もしくはス
ケールダウンが１つの方法である。
しかし、微細化に伴い、ＢＩＴのゲートスペース（チャ
ンネル幅）も減少する必要があり、その狭いゲートスペ
ース内にソースまたはドレイン勢の主電極を形成する九
めＫは、精密な位置と寸法制御をもつ九加工法を用いな
ければならない、その加工法の一例が、縮少ステップ・
アンド・リピート転写技術であシ、電子ビーム露光法で
あるが、いずれも装置は高価である。
ンネル幅）も減少する必要があり、その狭いゲートスペ
ース内にソースまたはドレイン勢の主電極を形成する九
めＫは、精密な位置と寸法制御をもつ九加工法を用いな
ければならない、その加工法の一例が、縮少ステップ・
アンド・リピート転写技術であシ、電子ビーム露光法で
あるが、いずれも装置は高価である。
本発明は、これらの情況に鑑みなされたもので、ゲート
スペース内のチャンネル領域表面の主電Ｓ慣域を自己整
合的に、しかも微細に形成できる静電誘導半導体装置の
製造方法を提供するものである。本発ＢＡ＆Ｃおける製
造方法は、チャンネル領域の表面に少なく共窒化模と際
化膜から成る多層薄膜を堆積し、ゲート領域の形状で島
択的に除去されたマスク層によって前記酸化膜をオーバ
ーエッチした螢、マスク層を用いて方向性のめるイオン
注入法で不純物を添加してゲート領域を形成し、しかる
後少なく共表面主電極領域上の窒化膜を残すぺ〈他の豪
化模及び窒化膜を選択除去し選択酸化及び窒化膜エッチ
によって表面主電極領域形成用開孔を設けるものである
・ 本発明の製造方法によれば、いかに狭いゲート・スペー
ス内にも主電極領域が自己整合的に形成され、しかもゲ
ート領域と主電極領域の間にチャンネル領域の一部であ
る低不純物密度領域を介在させることができるので低容
量化、高耐圧化がはかれる利点がある。また、ゲート領
域形成にはそれなりの微細加工を必要とするが、主電極
領域形成は精密な位置制御は要求されない利点がるり、
前述の様な高価な装置は必らずしも必要ない。
スペース内のチャンネル領域表面の主電Ｓ慣域を自己整
合的に、しかも微細に形成できる静電誘導半導体装置の
製造方法を提供するものである。本発ＢＡ＆Ｃおける製
造方法は、チャンネル領域の表面に少なく共窒化模と際
化膜から成る多層薄膜を堆積し、ゲート領域の形状で島
択的に除去されたマスク層によって前記酸化膜をオーバ
ーエッチした螢、マスク層を用いて方向性のめるイオン
注入法で不純物を添加してゲート領域を形成し、しかる
後少なく共表面主電極領域上の窒化膜を残すぺ〈他の豪
化模及び窒化膜を選択除去し選択酸化及び窒化膜エッチ
によって表面主電極領域形成用開孔を設けるものである
・ 本発明の製造方法によれば、いかに狭いゲート・スペー
ス内にも主電極領域が自己整合的に形成され、しかもゲ
ート領域と主電極領域の間にチャンネル領域の一部であ
る低不純物密度領域を介在させることができるので低容
量化、高耐圧化がはかれる利点がある。また、ゲート領
域形成にはそれなりの微細加工を必要とするが、主電極
領域形成は精密な位置制御は要求されない利点がるり、
前述の様な高価な装置は必らずしも必要ない。
以下に図面を用いて本発明を具体的にかつ詳細に説明す
る。第１図（、）〜（戯は本発明による製造方法を倒立
型ｄＩＴを例にとったときの各工程における断面図であ
る。第１図（ｓｔ）には、８１基板もしくは場込み層で
あるｎソース領域１２上ＫＳｉ エピタキシャル成長で
ｎ−チャンネル領域１３を形成し、下層から単化瞑６、
窒イヒｖＪ４７、単化ｌＩＢの多層薄膜を堆積した後、
通常の転写工程で有機レジスト層９をゲート領域部を除
いてコートした断面を示す。有機レジスト層９は、酸化
＠８のオーバー・エッチ及びイオン注入におけるマλり
層となる様、種類及び厚みが設定されている。また、最
下層廖化模６は金緩和のために堆積した本ので本発′＃
４に必らずしも必要ではなく、例えば３００〜８００！
の厚みｔ一本つ、また、窒化ＩＩ７はＰ型不純物のイ
オン注入のときイオンが充分貫通し、かつ遺択豪化時の
マスクとなる厚みを有し、飼えば５００〜２０００Ｘの
厚みを有する。最上層の酸化＠ａは、ｃｖｐ法、熱酸化
法等で通常堆積され、例えば１０００〜５ｏｏｏＸの厚
みをもつが、オーバエッチされてサイドエッチされやす
いリン等の不純物を添加されていることも一方法である
。域１図（ｂ） Ｋは、レジスト層９をマスクして際化
物８をオーバーエッチし九稜、レジスト層、９の開孔部
からボロン等のイオンをチャンネル領域１３内に注入し
てＰ＋ゲート領域１４を形成し光断面を示す。
る。第１図（、）〜（戯は本発明による製造方法を倒立
型ｄＩＴを例にとったときの各工程における断面図であ
る。第１図（ｓｔ）には、８１基板もしくは場込み層で
あるｎソース領域１２上ＫＳｉ エピタキシャル成長で
ｎ−チャンネル領域１３を形成し、下層から単化瞑６、
窒イヒｖＪ４７、単化ｌＩＢの多層薄膜を堆積した後、
通常の転写工程で有機レジスト層９をゲート領域部を除
いてコートした断面を示す。有機レジスト層９は、酸化
＠８のオーバー・エッチ及びイオン注入におけるマλり
層となる様、種類及び厚みが設定されている。また、最
下層廖化模６は金緩和のために堆積した本ので本発′＃
４に必らずしも必要ではなく、例えば３００〜８００！
の厚みｔ一本つ、また、窒化ＩＩ７はＰ型不純物のイ
オン注入のときイオンが充分貫通し、かつ遺択豪化時の
マスクとなる厚みを有し、飼えば５００〜２０００Ｘの
厚みを有する。最上層の酸化＠ａは、ｃｖｐ法、熱酸化
法等で通常堆積され、例えば１０００〜５ｏｏｏＸの厚
みをもつが、オーバエッチされてサイドエッチされやす
いリン等の不純物を添加されていることも一方法である
。域１図（ｂ） Ｋは、レジスト層９をマスクして際化
物８をオーバーエッチし九稜、レジスト層、９の開孔部
からボロン等のイオンをチャンネル領域１３内に注入し
てＰ＋ゲート領域１４を形成し光断面を示す。
イオン注入は極めて良好な方向性をもつので、はぼレジ
スト層９の開孔通りの形状でＰ”ｆｆ−）領域１４が設
けられる。イオンビーム２４の加速電圧は平均飛穐距離
Ｒｐが酸化＠６と窒化＠７の厚みの和以上１ｃなる如く
選択され、ボロンの場合通常１００ ＫｅＶ以上であれ
ば充分であシ、ドーズ量も例えば１０”、ｚ−”以上の
中〜高ドーズ量が選ばれる。
スト層９の開孔通りの形状でＰ”ｆｆ−）領域１４が設
けられる。イオンビーム２４の加速電圧は平均飛穐距離
Ｒｐが酸化＠６と窒化＠７の厚みの和以上１ｃなる如く
選択され、ボロンの場合通常１００ ＫｅＶ以上であれ
ば充分であシ、ドーズ量も例えば１０”、ｚ−”以上の
中〜高ドーズ量が選ばれる。
単化Ｉ！８のオーバーエッチは、将来のドレイン領域の
位置形状をほぼ決めるために行ない、■ｉ系エツチャプ
ラズマエッチを用いた等方性エッチまたはＲＩ］Ｂの如
き異方性エッチ後の等方性エッチによってレジスト層９
にオーバーハングを般社る。オーバー・ハングまたはサ
イト・エッチ量は、所望の寸法に選択できるが、例えば
ゲート・スペ−スが２μｍのとき（Ｌ５μｍ程度に選ば
れる。ま７ｔ、この工１は、後述のＰｆｆｌｌ不純物イ
オン注入しＰゲート領械１４形成＊に？’ｒなっても効
果がある。
位置形状をほぼ決めるために行ない、■ｉ系エツチャプ
ラズマエッチを用いた等方性エッチまたはＲＩ］Ｂの如
き異方性エッチ後の等方性エッチによってレジスト層９
にオーバーハングを般社る。オーバー・ハングまたはサ
イト・エッチ量は、所望の寸法に選択できるが、例えば
ゲート・スペ−スが２μｍのとき（Ｌ５μｍ程度に選ば
れる。ま７ｔ、この工１は、後述のＰｆｆｌｌ不純物イ
オン注入しＰゲート領械１４形成＊に？’ｒなっても効
果がある。
第１図（Ｃ）では、レジスト層９を除去した後、新らた
にレジスト層１９で少なく共ドレイン領域予定部分上の
膠化ｌ［８をカバーし、他の膠化Ｉ［８を除去し九工程
の断面を示す。レジスト層１９の位置合わせは答量であ
シ、ゲート開孔の幅の学会とサイド・エッチ量を見込ん
だ位置精度があれば充分で、通常のＵＶコンタクト転写
法の±０．５μ講で充分である。しかる後、残つ九酸化
ｌＩ８をマスクにして窒化膜を選択エッチし、この膠化
＠８も除去し丸断面が第１図（Ｑである。膠化１［８の
エッチの際、最下層単化＠６もエッチされ、必要に応じ
ナイドエッチすれば、ドレイン領域形成用開孔はＬシ狭
くできる４ｍ１１１ ＠（ｅ）は、電化１１７をマスク
に選択膠化嚢１６を形成し、同時にＰ１ゲート領域１４
の不純物も活性化、拡散ｌＩｉを自己整合的に除去して
ドレイン領域形成用開孔を設け、ｎ＋ドレイン領域１１
を設は九−が第１図（幻である。この例ではｎ＋ｓｉ多
結晶層２１による直接コンタクトを設けている。さらＫ
Ｐゲート領域１４上、必要に応じ多結晶層２１上酸化１
［２６にコンタクトを開孔し、金眞電極１．４を設けて
第１９（ωの如く完成する。
にレジスト層１９で少なく共ドレイン領域予定部分上の
膠化ｌ［８をカバーし、他の膠化Ｉ［８を除去し九工程
の断面を示す。レジスト層１９の位置合わせは答量であ
シ、ゲート開孔の幅の学会とサイド・エッチ量を見込ん
だ位置精度があれば充分で、通常のＵＶコンタクト転写
法の±０．５μ講で充分である。しかる後、残つ九酸化
ｌＩ８をマスクにして窒化膜を選択エッチし、この膠化
＠８も除去し丸断面が第１図（Ｑである。膠化１［８の
エッチの際、最下層単化＠６もエッチされ、必要に応じ
ナイドエッチすれば、ドレイン領域形成用開孔はＬシ狭
くできる４ｍ１１１ ＠（ｅ）は、電化１１７をマスク
に選択膠化嚢１６を形成し、同時にＰ１ゲート領域１４
の不純物も活性化、拡散ｌＩｉを自己整合的に除去して
ドレイン領域形成用開孔を設け、ｎ＋ドレイン領域１１
を設は九−が第１図（幻である。この例ではｎ＋ｓｉ多
結晶層２１による直接コンタクトを設けている。さらＫ
Ｐゲート領域１４上、必要に応じ多結晶層２１上酸化１
［２６にコンタクトを開孔し、金眞電極１．４を設けて
第１９（ωの如く完成する。
以上の様に１本発明の製造方法によれば、原理的にいか
に狭いゲート・スペース内にもｎトレイン領域１１が自
己整合的に、しかも１）”ｆｆ−）領域１４と離れて形
成できるので、低容量・高耐圧化が達成でき、素子微細
化による高周波または高速度化・低消費電力化の効果を
一層向上するものである。
に狭いゲート・スペース内にもｎトレイン領域１１が自
己整合的に、しかも１）”ｆｆ−）領域１４と離れて形
成できるので、低容量・高耐圧化が達成でき、素子微細
化による高周波または高速度化・低消費電力化の効果を
一層向上するものである。
第２図（ａ）〜（、ｉ）には、本発明による他の実施例
を説明する丸めの工程断面図が示されている。第ス図（
ａ）には、選択酸化ｆ陽極際化法による絶＊＊化＠６０
を設ける際の電化＠７が残された状態を示す。次に、第
２図（ｂ）の如くその上Ｅｌｌ化＠８、多結晶ヤ非晶質
のＳｉ薄＠１０を堆積し、所定の開孔を有するレジスト
層９をコートする。しかる螢、レジスト層９をマスクに
８１薄＠１０をＲＩＲｊ（反応性イオン・エッチ）の如
きサイド・エッチの少ない方法で選択エッチし、さらに
この８ｉ薄＠１０をマスクの１部として用いて膠化ＩＩ
８を勢力性エッチを含む方法でオーバー・エッチする。
を説明する丸めの工程断面図が示されている。第ス図（
ａ）には、選択酸化ｆ陽極際化法による絶＊＊化＠６０
を設ける際の電化＠７が残された状態を示す。次に、第
２図（ｂ）の如くその上Ｅｌｌ化＠８、多結晶ヤ非晶質
のＳｉ薄＠１０を堆積し、所定の開孔を有するレジスト
層９をコートする。しかる螢、レジスト層９をマスクに
８１薄＠１０をＲＩＲｊ（反応性イオン・エッチ）の如
きサイド・エッチの少ない方法で選択エッチし、さらに
この８ｉ薄＠１０をマスクの１部として用いて膠化ＩＩ
８を勢力性エッチを含む方法でオーバー・エッチする。
１１２１１（Ｑ）Ｋ、その状態を示す、この状態で、８
１薄礁１０をマスク層としてｐ型不純物をイオン注入し
てｐ型領域を形成することができるが、第２図（１１）
の様に、８１薄ｌ［１０の少なく共端部を熱酸化するこ
とＫよって次のイオン注入に対するマスク層開孔輻を膠
化ｌ［１８によってより狭めることができる。よに速く
熱謙化される様、ｓｉ薄＠１０にリン、ヒ素の如＠ｎＷ
１不純物を添加しておくことも本発明の効果がよシ大き
いものとなる。この様にしてボロンイオンビ［−ム２４
を照射すれば、ｐ＋ゲート領域１４、他のｐ１城（ＩＦ
ＩＩえば−ｐシンジエクタ領域）１５がよシ黴細な幅に
形成できる。
１薄礁１０をマスク層としてｐ型不純物をイオン注入し
てｐ型領域を形成することができるが、第２図（１１）
の様に、８１薄ｌ［１０の少なく共端部を熱酸化するこ
とＫよって次のイオン注入に対するマスク層開孔輻を膠
化ｌ［１８によってより狭めることができる。よに速く
熱謙化される様、ｓｉ薄＠１０にリン、ヒ素の如＠ｎＷ
１不純物を添加しておくことも本発明の効果がよシ大き
いものとなる。この様にしてボロンイオンビ［−ム２４
を照射すれば、ｐ＋ゲート領域１４、他のｐ１城（ＩＦ
ＩＩえば−ｐシンジエクタ領域）１５がよシ黴細な幅に
形成できる。
この螢は、膠化＠１＄、ｓ１薄＠１０を全部もしくは必
ｌ！に応じ部分的に除去するととにより、９１図で説明
し九実施例と同様に行なえるので説明を省く。この実施
ＰＩＫよれば、６エテのｐ＋ゲート領域の面積がより小
さくでき、かつ第１図の実施例と同様の効果があるので
、なお一層の容量の低減が行なえる利点がある。
ｌ！に応じ部分的に除去するととにより、９１図で説明
し九実施例と同様に行なえるので説明を省く。この実施
ＰＩＫよれば、６エテのｐ＋ゲート領域の面積がより小
さくでき、かつ第１図の実施例と同様の効果があるので
、なお一層の容量の低減が行なえる利点がある。
以上説明した様に１本発明による製造方法は８１Ｔの微
細化に対応しやすいので、今昔のＶ；Ｌ８ を化におい
ても有効な方法である。また、本方法では、ｎ＋ドレイ
ン領域だけでなく他のｎ４１ＩＬ域を表面に形成できる
ので、例えばｎ＋ソソー電極領域、／（イポーラトラン
ジスタのｎ”ｚミッタ領域、ｐチャンネルＳＩテやＦＩ
Ｔのｎ”ｙ−）領域等も同時にセルファライン的に形成
でき、かつ、ｐ＋領領域ｐ＋ゲート領域と同時に形成で
き、素子混在化、他トランジスタへの応用も容易である
。本発明を、ｎチャンネル、倒立ｇＩＢエテについて説
明してきたが、ｎチャンネルへも、正立型にも適用でき
ることはいうまでもなく、同様なゲート構造を有する他
の静電誘導半導体装置にも有効である。また、本発明は
、他のトランジスタ例えばＭ工８トランジスタ？Ｓ工丁
のソース・ドレインに対するゲート絶縁膜の自己整合に
も応用できるので、Ｓ工！の工秦的重畳性と相まって非
常に効果的である・
細化に対応しやすいので、今昔のＶ；Ｌ８ を化におい
ても有効な方法である。また、本方法では、ｎ＋ドレイ
ン領域だけでなく他のｎ４１ＩＬ域を表面に形成できる
ので、例えばｎ＋ソソー電極領域、／（イポーラトラン
ジスタのｎ”ｚミッタ領域、ｐチャンネルＳＩテやＦＩ
Ｔのｎ”ｙ−）領域等も同時にセルファライン的に形成
でき、かつ、ｐ＋領領域ｐ＋ゲート領域と同時に形成で
き、素子混在化、他トランジスタへの応用も容易である
。本発明を、ｎチャンネル、倒立ｇＩＢエテについて説
明してきたが、ｎチャンネルへも、正立型にも適用でき
ることはいうまでもなく、同様なゲート構造を有する他
の静電誘導半導体装置にも有効である。また、本発明は
、他のトランジスタ例えばＭ工８トランジスタ？Ｓ工丁
のソース・ドレインに対するゲート絶縁膜の自己整合に
も応用できるので、Ｓ工！の工秦的重畳性と相まって非
常に効果的である・
請ＩＩｇ（ａ）〜ωは、本発明による製造方法例をＳ工
〒を例にとって説明する九めの一連の工Ｓ＊断面図、 １１１２図（１）〜（ｃｌ）は、本発明の他の実施例を
１！ｂ型ＳエテＴ、＋に適用し喪ときの工程断面図であ
る。 １１．１２・・・・・・ｎ＋主電極領域、１５・・・・
・・ｎ−領ヤ／ネル領域、１４・・・・” ｐ ゲー
ト領域 ６、８．１６．２６．６０・・・・・・膠化膜、７・・
・・・・窒化膜、 ９．１９・・・・・・レジスト層、 １０・・・・・・８１薄−１ 以 上 出願人 株式会社 掘二精工舎 代理人 弁理士 最 上 務 ＩＩ 図 〜１３ 〜１２ ｌ−／２ 〜１２ ＩＷＪ
〒を例にとって説明する九めの一連の工Ｓ＊断面図、 １１１２図（１）〜（ｃｌ）は、本発明の他の実施例を
１！ｂ型ＳエテＴ、＋に適用し喪ときの工程断面図であ
る。 １１．１２・・・・・・ｎ＋主電極領域、１５・・・・
・・ｎ−領ヤ／ネル領域、１４・・・・” ｐ ゲー
ト領域 ６、８．１６．２６．６０・・・・・・膠化膜、７・・
・・・・窒化膜、 ９．１９・・・・・・レジスト層、 １０・・・・・・８１薄−１ 以 上 出願人 株式会社 掘二精工舎 代理人 弁理士 最 上 務 ＩＩ 図 〜１３ 〜１２ ｌ−／２ 〜１２ ＩＷＪ
Claims (3)
- （１）−導電型低不純物密度チャンネル領域の表面に少
なく共下層よ多音化膜と酸化ｌ［ニジ成る多層薄膜を堆
積する工１と、前記多層薄膜上Ｋｌｌ化模エッチ及びイ
オン注入に対してマスク効果を有するマスク層をゲート
領域の所望の形状部を除いて堆積する工程と、前記マス
ク層を用いて前記多層薄膜中の命上層際化−をオーバー
エッチし、前記マスク層にオーバーハングを設けるニー
と、前記マスク層を用いて逆導電型不純物イオンを前記
チャンネル領域中に選択的にイオン注入して逆導電型ゲ
ート領域を設ける工程と、前記マスク層を除去し、さら
に少なくとも前記ゲー゛ト領域に囲まれるべき主電極領
域形成予定部分上に残った前記多層薄膜中の鼾上層際化
膜を残して窒化膜を露出する工程と、少なく共前記予定
部分以外の前記窒化膜を除去し、選択酸化する工程と、
前記窒化膜を除去して開孔を設け、前記予定部分に一導
電型主電極領域を設ける工程より成る静電誘導半導体装
置の製造方法。 - （２） 前記マスク層が有機レジスト層である仁とを
特徴とする特許請求の範囲第１項記載の静電誘導半導体
装置の製造方法。 - （３） 前記マスク層の少なく共一部がシリコン薄膜
であることを特徴とする特許請求の範囲第１項記載の静
電誘導半導体装置の製造方法。 （４１１１１記シリコン薄１［Ｋオーバーハングを設け
た後、熱陣化工程Ｋｔって前記シタコン薄膜の少なくと
も端部に際化膜を形成し、骸際化模も前記マスク層の一
部として用いて、平面積の減少した前記ゲート領域を設
けることを特徴とする特許請求の範Ｉ８ｉ第３項記載の
静電誘導半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1944682A JPS58137262A (ja) | 1982-02-09 | 1982-02-09 | 静電誘導半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1944682A JPS58137262A (ja) | 1982-02-09 | 1982-02-09 | 静電誘導半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58137262A true JPS58137262A (ja) | 1983-08-15 |
Family
ID=11999530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1944682A Pending JPS58137262A (ja) | 1982-02-09 | 1982-02-09 | 静電誘導半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58137262A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5279668A (en) * | 1975-12-03 | 1977-07-04 | Western Electric Co | Method of producing semiconductor device |
| JPS5643766A (en) * | 1979-09-17 | 1981-04-22 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-02-09 JP JP1944682A patent/JPS58137262A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5279668A (en) * | 1975-12-03 | 1977-07-04 | Western Electric Co | Method of producing semiconductor device |
| JPS5643766A (en) * | 1979-09-17 | 1981-04-22 | Fujitsu Ltd | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230362A (ja) | チタニウム珪化物ゲート電極および相互接続の製作方法 | |
| JPS6089975A (ja) | 半導体装置 | |
| JPH07106560A (ja) | 溝型半導体装置とその製造方法 | |
| US6171914B1 (en) | Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant | |
| JPS58137262A (ja) | 静電誘導半導体装置の製造方法 | |
| JP2007294836A (ja) | 絶縁ゲート型電界効果トランジスタの製法 | |
| JP2582779B2 (ja) | 半導体装置の製造方法 | |
| JP2670309B2 (ja) | 半導体装置の製造方法 | |
| KR100732744B1 (ko) | 반도체장치의 트랜지스터 제조방법 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JP2003037082A (ja) | 高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置 | |
| KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0524658B2 (ja) | ||
| JPH0263154A (ja) | 半導体装置の製造方法 | |
| JPH0263298B2 (ja) | ||
| JPH0565063B2 (ja) | ||
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JPS63229747A (ja) | 半導体装置の製造方法 | |
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH06310711A (ja) | 電界効果トランジスタとその製法 | |
| JPH02105422A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6320374B2 (ja) | ||
| JPS63220575A (ja) | 半導体装置の製法 | |
| JPS63261873A (ja) | 半導体装置の製造方法 |