JP2003037082A - 高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置 - Google Patents
高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置Info
- Publication number
- JP2003037082A JP2003037082A JP2001222741A JP2001222741A JP2003037082A JP 2003037082 A JP2003037082 A JP 2003037082A JP 2001222741 A JP2001222741 A JP 2001222741A JP 2001222741 A JP2001222741 A JP 2001222741A JP 2003037082 A JP2003037082 A JP 2003037082A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- manufacturing
- wiring layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 8
- 239000002184 metal Substances 0.000 title claims abstract description 8
- 238000002844 melting Methods 0.000 title abstract 4
- 230000008018 melting Effects 0.000 title abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000003870 refractory metal Substances 0.000 claims description 60
- 150000002500 ions Chemical class 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 239000011261 inert gas Substances 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 89
- 229910019001 CoSi Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 102100025353 G-protein coupled bile acid receptor 1 Human genes 0.000 description 1
- 101000857733 Homo sapiens G-protein coupled bile acid receptor 1 Proteins 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 マスクを用いないで、細線形成が可能となる
ように改良された高融点金属配線層の製造方法を提供す
ることを主要な目的とする。 【解決手段】 半導体基板1の上にゲート酸化膜2を形
成する。ゲート酸化膜2の上にシリコン層10を形成す
る。シリコン層10の上に高融点金属層11を形成す
る。配線層を形成すべき部分に、シリコン層10と高融
点金属層11とのミキシング層13を形成する。ミキシ
ング層13以外の部分の、シリコン層10および高融点
金属層11をエッチング除去し、配線層を形成する。配
線層を熱処理する。
ように改良された高融点金属配線層の製造方法を提供す
ることを主要な目的とする。 【解決手段】 半導体基板1の上にゲート酸化膜2を形
成する。ゲート酸化膜2の上にシリコン層10を形成す
る。シリコン層10の上に高融点金属層11を形成す
る。配線層を形成すべき部分に、シリコン層10と高融
点金属層11とのミキシング層13を形成する。ミキシ
ング層13以外の部分の、シリコン層10および高融点
金属層11をエッチング除去し、配線層を形成する。配
線層を熱処理する。
Description
【0001】
【発明の属する技術分野】この発明は、一般に、高融点
金属配線層の製造方法に関するものであり、より特定的
には、フォトレジストを用いないでパターニングするこ
とができるように改良された高融点金属配線層の製造方
法に関する。この発明は、また、そのような高融点金属
配線を形成する工程を含む半導体装置の製造方法に関す
る。この発明は、また、そのような方法によって得られ
た半導体装置に関する。
金属配線層の製造方法に関するものであり、より特定的
には、フォトレジストを用いないでパターニングするこ
とができるように改良された高融点金属配線層の製造方
法に関する。この発明は、また、そのような高融点金属
配線を形成する工程を含む半導体装置の製造方法に関す
る。この発明は、また、そのような方法によって得られ
た半導体装置に関する。
【0002】
【従来の技術】本発明に関連するゲート電極の形成工程
を含む、従来の電界効果トランジスタ(以下、MOSF
ETと略する)の製造方法について説明する。
を含む、従来の電界効果トランジスタ(以下、MOSF
ETと略する)の製造方法について説明する。
【0003】図6を参照して、半導体基板1の表面にゲ
ート酸化膜2と素子分離酸化膜3を形成する。ゲート酸
化膜2の上に、ポリシリコン層4を形成する。
ート酸化膜2と素子分離酸化膜3を形成する。ゲート酸
化膜2の上に、ポリシリコン層4を形成する。
【0004】図6と図7を参照して、ポリシリコン層4
とゲート酸化膜2を、フォトレジストパターンをマスク
に用いてパターニングし、ゲート電極5を形成する。
とゲート酸化膜2を、フォトレジストパターンをマスク
に用いてパターニングし、ゲート電極5を形成する。
【0005】図8を参照して、ゲート電極5をマスクに
して、半導体基板1の表面に不純物イオンを打ち込み、
ソース/ドレイン領域6,7を形成する。
して、半導体基板1の表面に不純物イオンを打ち込み、
ソース/ドレイン領域6,7を形成する。
【0006】図9を参照して、半導体基板1の上に、ゲ
ート電極5を覆うように層間絶縁膜8を形成する。層間
絶縁膜8中に、ソース/ドレイン領域6,7の表面の一
部を露出させるコンタクトホール8aを形成する。コン
タクトホール8aを通ってソース/ドレイン領域6,7
に接続されるアルミ配線9を形成する。
ート電極5を覆うように層間絶縁膜8を形成する。層間
絶縁膜8中に、ソース/ドレイン領域6,7の表面の一
部を露出させるコンタクトホール8aを形成する。コン
タクトホール8aを通ってソース/ドレイン領域6,7
に接続されるアルミ配線9を形成する。
【0007】なお、ゲート電極を低抵抗のものにするた
めに、高融点金属シリサイドが近年用いられている。
めに、高融点金属シリサイドが近年用いられている。
【0008】
【発明が解決しようとする課題】このように、従来のM
OSFETの製造方法においては、図7を参照して、ゲ
ート電極5をパターニングするには、フォトレジストを
用いて行なっていた。
OSFETの製造方法においては、図7を参照して、ゲ
ート電極5をパターニングするには、フォトレジストを
用いて行なっていた。
【0009】しかしながら、フォトレジストを用いる工
程は、マスク作製のコスト等を考えると、微小なエリア
のパターニングには不利であるという問題点があった。
程は、マスク作製のコスト等を考えると、微小なエリア
のパターニングには不利であるという問題点があった。
【0010】この発明は上記のような問題点を解決する
ためになされたもので、微小なエリアのパターニングを
有利に行なうことができるように改良された高融点金属
配線層の製造方法に関する。
ためになされたもので、微小なエリアのパターニングを
有利に行なうことができるように改良された高融点金属
配線層の製造方法に関する。
【0011】この発明の他の目的は、上述の高融点金属
配線層の形成工程を含む半導体装置の製造方法を提供す
ることにある。
配線層の形成工程を含む半導体装置の製造方法を提供す
ることにある。
【0012】この発明のさらに他の目的は、そのような
製造方法によって得られた半導体装置を提供することに
ある。
製造方法によって得られた半導体装置を提供することに
ある。
【0013】
【課題を解決するための手段】この発明に係る高融点金
属配線層の製造方法においては、まず、半導体基板の上
にシリコン層を形成する。上記シリコン層の上に高融点
金属層を形成する。配線層を形成すべき部分に、上記シ
リコン層と上記高融点金属層とのミキシング層を形成す
る。上記ミキシング層以外の部分の、上記シリコン層お
よび上記高融点金属層をエッチング除去し、配線層を形
成する。上記配線層を熱処理する。
属配線層の製造方法においては、まず、半導体基板の上
にシリコン層を形成する。上記シリコン層の上に高融点
金属層を形成する。配線層を形成すべき部分に、上記シ
リコン層と上記高融点金属層とのミキシング層を形成す
る。上記ミキシング層以外の部分の、上記シリコン層お
よび上記高融点金属層をエッチング除去し、配線層を形
成する。上記配線層を熱処理する。
【0014】この発明の好ましい実施態様によれば、上
記ミキシング層を形成する工程は、上記シリコン層と上
記高融点金属層との境界部分にイオンが打ち込まれるよ
うに選ばれたエネルギで、上記配線層を形成すべき部分
にイオン照射することを含む。
記ミキシング層を形成する工程は、上記シリコン層と上
記高融点金属層との境界部分にイオンが打ち込まれるよ
うに選ばれたエネルギで、上記配線層を形成すべき部分
にイオン照射することを含む。
【0015】上記イオン照射は、マスクを用いないで行
なうのが好ましい。上記シリコン層と上記高融点金属層
の膜厚は、それぞれ、それらを構成する原子の数の比
が、2:1になるように選ばれるのが好ましい。
なうのが好ましい。上記シリコン層と上記高融点金属層
の膜厚は、それぞれ、それらを構成する原子の数の比
が、2:1になるように選ばれるのが好ましい。
【0016】上記シリコン層は、ポリシリコン層または
アモルファスシリコン層を含む。上記イオンは、不活性
ガスのイオンを含む。該不活性ガスのイオンは、Arの
イオンを含む。
アモルファスシリコン層を含む。上記イオンは、不活性
ガスのイオンを含む。該不活性ガスのイオンは、Arの
イオンを含む。
【0017】上記イオン照射は、集束イオンビームを用
いて行なうのが好ましい。上記高融点金属は、Co、T
iまたはWを含む。
いて行なうのが好ましい。上記高融点金属は、Co、T
iまたはWを含む。
【0018】上記配線層は、ゲート配線を含む。この発
明の他の局面に従う半導体装置の製造方法においては、
半導体基板の上にシリコン層を形成する。上記シリコン
層の上に高融点金属層を形成する。配線層を形成すべき
部分に上記シリコン層と上記高融点金属層とのミキシン
グ層を形成する。上記ミキシング層以外の部分の残り
の、上記シリコン層および上記高融点金属層をエッチン
グ除去し、配線層を形成する。上記配線層を熱処理す
る。
明の他の局面に従う半導体装置の製造方法においては、
半導体基板の上にシリコン層を形成する。上記シリコン
層の上に高融点金属層を形成する。配線層を形成すべき
部分に上記シリコン層と上記高融点金属層とのミキシン
グ層を形成する。上記ミキシング層以外の部分の残り
の、上記シリコン層および上記高融点金属層をエッチン
グ除去し、配線層を形成する。上記配線層を熱処理す
る。
【0019】この発明のさらに他の局面に従う半導体装
置は、半導体基板を備える。上記半導体基板の上に、高
融点金属シリサイド層で形成された配線層が設けられて
いる。上記高融点金属シリサイド層には不活性ガス成分
が含まれている。
置は、半導体基板を備える。上記半導体基板の上に、高
融点金属シリサイド層で形成された配線層が設けられて
いる。上記高融点金属シリサイド層には不活性ガス成分
が含まれている。
【0020】上記不活性ガス成分はArを含む。
【0021】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。
について説明する。
【0022】実施の形態1
図1〜図4は、実施の形態1に係る高融点金属配線層の
製造方法の、各工程における半導体装置の断面図であ
る。
製造方法の、各工程における半導体装置の断面図であ
る。
【0023】図1を参照して、シリコン基板1の上に、
ゲート酸化膜2を形成する。図2を参照して、ゲート酸
化膜2の上にポリシリコン層10を形成する。ポリシリ
コン層10の上に、Co、TiやW等で形成された高融
点金属層11を設ける。ポリシリコン層10と高融点金
属層11の膜厚は、それぞれ、それらを構成する原子の
数の比が、2:1になるように堆積する。なお、ポリシ
リコン層10の代わりにアモルファスシリコン層を用い
てもよい。
ゲート酸化膜2を形成する。図2を参照して、ゲート酸
化膜2の上にポリシリコン層10を形成する。ポリシリ
コン層10の上に、Co、TiやW等で形成された高融
点金属層11を設ける。ポリシリコン層10と高融点金
属層11の膜厚は、それぞれ、それらを構成する原子の
数の比が、2:1になるように堆積する。なお、ポリシ
リコン層10の代わりにアモルファスシリコン層を用い
てもよい。
【0024】図3を参照して、ポリシリコン層10と高
融点金属層11との境界部分に、イオンが打ち込まれる
ように選ばれたエネルギで、配線層を形成すべき部分に
不活性ガスであるArのイオン12を照射する。イオン
12のドーズ量は、1014〜1015atoms/cm2で
ある。
融点金属層11との境界部分に、イオンが打ち込まれる
ように選ばれたエネルギで、配線層を形成すべき部分に
不活性ガスであるArのイオン12を照射する。イオン
12のドーズ量は、1014〜1015atoms/cm2で
ある。
【0025】このイオン照射により、イオンが当たった
所だけミキシング層ができるので、配線層を形成すべき
部分のみに、ポリシリコンと高融点金属とのミキシング
層(Co2Si、CoSiおよびCoSi2からなる)が
形成される。このイオン照射は、フォトマスクを用いて
行なってもよいが、集束イオンビームを用いることによ
り、マスクを用いないで、照射すべき部分を選択してイ
オン照射することができる。
所だけミキシング層ができるので、配線層を形成すべき
部分のみに、ポリシリコンと高融点金属とのミキシング
層(Co2Si、CoSiおよびCoSi2からなる)が
形成される。このイオン照射は、フォトマスクを用いて
行なってもよいが、集束イオンビームを用いることによ
り、マスクを用いないで、照射すべき部分を選択してイ
オン照射することができる。
【0026】図3と図4を参照して、非照射部分の高融
点金属層とポリシリコン層を、順にウェットエッチング
し、電極13を形成する。ミキシング層と、ポリシリコ
ン層と高融点金属層は、それぞれエッチング速度が異な
る。したがって、非照射部分の高融点金属層とポリシリ
コン層を選択的にエッチング除去できるのである。
点金属層とポリシリコン層を、順にウェットエッチング
し、電極13を形成する。ミキシング層と、ポリシリコ
ン層と高融点金属層は、それぞれエッチング速度が異な
る。したがって、非照射部分の高融点金属層とポリシリ
コン層を選択的にエッチング除去できるのである。
【0027】その後の熱処理により、ミキシング層13
は、すべて、CoSi2に変化する。なぜなら、ポリシ
リコン層10と高融点金属層11の膜厚が、それぞれ、
それらを構成する原子の数の比が、2:1になるように
選ばれているからである。なお、生じたCoSi2は、
抵抗値が低く、10〜20μΩである。したがって、抵
抗の低いゲート電極になる。
は、すべて、CoSi2に変化する。なぜなら、ポリシ
リコン層10と高融点金属層11の膜厚が、それぞれ、
それらを構成する原子の数の比が、2:1になるように
選ばれているからである。なお、生じたCoSi2は、
抵抗値が低く、10〜20μΩである。したがって、抵
抗の低いゲート電極になる。
【0028】このような方法で形成された金属シリサイ
ド層からなるゲート電極には、Ar原子が含まれるよう
になる。
ド層からなるゲート電極には、Ar原子が含まれるよう
になる。
【0029】その後、従来工程の図8〜図9工程を経由
することにより、MOSFETが得られる。
することにより、MOSFETが得られる。
【0030】このように、集束イオンビームを用いれ
ば、マスクを用いないで、細線形成が可能となり、微小
領域であれば、マスク作製の手間とコストが削減でき
る。
ば、マスクを用いないで、細線形成が可能となり、微小
領域であれば、マスク作製の手間とコストが削減でき
る。
【0031】なお、上記実施例で不活性ガスを用いた理
由は、活性なガスを用いると、該ガスとポリシリコン層
および高融点金属層とが反応する可能性があり、ゲート
電極の導電性に悪影響を与えるからである。
由は、活性なガスを用いると、該ガスとポリシリコン層
および高融点金属層とが反応する可能性があり、ゲート
電極の導電性に悪影響を与えるからである。
【0032】実施の形態2
上記実施の形態1では、ポリシリコン層10を1層形成
し、その上に、高融点金属層11を1層形成する場合を
例にしたが、この発明はこれに限られるものではない。
すなわち、図5を参照して、ポリシリコン層10aをま
ず形成し、次に、高融点金属層11を形成し、さらに、
ポリシリコン層10bをその上に形成する。ポリシリコ
ン層(10a+10b)と高融点金属層11の膜厚は、
それぞれ、垂直方向にシリコン原子と高融点金属原子の
数の比が、2:1になるように選ばれる。次に、それぞ
れの境界部に不活性ガスを注入し、ミキシング層を形成
する。このように構成しても、実施の形態1と同様の効
果が得られる。
し、その上に、高融点金属層11を1層形成する場合を
例にしたが、この発明はこれに限られるものではない。
すなわち、図5を参照して、ポリシリコン層10aをま
ず形成し、次に、高融点金属層11を形成し、さらに、
ポリシリコン層10bをその上に形成する。ポリシリコ
ン層(10a+10b)と高融点金属層11の膜厚は、
それぞれ、垂直方向にシリコン原子と高融点金属原子の
数の比が、2:1になるように選ばれる。次に、それぞ
れの境界部に不活性ガスを注入し、ミキシング層を形成
する。このように構成しても、実施の形態1と同様の効
果が得られる。
【0033】なお上記の実施の形態では、高融点金属と
してCoを用いる場合を例示したが、Wを用いるとシリ
サイド層はWSi2となり、Tiを用いると、シリサイ
ド層はTiSi2となる。
してCoを用いる場合を例示したが、Wを用いるとシリ
サイド層はWSi2となり、Tiを用いると、シリサイ
ド層はTiSi2となる。
【0034】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【0035】
【発明の効果】以上説明したとおり、この発明によれ
ば、集束イオンビームを用いた場合、マスクを用いない
で細線形成が可能となり、微小領域であれば、マスク作
製の手間とコストが削減できるという効果を奏する。
ば、集束イオンビームを用いた場合、マスクを用いない
で細線形成が可能となり、微小領域であれば、マスク作
製の手間とコストが削減できるという効果を奏する。
【図1】 実施の形態1に係る高融点金属配線層の製造
方法の順序の第1の工程における半導体装置の断面図で
ある。
方法の順序の第1の工程における半導体装置の断面図で
ある。
【図2】 実施の形態1に係る高融点金属配線層の製造
方法の順序の第2の工程における半導体装置の断面図で
ある。
方法の順序の第2の工程における半導体装置の断面図で
ある。
【図3】 実施の形態1に係る高融点金属配線層の製造
方法の順序の第3の工程における半導体装置の断面図で
ある。
方法の順序の第3の工程における半導体装置の断面図で
ある。
【図4】 実施の形態1に係る高融点金属配線層の製造
方法の順序の第4の工程における半導体装置の断面図で
ある。
方法の順序の第4の工程における半導体装置の断面図で
ある。
【図5】 実施の形態2に係る高融点金属配線層の製造
方法の主要工程における半導体装置の断面図である。
方法の主要工程における半導体装置の断面図である。
【図6】 従来のMOSFETの製造方法の順序の第1
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図7】 従来のMOSFETの製造方法の順序の第2
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図8】 従来のMOSFETの製造方法の順序の第3
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図9】 従来のMOSFETの製造方法の順序の第4
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
1 半導体基板、2 ゲート酸化膜、10 ポリシリコ
ン層、11 高融点金属層、13 ミキシング層。
ン層、11 高融点金属層、13 ミキシング層。
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 4M104 AA01 BB20 BB25 BB28 CC05
DD64 DD73 DD78 DD82 DD84
GG09
5F033 HH25 HH27 HH28 QQ08 QQ19
QQ35 QQ59 QQ61 QQ70 QQ73
VV06 XX34
5F140 AA40 BA01 BF01 BF08 BF38
BG32 BG34 BG37 BG44 BG56
BG58
Claims (13)
- 【請求項1】 半導体基板の上にシリコン層を形成する
工程と、 前記シリコン層の上に高融点金属層を形成する工程と、 配線層を形成すべき部分に、前記シリコン層と前記高融
点金属層とのミキシング層を形成する工程と、 前記ミキシング層以外の部分の、前記シリコン層および
前記高融点金属層をエッチング除去し、配線層を形成す
る工程と、 前記配線層を熱処理する工程と、を備えた高融点金属配
線層の製造方法。 - 【請求項2】 前記ミキシング層を形成する工程は、前
記シリコン層と前記高融点金属層との境界部分にイオン
が打ち込まれるように選ばれたエネルギで、前記配線層
を形成すべき部分にイオン照射することを含む、請求項
1に記載の高融点金属配線層の製造方法。 - 【請求項3】 前記イオン照射は、マスクを用いないで
行なう、請求項2に記載の高融点金属配線層の製造方
法。 - 【請求項4】 前記シリコン層と前記高融点金属層の膜
厚は、それぞれ、それらを構成する原子の数の比が、
2:1になるように選ばれる、請求項1に記載の高融点
金属配線層の製造方法。 - 【請求項5】 前記シリコン層は、ポリシリコン層また
はアモルファスシリコン層を含む、請求項1に記載の高
融点金属配線層の製造方法。 - 【請求項6】 前記イオンは、不活性ガスのイオンを含
む、請求項2に記載の高融点金属配線層の製造方法。 - 【請求項7】 前記イオン照射は、集束イオンビームを
用いて行なう、請求項3に記載の高融点金属配線層の製
造方法。 - 【請求項8】 前記不活性ガスのイオンは、Arのイオ
ンを含む、請求項6に記載の高融点金属配線層の製造方
法。 - 【請求項9】 前記高融点金属層は、Co、Tiまたは
Wを含む、請求項1に記載の高融点金属配線層の製造方
法。 - 【請求項10】 前記配線層は、ゲート配線を含む、請
求項1に記載の高融点金属配線層の製造方法。 - 【請求項11】 半導体基板の上にシリコン層を形成す
る工程と、 前記シリコン層の上に高融点金属層を形成する工程と、 配線層を形成すべき部分に前記シリコン層と前記高融点
金属層とのミキシング層を形成する工程と、 前記ミキシング層以外の部分の残りの、前記シリコン層
および前記高融点金属層をエッチング除去し、配線層を
形成する工程と、 前記配線層を熱処理する工程と、を備えた半導体装置の
製造方法。 - 【請求項12】 半導体基板と、 前記半導体基板の上に設けられ、高融点金属シリサイド
層で形成された配線層と、を備え、 前記高融点金属シリサイド層には不活性ガス成分が含ま
れている、半導体装置。 - 【請求項13】 前記不活性ガス成分はArを含む、請
求項12に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001222741A JP2003037082A (ja) | 2001-07-24 | 2001-07-24 | 高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置 |
US10/139,380 US20030022489A1 (en) | 2001-07-24 | 2002-05-07 | Method of fabricating high melting point metal wiring layer, method of fabricating semiconductor device and semiconductor device |
TW091110623A TW543090B (en) | 2001-07-24 | 2002-05-21 | Method of fabricating high melting point metal wiring layer, method of fabricating semiconductor device and semiconductor device |
KR1020020028585A KR20030010495A (ko) | 2001-07-24 | 2002-05-23 | 고융점 금속 배선층의 제조 방법, 반도체 장치의 제조방법 및 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001222741A JP2003037082A (ja) | 2001-07-24 | 2001-07-24 | 高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003037082A true JP2003037082A (ja) | 2003-02-07 |
Family
ID=19056176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001222741A Withdrawn JP2003037082A (ja) | 2001-07-24 | 2001-07-24 | 高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030022489A1 (ja) |
JP (1) | JP2003037082A (ja) |
KR (1) | KR20030010495A (ja) |
TW (1) | TW543090B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090236676A1 (en) * | 2008-03-20 | 2009-09-24 | International Business Machines Corporation | Structure and method to make high performance mosfet with fully silicided gate |
US8324031B2 (en) * | 2008-06-24 | 2012-12-04 | Globalfoundries Singapore Pte. Ltd. | Diffusion barrier and method of formation thereof |
JP6800026B2 (ja) * | 2017-01-17 | 2020-12-16 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4622735A (en) * | 1980-12-12 | 1986-11-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions |
US4755256A (en) * | 1984-05-17 | 1988-07-05 | Gte Laboratories Incorporated | Method of producing small conductive members on a substrate |
US4569124A (en) * | 1984-05-22 | 1986-02-11 | Hughes Aircraft Company | Method for forming thin conducting lines by ion implantation and preferential etching |
JPH02178930A (ja) * | 1988-12-29 | 1990-07-11 | Matsushita Electric Ind Co Ltd | 配線の形成方法 |
US6096638A (en) * | 1995-10-28 | 2000-08-01 | Nec Corporation | Method for forming a refractory metal silicide layer |
US5888888A (en) * | 1997-01-29 | 1999-03-30 | Ultratech Stepper, Inc. | Method for forming a silicide region on a silicon body |
TW353206B (en) * | 1997-05-17 | 1999-02-21 | United Microelectronics Corp | Process for producing self-aligned salicide having high temperature stability |
US6110821A (en) * | 1998-01-27 | 2000-08-29 | Applied Materials, Inc. | Method for forming titanium silicide in situ |
JP3426170B2 (ja) * | 1999-11-26 | 2003-07-14 | 沖電気工業株式会社 | 半導体装置の製造方法 |
KR20020001384A (ko) * | 2000-06-28 | 2002-01-09 | 박종섭 | 반도체 소자의 도전성 배선 형성 방법 |
-
2001
- 2001-07-24 JP JP2001222741A patent/JP2003037082A/ja not_active Withdrawn
-
2002
- 2002-05-07 US US10/139,380 patent/US20030022489A1/en not_active Abandoned
- 2002-05-21 TW TW091110623A patent/TW543090B/zh not_active IP Right Cessation
- 2002-05-23 KR KR1020020028585A patent/KR20030010495A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20030010495A (ko) | 2003-02-05 |
TW543090B (en) | 2003-07-21 |
US20030022489A1 (en) | 2003-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100215845B1 (ko) | 반도체소자 제조방법 | |
JPH0564456B2 (ja) | ||
KR100754262B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
JP2003037082A (ja) | 高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置 | |
KR100289372B1 (ko) | 폴리사이드 형성방법 | |
US6242333B1 (en) | Method to enhance the formation of nucleation sites on silicon structures and an improved silicon structure | |
JP3196241B2 (ja) | 半導体装置の製造方法 | |
JP2927257B2 (ja) | 半導体装置の製造方法 | |
US6630405B1 (en) | Method of gate patterning for sub-0.1 μm technology | |
JP3292154B2 (ja) | 半導体装置の製造方法 | |
KR100226766B1 (ko) | 반도체 장치의 제조방법 | |
JPH09213957A (ja) | 半導体装置の製法 | |
JPH10125623A (ja) | 半導体装置の製造方法 | |
JP2001267558A (ja) | 半導体装置の製造方法 | |
KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
JP3050063B2 (ja) | 半導体装置の製造方法 | |
KR101004808B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
KR20000074473A (ko) | 반도체소자의 실리사이드 형성방법 | |
JPH0457095B2 (ja) | ||
JPS60110163A (ja) | Mos型トランジスタの製造方法 | |
JP2005116864A (ja) | 半導体装置の製造方法 | |
JP2000216376A (ja) | 半導体装置及びその製造方法 | |
JPH027531A (ja) | 半導体装置の製造方法 | |
JPH09171974A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |