KR20030010495A - 고융점 금속 배선층의 제조 방법, 반도체 장치의 제조방법 및 반도체 장치 - Google Patents

고융점 금속 배선층의 제조 방법, 반도체 장치의 제조방법 및 반도체 장치 Download PDF

Info

Publication number
KR20030010495A
KR20030010495A KR1020020028585A KR20020028585A KR20030010495A KR 20030010495 A KR20030010495 A KR 20030010495A KR 1020020028585 A KR1020020028585 A KR 1020020028585A KR 20020028585 A KR20020028585 A KR 20020028585A KR 20030010495 A KR20030010495 A KR 20030010495A
Authority
KR
South Korea
Prior art keywords
layer
melting point
high melting
point metal
semiconductor device
Prior art date
Application number
KR1020020028585A
Other languages
English (en)
Inventor
기도시게노리
기시다다케시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030010495A publication Critical patent/KR20030010495A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 마스크를 이용하지 않고, 세선을 형성할 수 있도록 개량된 고융점 금속 배선층의 제조 방법을 제공하는 것을 주요 목적으로 하는 것으로, 반도체 기판(1) 상에 게이트 산화막(2)을 형성하고, 게이트 산화막(2) 상에 실리콘층(10)을 형성하며, 실리콘층(10) 상에 고융점 금속층(11)을 형성하고, 배선층을 형성해야 할 부분에 실리콘층(10)과 고융점 금속층(11)의 혼합층(13)을 형성하며, 혼합층(13) 이외의 부분의, 실리콘층(10) 및 고융점 금속층(11)을 에칭으로 제거하여 배선층을 형성하여 배선층을 열 처리한다.

Description

고융점 금속 배선층의 제조 방법, 반도체 장치의 제조 방법 및 반도체 장치{METHOD OF FABRICATING HIGH MELTING POINT METAL WIRING LAYER, METHOD OF FABRICATING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 일반적으로 고융점 금속 배선층의 제조 방법에 관한 것이며, 보다 특정적으로는, 포토레지스트를 이용하지 않고 패터닝할 수 있도록 개량된 고융점 금속 배선층의 제조 방법과, 그와 같은 고융점 금속 배선을 형성하는 공정을 포함하는 반도체 장치의 제조 방법, 또한, 그와 같은 방법에 의해 얻어진 반도체 장치에 관한 것이다.
본 발명에 관련되는 게이트 전극의 형성 공정을 포함하는 종래의 전계 효과트랜지스터(이하, MOSFET라고 생략함)의 제조 방법에 대하여 설명한다.
도 6을 참조하면, 반도체 기판(1)의 표면에 게이트 산화막(2)과 소자 분리 산화막(3)을 형성한다. 게이트 산화막(2) 상에 폴리실리콘층(4)을 형성한다.
도 6과 도 7을 참조하면, 폴리실리콘층(4)과 게이트 산화막(2)을 포토레지스트 패턴을 마스크로 이용하여 패터닝해서 게이트 전극(5)을 형성한다.
도 8을 참조하면, 게이트 전극(5)을 마스크로 하여 반도체 기판(1)의 표면에 불순물 이온을 주입해서 소스/드레인 영역(6, 7)을 형성한다.
도 9를 참조하면, 반도체 기판(1) 상에 게이트 전극(5)을 덮도록 층간 절연막(8)을 형성한다. 층간 절연막(8) 중에 소스/드레인 영역(6, 7)의 표면 일부를 노출시키는 콘택트 홀(8a)을 형성한다. 콘택트 홀(8a)을 거쳐 소스/드레인 영역(6, 7)에 접속되는 알루미늄 배선(9)을 형성한다.
또, 게이트 전극을 저 저항인 것으로 하기 위해서, 고융점 금속 실리사이드가 최근 이용되고 있다.
이와 같이, 종래 MOSFET의 제조 방법에 있어서는, 도 7을 참조하면, 게이트 전극(5)을 패터닝하기 위해서는 포토레지스트를 이용하여 행하고 있었다. 그러나, 포토레지스트를 이용하는 공정은 마스크 제작의 비용 등을 생각하면, 미소한 영역의 패터닝에는 불리하다는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위해 이루어진 것으로, 미소한 영역의 패터닝을 유리하게 실행할 수 있도록 개량된 고융점 금속 배선층의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 상술한 고융점 금속 배선층의 형성 공정을 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 그와 같은 제조 방법에 의해 얻어진 반도체 장치를 제공하는 것이다.
도 1은 실시예 1에 따른 고융점 금속 배선층의 제조 방법의 순서 중 제 1 공정에서의 반도체 장치의 단면도,
도 2는 실시예 1에 따른 고융점 금속 배선층의 제조 방법의 순서 중 제 2 공정에서의 반도체 장치의 단면도,
도 3은 실시예 1에 따른 고융점 금속 배선층의 제조 방법의 순서 중 제 3 공정에서의 반도체 장치의 단면도,
도 4는 실시예 1에 따른 고융점 금속 배선층의 제조 방법의 순서 중 제 4 공정에서의 반도체 장치의 단면도,
도 5는 실시예 2에 따른 고융점 금속 배선층의 제조 방법의 주요 공정에서의 반도체 장치의 단면도,
도 6은 종래 MOSFET의 제조 방법의 순서 중 제 1 공정에서의 반도체 장치의 단면도,
도 7은 종래 MOSFET의 제조 방법의 순서 중 제 2 공정에서의 반도체 장치의단면도,
도 8은 종래 MOSFET의 제조 방법의 순서 중 제 3 공정에서의 반도체 장치의 단면도,
도 9는 종래 MOSFET의 제조 방법의 순서 중 제 4 공정에서의 반도체 장치의 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판2 : 게이트 산화막
10 : 폴리실리콘층11 : 고융점 금속층
13 : 혼합층
본 발명에 따른 고융점 금속 배선층의 제조 방법에 있어서는, 우선, 반도체 기판 상에 실리콘층을 형성한다. 상기 실리콘층 상에 고융점 금속층을 형성한다. 배선층을 형성해야 할 부분에 상기 실리콘층과 상기 고융점 금속층의 혼합층을 형성한다. 상기 혼합층 이외의 부분의 상기 실리콘층 및 상기 고융점 금속층을 에칭으로 제거하여 배선층을 형성한다. 상기 배선층을 열 처리한다.
본 발명의 바람직한 실시예에 따르면, 상기 혼합층을 형성하는 공정은 상기 실리콘층과 상기 고융점 금속층의 경계 부분에 이온이 주입되도록 선택된 에너지로 상기 배선층을 형성해야 할 부분에 이온 조사하는 것을 포함한다.
상기 이온 조사는 마스크를 이용하지 않고 실행하는 것이 바람직하다.
상기 실리콘층과 상기 고융점 금속층의 막두께는 각각 그들을 구성하는 원자 수의 비가 2:1이 되도록 선택되는 것이 바람직하다.
상기 실리콘층은 폴리실리콘층 또는 비결정 실리콘층을 포함한다.
상기 이온은 비활성 가스의 이온을 포함한다. 해당 비활성 가스의 이온은 Ar 이온을 포함한다.
상기 이온 조사는 집속(集束) 이온 빔을 이용하여 실행하는 것이 바람직하다.
상기 고융점 금속은 Co, Ti 또는 W를 포함한다.
상기 배선층은 게이트 배선을 포함한다.
본 발명의 다른 국면에 따르는 반도체 장치의 제조 방법에 있어서는 반도체 기판 상에 실리콘층을 형성한다. 상기 실리콘층 상에 고융점 금속층을 형성한다. 배선층을 형성해야 할 부분에 상기 실리콘층과 상기 고융점 금속층의 혼합층을 형성한다. 상기 혼합층 이외 부분의 나머지의, 상기 실리콘층 및 상기 고융점 금속층을 에칭으로 제거하여 배선층을 형성한다. 상기 배선층을 열 처리한다.
본 발명의 또 다른 국면에 따르는 반도체 장치는 반도체 기판을 구비한다. 상기 반도체 기판 상에 고융점 금속 실리사이드층으로 형성된 배선층이 마련되어 있다. 상기 고융점 금속 실리사이드층에는 비활성 가스 성분이 포함되어 있다.
상기 비활성 가스 성분은 Ar을 포함한다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
(실시예 1)
도 1 내지 도 4는 실시예 1에 따른 고융점 금속 배선층의 제조 방법의 각 공정에서의 반도체 장치의 단면도이다.
도 1을 참조하면, 실리콘 기판(1) 상에 게이트 산화막(2)을 형성한다.
도 2를 참조하면, 게이트 산화막(2) 상에 폴리실리콘층(10)을 형성한다. 폴리실리콘층(10) 상에, Co, Ti나 W 등으로 형성된 고융점 금속층(11)을 마련한다. 폴리실리콘층(10)과 고융점 금속층(11)의 막두께는 각각 그들을 구성하는 원자 수의 비가 2:1이 되도록 퇴적한다. 또, 폴리실리콘층(10) 대신에 비결정 실리콘층을 이용해도 무방하다.
도 3을 참조하면, 폴리실리콘층(10)과 고융점 금속층(11)의 경계 부분에 이온이 주입되도록 선택된 에너지로 배선층을 형성해야 할 부분에 비활성 가스인 Ar 이온(12)을 조사한다. 이온(12)의 조사량은 1014∼1O15atoms/㎠이다.
이 이온 조사에 의해, 이온이 조사된 곳만 혼합층이 될 수 있으므로, 배선층을 형성해야 할 부분에만 폴리실리콘과 고융점 금속의 혼합층(Co2Si, CoSi 및 CoSi2로 이루어짐)이 형성된다. 이 이온 조사는 포토마스크를 이용하여 실행해도 무방하지만, 집속 이온 빔을 이용함으로써 마스크를 이용하지 않고 조사해야 할 부분을 선택하여 이온 조사할 수 있다.
도 3과 도 4를 참조하면, 비조사 부분의 고융점 금속층과 폴리실리콘층을 순서대로 습식 에칭하여 전극(13)을 형성한다. 혼합층과, 폴리실리콘층과 고융점 금속층은 각각 에칭 속도가 다르다. 따라서, 비조사 부분의 고융점 금속층과 폴리실리콘층을 선택적으로 에칭 제거할 수 있는 것이다.
그 후의 열 처리에 의해, 혼합층(13)은 모두 CoSi2로 변화된다. 왜냐하면,폴리실리콘층(10)과 고융점 금속층(11)의 막두께가 각각 그들을 구성하는 원자의 수의 비가 2:1이 되도록 선택되어 있기 때문이다. 또, 발생한 CoSi2는 저항값이 10∼20μΩ 정도로 낮다. 따라서, 저항이 낮은 게이트 전극이 된다.
이러한 방법으로 형성된 금속 실리사이드층으로 이루어지는 게이트 전극에는 Ar 원자가 포함되게 된다.
그 후, 종래 공정의 도 8 내지 도 9의 공정을 거치는 것에 의해, MOSFET가 얻어진다.
이와 같이, 집속 이온 빔을 이용하면, 마스크를 이용하지 않고 세선을 형성할 수 있어, 미소 영역이면 마스크 제작의 시간과 비용을 삭감할 수 있다.
또, 상기 실시예에서 비활성 가스를 이용한 이유는 활성 가스를 이용하면, 해당 가스와 폴리실리콘층 및 고융점 금속층이 반응할 가능성이 있어 게이트 전극의 도전성에 악영향을 주기 때문이다.
(실시예 2)
상기 실시예 1에서는, 폴리실리콘층(10)을 1층 형성하고 그 위에 고융점 금속층(11)을 1층 형성하는 경우를 예로 들었지만, 본 발명은 이것에 한정되는 것이 아니다. 즉, 도 5를 참조하면, 폴리실리콘층(10a)을 우선 형성하고, 다음에 고융점 금속층(11)을 형성하며, 또한, 폴리실리콘층(10b)을 그 위에 형성한다. 폴리실리콘층(10a+10b)과 고융점 금속층(11)의 막두께는 각각 수직 방향으로 실리콘 원자와 고융점 금속 원자 수의 비가 2:1이 되도록 선택된다. 다음에, 각각의 경계부에 비활성 가스를 주입하여 혼합층을 형성한다. 이와 같이 구성해도 실시예 1과 마찬가지의 효과가 얻어진다.
또 상기의 실시예에서는, 고융점 금속으로서 Co를 이용하는 경우를 예시했지만, W를 이용하면 실리사이드층은 WSi2가 되고, Ti를 이용하면 실리사이드층은 TiSi2가 된다.
이번에 개시된 실시예는 모든 점에서 예시이고 제한적인 것이 아니다고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니고 특허 청구의 범위에 의해 나타내어지고, 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
이상 설명한 바와 같이, 본 발명에 의하면, 집속 이온 빔을 이용한 경우 마스크를 이용하지 않고 세선을 형성할 수 있어, 미소 영역이면 마스크 제작의 시간과 비용을 삭감할 수 있다는 효과가 있다.

Claims (3)

  1. 반도체 기판 상에 실리콘층을 형성하는 공정과,
    상기 실리콘층 상에 고융점 금속층을 형성하는 공정과,
    배선층을 형성해야 할 부분에 상기 실리콘층과 상기 고융점 금속층의 혼합층을 형성하는 공정과,
    상기 혼합층 이외의 부분의 상기 실리콘층 및 상기 고융점 금속층을 에칭으로 제거하여 배선층을 형성하는 공정과,
    상기 배선층을 열 처리하는 공정
    을 구비한 고융점 금속 배선층의 제조 방법.
  2. 반도체 기판 상에 실리콘층을 형성하는 공정과,
    상기 실리콘층 상에 고융점 금속층을 형성하는 공정과,
    배선층을 형성해야 할 부분에 상기 실리콘층과 상기 고융점 금속층의 혼합층을 형성하는 공정과,
    상기 혼합층 이외의 부분의 나머지의 상기 실리콘층 및 상기 고융점 금속층을 에칭으로 제거하여 배선층을 형성하는 공정과,
    상기 배선층을 열 처리하는 공정
    을 구비한 반도체 장치의 제조 방법.
  3. 반도체 기판과,
    상기 반도체 기판 상에 마련되어 고융점 금속 실리사이드층으로 형성된 배선층을 구비하되,
    상기 고융점 금속 실리사이드층에는 비활성 가스 성분이 포함되어 있는 반도체 장치.
KR1020020028585A 2001-07-24 2002-05-23 고융점 금속 배선층의 제조 방법, 반도체 장치의 제조방법 및 반도체 장치 KR20030010495A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001222741A JP2003037082A (ja) 2001-07-24 2001-07-24 高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置
JPJP-P-2001-00222741 2001-07-24

Publications (1)

Publication Number Publication Date
KR20030010495A true KR20030010495A (ko) 2003-02-05

Family

ID=19056176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020028585A KR20030010495A (ko) 2001-07-24 2002-05-23 고융점 금속 배선층의 제조 방법, 반도체 장치의 제조방법 및 반도체 장치

Country Status (4)

Country Link
US (1) US20030022489A1 (ko)
JP (1) JP2003037082A (ko)
KR (1) KR20030010495A (ko)
TW (1) TW543090B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180084613A (ko) * 2017-01-17 2018-07-25 에이블릭 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236676A1 (en) * 2008-03-20 2009-09-24 International Business Machines Corporation Structure and method to make high performance mosfet with fully silicided gate
US8324031B2 (en) * 2008-06-24 2012-12-04 Globalfoundries Singapore Pte. Ltd. Diffusion barrier and method of formation thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569124A (en) * 1984-05-22 1986-02-11 Hughes Aircraft Company Method for forming thin conducting lines by ion implantation and preferential etching
JPH02178930A (ja) * 1988-12-29 1990-07-11 Matsushita Electric Ind Co Ltd 配線の形成方法
KR20000070459A (ko) * 1997-01-29 2000-11-25 마클 데이빗 에이. 실리콘 본체위에 실리사이드 영역을 형성하는 방법
KR20020001384A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 소자의 도전성 배선 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4755256A (en) * 1984-05-17 1988-07-05 Gte Laboratories Incorporated Method of producing small conductive members on a substrate
US6096638A (en) * 1995-10-28 2000-08-01 Nec Corporation Method for forming a refractory metal silicide layer
TW353206B (en) * 1997-05-17 1999-02-21 United Microelectronics Corp Process for producing self-aligned salicide having high temperature stability
US6110821A (en) * 1998-01-27 2000-08-29 Applied Materials, Inc. Method for forming titanium silicide in situ
JP3426170B2 (ja) * 1999-11-26 2003-07-14 沖電気工業株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569124A (en) * 1984-05-22 1986-02-11 Hughes Aircraft Company Method for forming thin conducting lines by ion implantation and preferential etching
JPH02178930A (ja) * 1988-12-29 1990-07-11 Matsushita Electric Ind Co Ltd 配線の形成方法
KR20000070459A (ko) * 1997-01-29 2000-11-25 마클 데이빗 에이. 실리콘 본체위에 실리사이드 영역을 형성하는 방법
KR20020001384A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 소자의 도전성 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180084613A (ko) * 2017-01-17 2018-07-25 에이블릭 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW543090B (en) 2003-07-21
US20030022489A1 (en) 2003-01-30
JP2003037082A (ja) 2003-02-07

Similar Documents

Publication Publication Date Title
KR100215845B1 (ko) 반도체소자 제조방법
JP2857006B2 (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
KR100302894B1 (ko) 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
KR0140464B1 (ko) 실리사이드 전극을 갖는 반도체장치의 제조방법
US5966605A (en) Reduction of poly depletion in semiconductor integrated circuits
JP3181695B2 (ja) Ｓｏｉ基板を用いた半導体装置の製造方法
EP0113522A2 (en) The manufacture of semiconductor devices
JPH02237026A (ja) 半導体装置の製造方法
KR20030010495A (ko) 고융점 금속 배선층의 제조 방법, 반도체 장치의 제조방법 및 반도체 장치
KR100289372B1 (ko) 폴리사이드 형성방법
JP3190858B2 (ja) 半導体装置およびその製造方法
JP3381252B2 (ja) 半導体装置及びその製造方法
JPH07115198A (ja) 半導体装置の製造方法
KR20040008631A (ko) 반도체소자의 제조 방법
JP3196241B2 (ja) 半導体装置の製造方法
KR100702118B1 (ko) 반도체 소자의 제조방법
KR100226766B1 (ko) 반도체 장치의 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR20000066096A (ko) 반도체 소자의 게이트 전극 형성방법
KR980012277A (ko) 반도체 장치의 제조방법
JP2001267558A (ja) 半導体装置の製造方法
KR100226748B1 (ko) 반도체 소자의 접합 제조방법
JPH0457095B2 (ko)
KR100246332B1 (ko) 반도체소자의 살리사이드 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application