JPH039571A - 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造技術に関し、特に
気相成長（以下、ＣＶＤという）中にＣＶＤ膜の厚さ方
向の特性を変化させる技術およびそれによって得られる
半導体集積回路装置に適用して有効な技術に関するもの
である。

〔従来の技術〕

ＣＶＤ膜の堆積中にその厚さ方向の特性を変化させる技
術については、例えば特開昭６１−０９５５５６号公報
に記載があり、二酸化ケイ素等からなる保護膜に含有さ
れるリン（Ｐ）１１度によって膜の硬度が変化する現象
を利用して、保護膜をＣＶＤ法によって形成する際、リ
ン（Ｐ）濃度を変化させ、保護膜中にリン濃度の異なる
層を形成し、これらリン濃度の異なる層の相互作用によ
って、保護膜の機械的強度を増加させ、内部応力に起因
する保護膜のクラック等の発生を防止する技術について
説明されている。

また、従来、例えばＭ　Ｎ　ＯＳ　（Ｍｅｔａｌ　Ｎ１
ｔｒｉｄｅＯｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）
メモリ素子における窒化膜や不純物がドープされた多結
晶シリコン（以下、ドープトポリＳｉという）膜をＣＶ
Ｄ法によって堆積する場合は、反応ガスの流量比は最初
から最後まで一定にしており、その膜の厚さ方向の特性
は略均−になっていた。

〔発明が解決しようとする課題〕

ところが、上記従来の技術においては、以下の問題があ
ることを本発明者は見出した。

すなわち、公報に記載された従来技術においては、ＣＶ
Ｄ膜の電気的特性を変化させることについての考慮がな
されておらず、例えば半導体集積回路装置の製造処理工
程である水素アニール処理やプラズマ処理の際に生じた
水素イオンや電子等の荷電粒子あるいは光等が、層間絶
縁膜や表面保護膜等の薄膜化に伴って、これらを透過し
、その下方の素子や配線等にダメージを与え素子や配線
の電気的特性を変動させたり、あるいは素子破壊といっ
た不良を発生させたりする問題があった。

また、例えばＭＮＯＳメモリ素子においては、窒化膜に
蓄積される電子（あるいは正孔）がその上部からリーク
してしまうことを防止するため、その製造に際して窒化
膜を形成した後、水素アニール処理を施して窒化膜上部
のトラップ準位を埋めているが、この水素アニール処理
ではトラップ準位の数やトラップレベルの深さ等の制御
が困難であった。

このため、従来は、窒化膜内のトラップ準位数を少なめ
にして水素アニール処理を施していたが、この場合、充
分なトラップ準位数を確保することができず、ＭＮＯＳ
メモリ素子の電気的特性の向上が阻害されていた。

さらに、トープトポＩＪ　Ｓ　ｉ膜においては、例えば
ドープトポリＳｌ膜が３１基板と接続される部分の接合
深さを浅くするためや界面の安定化のため、不純物の濃
度を低くする必要があるが、不純物の濃度を低くすると
膜中の不純物の分布が不均一となり、膜の抵抗値が増加
してしまう問題があった。

本発明は上記課題に着目してなされたものであり、その
目的は、気相成長膜に電気的特性層を形成することによ
って、半導体集積回路装置の電気的特性を向上させるこ
とのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。

すなわち、半導体基板上に気相成長膜を堆積する際、反
応ガスの流量比を変化させ、前記気相成長膜の少なくと
も一部に電気的特性層を形成する半導体集積回路装置の
製造方法である。

〔作用〕

上記した手段によれば、第１に、気相成長膜を層間絶縁
膜または表面保護膜とし、電気的特性層を荷電粒子また
は光を捕獲する捕獲準位層としたことにより、半導体集
積回路装置の製造中または製造後に生じた荷電粒子また
は光が捕獲準位層に捕獲されるため、これらに起因する
素子や配線の電気的特性の変動や劣化、あるいは素子破
壊が抑制される。

第２に、気相成長膜をＭ　Ｎ　ＯＳメモリ素子の窒化膜
とし、電気的特性層を情報の書き込みおよび読み出し寄
与する電荷を保持するための電荷捕獲層とした場合、窒
化膜における電荷捕獲準位層の位置や層内のトラップ準
位数を精度良く制御できるため、ＭＮＯＳメモリ素子の
電気的特性を大幅に向上させることが可能となる。

第３に、気相成長膜をドープトポリＳｌ膜とし、電気的
特性層を膜の抵抗値を設定するための抵抗値制御層とし
たことにより、例えばドープトポリＳ１膜と半導体基板
との界面近傍の層の不純物濃度を低くして接合深さを浅
く、かつその上層に抵抗値制御層を形成して膜全体の抵
抗値を低くすることができるため、半導体集積回路装置
の電気的特性を向上させることが可能となる。

〔実施例１〕 第１図は本発明の一実施例である半導体集積回路装置に
堆積された気相成長膜の要部拡大断面図、第２図はこの
半導体集積回路装置における気相成長膜の厚さ方向にお
けるトラップ準位密度を示すグラフ図、第３図はこの半
導体集積回路装置のＭＮＯＳメモリ素子部分を示す半導
体基板の部分断面図、第４図（ａ）〜（（至）はこの半
導体集積回路装置の製造工程を示す半導体基板の部分断
面図、第５図はこの半導体集積回路装置の製造工程中に
おける反応ガスと堆積時間との関係を示すグラフ図であ
る。

第３図に示す本実施例１の半導体集積回路装置は、例え
ばｐ形のシリコン（Ｓｉ）単結晶からなる半導体基板（
以下、基板という）ｌａの素子形成領域にｎチャネルの
ＭＮＯＳメモリセル２を備えるＥ　Ｅ　Ｐ　ＲＯＭ　（
）ｉｌｅｃｔｏｒｉｃａｌｌｙ　［！ｒａｓａｂｌｅ　
ａｎｄＰｒｏｇｒａｍａｂｌｅ　ＲＯＭ）　　である。

ＭＮＯＳメモリセル２は、基板１ａの上部に形成された
拡散層３ａ、３ａと、基板１ａの上面に形成された二酸
化ケイ素（ＳｉＯｚ）等からなるゲート酸化膜４ａと、
ゲート酸化膜４ａの上面に、例えば高温低圧ＣＶＤ法に
よって堆積された窒化Ｓ　ｉ　　（Ｓ　＋ｘＮｖ）　等
からなる窒化膜（気相成長膜）５と、窒化膜５の上面に
形成されたｎ形ポＩＪ　Ｓｌ等からなるゲート電極６ａ
とから構成されている。

拡散層３ａ、３ａは、ｎ形不純物リン（Ｐ）、あるいは
ヒ素（Ａｓ）等が、基板１ａの上部にドープされ形成さ
れており、基板ｌａ上に堆積された層間絶縁膜７ａの所
定の位置に開孔されたコンタクトホール８ａを介してア
ルミニウム（Ａｆ）−５ｉ−銅（Ｃｕ）等からなるメタ
ル配線９ａと導通されている。な右、基板ｌａ上に形成
された各ＭＮＯＳメモリセル２間は、５ｉｎ２等からな
るフィールド酸化膜１０およびその下層のｐ形不純物ホ
ウ素（Ｂ）等が導入されてなるチャネルストッパ１１に
よって電気的に分離されている。

ＭＮＯＳメモリセル２の情報の書き込みは、ゲート電極
６ａに正（あるいは負）の電圧を印加して電子（あるい
は正孔）を基板１ａからゲート酸化膜４ａを介して窒化
膜５へ注入して行われる。

また、情報の消去は、書き込み時とは逆極性の電圧をゲ
ート電極６ａに印加して行われる。

本実施例１においては、Ｍ　Ｎ　ＯＳメモリセル２にお
ける窒化膜５が、第１図および第２図に示すように、特
性の異なる層によって構成されている。

すなわち、窒化膜５における最下層には、例えば厚さａ
＋＝５０人程の特必要５ａが形成されている。特性層５
ａにおけるトラップ単位密度Ｘ１は、例えばｘｌＱＩ’
７個／ｃｒｎ”　程である。

その上層には、例えば厚さｄ１〜ａｉ＝８０必要の特性
層５ｂが形成されている。特性層５ｂにおけるトラップ
準位密度ｘ２　は、例えばｘｌＱＩ８個／Ｃｒａ３程で
ある。

さらに、窒化膜５ｂの上層には、例えば厚さｄ、〜（Ｌ
＝　１００必要の特性層５ｃが形成されてあり、そのト
ラップ準位密度は最下層の特性層５ａと等しく、例えば
ｘｌＱＩｆｆ個／ｃｍ３程である。

窒化膜５を構成する特性層５ａ〜５ｃのうち、その中間
に位置する特性層５ｂは、その上下の特性層５ａ、５ｃ
よりもトラップ準位数が多く、かつそのレベルの浅いＳ
ｉリッチな層であり、情報の記憶に特に寄与する電荷捕
獲準位層となっている。

すなわち、窒化Ｍ５は、電荷捕獲単位層である特性層５
ｂにより電荷の保持に必要な充分な数のトラップ準位を
確保できる構造となっている上、特性層５ｂの上層に形
成された比較的トラップ準位数の少ない特性層５ｃによ
り窒化膜５の上方からの電荷のリークを防止できる構造
となっている。

次に、本実施例１０半導体集積回路装置の製造方法を第
４図（ａ）〜（ｄ）および第５図により説明する。

第４図（ａ）は、本実施例の半導体集積回路装置の製造
工程中における基板１ａの断面を示しており、基板１ａ
の素子分離領域には、チャネルストッパ１１およびフィ
ールド酸化膜ＩＯが形成され、さらにこのフィールド酸
化膜１０に囲まれた素子形成領域にはゲート酸化膜４ａ
が形成されている。

このような基板１ａを、例えば高温低圧ＣＶＤ装置の反
応室内に収容した後、反応室内の圧力および温度を一定
の状態に維持して、反応室内にアンモニア（ＮＨｌ）お
よびジクロルシラン（ＳｉＨｘ　Ｃｆ□）等の反応ガス
を供給する。この時、第５図に示すように、反応ガスの
うちジクロルシランガスの流量値Ｙとする。なお、アン
モニアガスに代えてヒドラジン（Ｎ　Ｈ＝　Ｎ　Ｈ２）
等でも適用できる。

そして、この状態をｔｌ　時間（例えば３分間）程続け
て基板１ａ上に特性層５ａ（第１図参照）を形成した後
、例えばジクロルシランガスの流量値のみを最初に設定
された流量値Ｙよりも増加（例えば３倍程）させ、この
状態をｔ＋”’−ｔ２時間（例えば３分間）程続けて特
性層５ａの上面に電荷捕獲準位層である特性層５ｂを形
成する。

続いて、ｔ２時間後、ジクロルシランガスの流量値を最
初に設定された流量値Ｙに戻し、この状態をｔ２〜ｔ５
時間（例えば１０分間程）続けて特性層５Ｃを形成する
。

すなわち、本実施例１においては、ジクロルシランガス
の流量や堆積時間等の条件により、各特性層５ａ〜５ｂ
にふけるトラップ準位数や特性層５ｂの最適な位置等を
制御しながら、窒化膜５を堆積する。

なお、このようなガス流量の増減は、ＣＶＤ装置の主記
憶部に予め読み込まれたプログラムに基づいて制御され
ている（第４図（ｂ））。

次いで、窒化膜５の上面にｎ形ポリＳｉ等からなる導電
膜をＣＶＤ法等によって堆積した後、その上面にフォト
レジスト（以下、レジストという〉Ｍ１２を均一に塗布
し、そのレジスト膜１２をガラスマスクを用いたエツチ
ング法によりパターン形成する。続いて、このレジスト
パターンをマスクにして、レジスト膜１２に被覆されて
いない部分のｎ形ポ＋Ｊ　Ｓ　ｉ等からなる導電膜右よ
び窒化膜５をエツチング除去し、ゲート電極６ａを形成
する（第４図（Ｃ））。

その後、ゲート電極６ａをマスクにして基板１ａにｎ形
不純物リンあるいはヒ素を注入し、熱処理を施して不純
物を結晶格子に組み込み、拡散層３ａ、３ａを形成する
。続いて、基板１ａの上面に層間絶縁膜７ａを堆積した
後、この層間絶縁膜７ａの所定の位置に拡散層３ａ、３
ａに達するコンタクトホール８ａを開孔する（第４図（
ｄ））。

そして、基板１ａの上面にＡβ−３ｉ−Ｃｕ合金等から
なるメタル膜を堆積した後、これをパターン形成グして
メタル配線９ａを形成し、第３図に示した半導体集積回
路装置を製造する。

このように本実施例１によれば、以下の効果を得ること
ができる。

（１）、ＭＮＯＳメモリセル２は、それを構成する窒化
膜の中央に形成された特性層５ｂにより電荷の保持に必
要なトラップ準位数を確保している上、窒化膜５の最上
層に形成された特性層５ｃにより電荷のリークを防止で
きる構造となっているため、信頼性の高い情報の書き込
みおよび読み出しを行うことが可能である。

（２）、窒化膜５の堆積の際に、ジクロルシランガスの
流量や各特性層５ａ〜５Ｃの堆積時間等の条件により、
電荷捕獲準位層である特性層５ｂにおけるトラップ準位
の数や特性層５ｂの位置等を制御するため、その制御精
度が良好であり、特性層５ｂにふけるトラップ準位数や
特性層５ｂの位置等の設定精度を大幅に向上させること
が可能となる。

（３）、上記（２）により、Ｍ　Ｎ　ＯＳメモリセル２
の電荷保持特性を大幅に向上させることが可能となる。

（４）、窒化膜５の堆積後、従来技術と異なりトラップ
準位を埋め込むための水素アニール処理を施す必要がな
いため、半導体集積回路装置の製造時間および製造工数
を低減させることが可能となる。

（５）、上記（４）により、ＥＥＰＲＯＭの製造中の汚
染や一自然酸化膜の生成等が防止される。

〔６〕、上記（１）　〜（５）　１．：　ヨリ、信頼性
の高イＥ　Ｅ　Ｐ　ＲＯＭを得ることが可能となる。

〔実施例２〕 第６図は本発明の他の実施例である半導体集積回路装置
に堆積された気相成長膜の要部拡大断面図、第７図は第
６図に示した気相成長膜の厚さ方向におけるダングリン
グボンド数を示すグラフ図、第８図は第６図に示した気
相成長膜を備える半導体集積回路装置を示す半導体基板
の部分断面図、第９図（ａ）、ら）は第８図に示した半
導体集積回路装置の製造方法を示す半導体基板の部分断
面図、第１０図は第６図に示した気相成長膜を堆積する
際の反応ガス流量と堆積時間との関係を示すグラフ図で
ある。

本実施例２の半導体集積回路装置を第８図により説明す
る。

例えばｐ形Ｓｉ単結晶からなる基板１ｂにおいて、フィ
ールド酸化膜１０に囲まれた素子形成領域には、ＬＤＤ
構造のＭＯＳ）ランジスタ１３が形成されている。ＭＯ
Ｓ）ランジスタ１３は、基板１ｂの上部にｎ形不純物リ
ンふよびヒ素等がドープされてなる拡散層３ｂ、３ｂと
、基板１ｂの上面に形成されたゲート酸化膜４ｂと〈ゲ
ート酸化膜４ｂの上面に堆積されたポリサイド構造のゲ
ート電極６ｂとから構成されている。

フィールド酸化膜１０の上面には、ｎ形ポリＳ１等から
なるポリＳｉ配線１４が形成されている。

そして、このようなポリＳｉ配線１４およびＭＯＳトラ
ンジスタ１３を被覆するように、基板ｌｂ上には、例え
ば高温低圧ＣＶＤ法によって形成された５ｉＣｈ等から
なる層間絶縁膜（気相成長膜）１５が堆積されている。

本実施例２においては、層間絶縁膜１５が、第６図およ
び第７図に示すように、特性の異なる層によって構成さ
れている。

すなわち、層間絶縁膜１５は、ダングリングボンド数が
互いに異なる特性層１５ａおよび特性層（捕獲準位層）
１５ｂによって構成されている。

最下層の特性層１５ａの厚さｄ＋　　は、例えば１００
０人程で必要、層内におけるダングリングボンド数ｘ１
　　は、例えばｘ　ｌ　Ｑ　Ｉｓ個／ａｍ’程である。

その上層の特性層１５ｂの厚さｄ　ｌ−ｄ　２は、例え
ば５００人程必要り、層内におけるダングリングボンド
数ｘ１　は特性層１５ａよりも多く、例えばｘ　ｌ　Ｑ
　ＩＳ個／ｃｍ′３程である。

ところで、特性層１５ａは、特性層１５ｂよりもダング
リングボンド数が少ないため、その結合状態が特性層１
５ｂよりも安定している。このため、特性層１５ａは、
特性層１５ｂよりも硬い特性を備えている。

反対に特性層１５ｂは、特性層１５ａよりもダングリン
グボンド数が多いため、特性層１５ａよりも柔軟な特性
を備えている上、層間絶縁膜１５の上方から侵入する例
えば電荷や水素イオン等の荷電粒子や光等を捕獲吸収す
る特性を備えている。

したがって、層間絶縁膜１５は、比較的硬い特性を備え
る特性層１５ａと柔軟な特性を備える特性層１５ｂとに
よってクラック等が生じ難い構造となっているとともに
、上下の配線間の絶縁のみならず、特性層１５ｂによっ
てその下方に形成されたＭＯＳトランジスタ１３やゲー
ト酸化膜４ｂ。

あるいはポＩＪ　Ｓ　ｉ配線１４等を荷電粒子や光等か
ら保護できる構造となっている。

層間絶縁膜１５の所定の位置には、拡散層３ｂ。

３ｂに達するコンタクトホール８ｂおよびポリＳｉ配線
１４に達するコンタクトホール８Ｃが開孔されており、
これらを介してメタル配線９ｂと拡散層３ｂ、メタル配
線９ｂとポ＋Ｊ　Ｓ　ｉ配線１４とが各々導通されてい
る。

層間絶縁膜１５の上面には、Ｓｉｎ、および５ｉｓＮ＊
等からなる保護膜１６が堆積されている。

次に、本実施例２０半導体集積回路装置の製造方法を第
９図（ａ）、ら）および第１０図により説明する。

第９図（ａ）は、半導体集積回路装置の製造工程中にお
ける基板１ｂの部分断面図を示しており、フィールド酸
化膜１０に囲まれた素子形成領域には、ＬＤＤ構造を有
するＭＯＳ）ランジスタ１３が形成されている。

このような基板１ｂを、例えば高温低圧ＣＶＤ装置の反
応室内に収容した後、反応室内の圧力および温度を一定
の状態に維持して、反応室内に酸化窒素（ＮａＯ）およ
びシラン（ＳｉＨ４）等の反応ガスを供給する。この時
、第１Ｏ図に示すように、反応ガスのうちシランガスの
流量値Ｙとする。

なお、酸化窒素ガスに代えて酸素ガスや二酸化炭素ガス
等でも適用できる。

そして、この状態をｔ３時間（例えば１０分間）程続け
て基板ｌｂ上に特性層１５ａ（第６図参照）を形成した
後、例えばシランガスの流量値のみを最初に設定された
流量値Ｙよりも増加（例えば３倍程）させ、この状態を
ｔ、〜ｔ２時間（例えば１０分間）程続けて特性層１５
ａの上面に捕獲準位層である特性層１５ｂを形成する。

すなわち、層間絶縁膜１５の堆積の際に、シランガスの
流量や堆積時間等の条件により、ダングリングボンド数
等を制御し、特性層１５ａ、１５ｂを形成する（第９図
ら））。

次に、層間絶縁膜１５の所定の位置に拡散層３ｂに達す
るコンタクトホール８ｂ（第８図参照）およびポリＳｉ
配線１４に達するコンタクトホール８Ｃを開孔する。続
いて、層間絶縁膜１５の上面にＡｎ！−３ｉ−Ｃｕ合金
等からなるメタル膜を堆積し、これをパターンニングし
てメタル配線９ｂを形成する。そして、層間絶縁膜Ｉ５
の上面に、保護膜１６をＣＶＤ法等によって堆積し、第
８図に示した半導体集積回路装置を製造する。

ところで、層間絶縁膜１５を形成した後のメタル配線９
ｂの加工や保護膜１６の堆積工程の際、プラズマ処理に
よる光や電荷、あるいは水素アニール処理による水素イ
オン等が発生するが、これらは層間絶縁膜１５に形成さ
れた捕獲準位層である特性層１５ｂにより捕獲吸収され
る。

このように本実施例２によれば、層間絶縁膜１５は、比
較的硬い特性を備える特性層１５ａと柔軟な特性を備え
る特性層１５ｂとによってクラック等が生じ難い構造と
なっているとともに、ダングリングボンド数の多い特性
層１５ｂによってその上方から侵入する電荷や水素イオ
ン等の荷電粒子や光等を捕獲吸収することが可能である
。

したがって、半導体集積回路装置の製造中および製造後
に生じた荷電粒子や光等に起因するＭＯＳトランジスタ
１３やポリＳｉ配線１４等の電気的特性の変動や劣化、
あるいはＭＯＳ）ランジスタ１３の破壊を抑制すること
ができるため、半導体集積回路装置の電気的特性を大幅
に向上させることが可能となる。

〔実施例３〕 第１１図は本発明のさらに他の実施例である半導体集積
回路装置に堆積された気相成長膜の要部拡大断面図、第
１２図は第１１図に示した気相成長膜の厚さ方向におけ
るドーパント濃度を示すグラフ図、第１３図（ａ）、ら
）は第１１図に示した気を目成長膜を備える半導体集積
回路装置の製造工程を示す半導体基板の要部拡大断面図
、第１４図は第１１図に示した気相成長膜を堆積する際
のドーパントガス流量と堆積時間との関係を示すグラフ
図である。

第１１図に示すように、本実施例３の半導体集積回路装
置における気相成長膜は、例えば高温低圧ＣＶＤ法によ
って層間絶縁膜７ｂの上面に堆積形成されたトープトポ
＋Ｊ　Ｓ　ｉ配線１７である。

本実施例３においては、ドープトポリＳ１配線１７が、
第１１図および第１２図に示すように、例えばｎ形不純
物リンの濃度の互いに異なる特性層１７ａおよび特性層
（抵抗値制御層）１７ｂによって構成されている。

最下層の特性層１７ａの厚さｄｌ　は、例えば１０００
人程で重り、層内における不純物濃度Ｘは、例えばｘ　
ｌ　Ｑ　２０個／ｃｍ’程でる。

その上層の特性層１７ｂの厚さｄ、〜ｄ２は、例えば５
００人程重患り、層内における不純物濃度Ｘ２　は特性
層１７ａよりも高く、例えばｘｌＱ２１個／ａｍ３程で
ある。

特性Ｆ１１７ｂにおける不純物分布は、略均−となって
おり、ドープトポリＳｉ配線１７の抵抗値は、特にこの
特性層１７ｂの厚さや不純物量等によって制御される構
造となっている。

ドープトポリＳｌ配線１７は、層間絶縁膜７ｂに開孔さ
れたコンタクトホール８ｄを介して基板ＩＣ上部にｎ形
不純物リン等がドープされ形成された拡散層３Ｃに接合
されている。

なお、図示しないが、基板ＩＣの素子形成領域には、Ｍ
ＯＳ）ランジスタ等の素子が形成されている。

次に、本実施例３の半導体集積回路装置の製造方法を第
１３図（ａ）、　（ｂ）および第１４図により説明する
。

まず、基板ＩＣの上部に拡散層３Ｃを形成した後、基板
ＩＣ上に層間紙＊ＲＭ７ｂを堆積し、さらにその層間絶
縁膜７ｂに拡散層３ｃに達するコンタクトホール−８ｄ
を開孔する（第１３図（ａ））。

次いで、このような基板１ｃを、例えば高温低圧ＣＶＤ
装置の反応室内に収容した後、反応室内の圧力および温
度を一定の状態に維持して、反応室内にシラン（Ｓ　ｉ
　Ｈ，）等の反応ガスを供給する。

この時点では、第１４図に示すように、ドーパントガス
は供給しない。なお、反応ガスは種々変更可能であり、
例えばシランガスに代えてジシランガス等でも適用でき
る。

そして、この状態をｔｌ　時間（例えば２０分間）程続
けて基板ＩＣ上に不純物がドープされていない特性層１
７ａ（第１１図参照）を形成した後、反応室内にドーパ
ントガスとして例えばフォスフイン（ＰＨ３）を１Ｑｓ
ｃｃ／ｍ程で供給する。

この状態を１．−１２　時間〈例えば１０分間）程続け
て特性層１７ａの上層に、抵抗値制御層である特性層１
７ｂを形成し、基板ＩＣ上にドープトポリＳ１膜を堆積
する。続いて、堆積されたポリ１膜をパターン形成して
ポリＳｉ配線１７を形成する。

その後、熱処理を施して特性層１７ｂにおける不純物を
拡散させ、その分布を略均−にさせるとともに、不純物
をその下層の特性層１７ａにも拡散させて不純物濃度の
低い特性層１７ａを形成する。この際、基板ＩＣと接合
した特性層１７Ｈには初期段階では不純物がドープされ
ていないため、接合深さＸ」の増加が防止される。

このように本実施例３によれば、ドープトポリＳ１膜を
堆積する際、その初期段階ではドーパントガスを供給し
ない状態で膜を堆積して不純物がドープされていない特
性層１７ａを形成し、続いてドーパントガスを供給して
不純物が略均−にドープされた特性層１７ｂを形成でき
るため、その後の熱拡散処理の際、接合深さＸ、を増加
させることなく、ドープトポリＳｉ配線１７の抵抗値を
低下させることが可能となる。

この結果、半導体集積回路装置の電気的特性を大幅に向
上させることが可能となる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、前記実施例１においては、膜堆積中に変化させ
る反応ガスをジクロルシランガスとした場合について説
明したが、これに限定されるものではなく種々変更可能
であ、す、例えばシラン（ＳＩＨｌ）ガス、モノフッ化
シラン（ＳｉＨ３Ｆ）　ガス、あるいはモノクロルシラ
ン（Ｓ　ｉＨ３Ｃｊ！　）ガスでも適用できる。

また、前記実施例２においては、膜堆積中に変化させる
反応ガスをシランガスとした場合について説明したが、
これに限定されるものではなく種々変更可能であり、例
えばジクロルシランやモノフッ化シランのガスでも適用
できる。

また、前記実施例２においては、本発明を層間絶縁膜に
適用した場合について説明したが、これに限定されるも
のではなく種々変更可能であり、例えば表面保護膜にも
適用できる。この場合も表面保護膜堆積後に生じた電荷
や水素イオン等が、表面保護膜下方の素子や配線へダメ
ージを与えることを防止することが可能となる。

また、前記実施例３においては、ドーパントガスを７オ
スフインガスとした場合について説明したが、これに限
定されるものではなく種々変更可能であり、例えばジボ
ラン（Ｂ２Ｈ，）やアルシン（Ａ　ｓ　Ｈ，）でも適用
できる。

また、前記実施例３においては、本発明をトープトポ１
ＪＳｉ配線に適用した場合について説明したが、これに
限定されるものではなく種々変更可能であり、例えばゲ
ート電極やドープトポリＳｉ抵抗にも適用できる。ゲー
ト電極に適用した場合は、ゲート電極と基板との界面の
安定性を向上させる等の効果が得られる。また、トープ
トポ１ＪＳｉ配線に適用した場合、中抵抗等の抵抗値の
設定が容易となる等の効果が得られる。

また、前記実施例１〜３に右いては、気相成長膜を高温
低圧ＣＶＤ法によって堆積した場合について説明したが
、これに限定されるものではなく、例えば光ＣＶＤ法等
でも適用できる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＭＯ８構造の素子が
形成された半導体集積回路装置に適用した場合について
説明したが、これに限定されず種々適用可能であり、例
えばバイポーラ形トランジスタが形成された他の半導体
集積回路装置に適用することも可能である。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のと沿りで
ある。

すなわち、第１に、気相成長膜を層間絶縁膜または表面
保護膜とし、電気的特性層を荷電粒子または光を捕獲す
る捕獲準位層としたことにより、半導体集積回路装置の
製造中または製造後に生じた荷電粒子または光が捕獲準
位層に捕獲されるため、荷電粒子または光に起因する素
子や配線の電気的特性の変動や劣化、あるいは素子破壊
が抑制され、半導体集積回路装置の電気的特性を大幅に
向上させることが可能となる。

第２に、気相成長膜をＭＮＯＳメモリ素子の窒化膜とし
、電気的特性層を情報の書き込みおよび読み出し寄与す
る電荷を保持するための電荷捕獲層とした場合、窒化膜
における電荷捕獲準位層の位置や層内のトラップ準位数
を精度良く制御できるため、ＭＮＯＳメモリ素子の電気
的特性を大幅に向上させることが可能となる。

第３に、気相成長膜をトープトポＩＪ　Ｓ　ｉ膜とし、
電気的特性層を膜の抵抗値を設定するための抵抗値制御
層としたことにより、例えばドープトポリ５ＩＷＸにお
いて半導体基板との界面近傍に不純物濃度の低い層を形
成して半導体基板の接合深さを浅くし、かつその上層に
抵抗値制御層を形成して膜全体の抵抗値を低くすること
ができるため、半導体集積回路装置の電気的特性を大幅
に向上させることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体集積回路装置に
堆積された気相成長膜の要部拡大断面図、第２図はこの
半導体集積回路装置における気相成長膜の厚さ方向にお
けるトラップ順位密度を示すグラフ図、 第３図はこの半導体集積回路装置のＭＮＯＳメモリ素子
部分を示す半導体基板の部分断面図、第４図（ａ）〜（
ｄ）はこの半導体集積回路装置の製造工程を示す半導体
基板の部分断面図、 第５図はこの半導体集積回路装置の製造工程中における
反応ガスと生成時間との関係を示すグラフ図、 第６図は本発明の他の実施例である半導体集積回路装置
に堆積された気相成長膜の要部拡大断面図、 第７図は第６図に示した気相成長膜の厚さ方向における
ダングリングボンド数を示すグラフ図、第８図は第６図
に示した気相成長膜を備える半導体集積回路装置を示す
半導体基板の部分断面図、第９図（ａ）、（ｂ）は第８
図に示した半導体集積回路装置の製造方法を示す半導体
基板の部分断面図、第１０図は第６図に示した気相成長
膜を堆積する際の反応ガス流量と堆積時間との関係を示
すグラフ図、 第１１図は本発明のさらに他の実施例である半導体集積
回路装置に堆積された気相成長膜の要部拡大断面図、 第１２図は第１１図に示した気相成長膜の厚さ方向にお
けるドーパント濃度を示すグラフ図、第１３図（ａ）、
（ｂ）は第１１図に示した気相成長膜を備える半導体集
積回路装置の製造工程を示す半導体基板の要部拡大断面
図、 第１４図は第１１図に示した気相成長膜を堆積する際の
ドーパントガス流量と堆積時間との関係を示すグラフ図
である。 １ａ〜ＩＣ・・・半導体基板、２・・・ＭＮＯＳメモリ
セル、３ａ〜３Ｃ・・・拡ｈｌ、４ａ。 ４ｂ・・・ゲート酸化膜、５・・・窒化膜（気相成長膜
）、５ａ、５ｃ、１５ａ、１７ａ・・・特性層、５ｂ・
・・特性層（電荷捕獲準位層）、１５ｂ・・・特性層（
捕獲準位層）、１７ｂ・・・特性層（抵抗値制御層）、
６ａ、６ｂ・・・ゲート電極、７ａ、７ｂ・・・層間絶
縁膜、８ａ〜８ｄ・・・コンタクトホール、９ａ・・・
メタル配線、１０・・・フィールド酸化膜、１１・・・
チャネルストッパ、１２・・レジスト！、１３・・・Ｍ
ＯＳ）ランジスタ、１４・・・ポリＳ１配線、１５・・
・層間絶縁膜（気相成長膜）、１６・・・保護膜、１７
・・・トープトポＩＪ　Ｓ　ｉ配線（気相成長膜）。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に気相成長膜を堆積する際、反応ガス
   の流量比を時間的に変化させ、前記気相成長膜の少なく
   とも一部に電気的特性層を形成することを特徴とする半
   導体集積回路装置の製造方法。 ２、前記気相成長膜が層間絶縁膜または表面保護膜であ
   り、前記電気的特性層が荷電粒子や光を捕獲吸収するた
   めの捕獲準位層であることを特徴とする請求項１記載の
   半導体集積回路装置の製造方法。 ３、前記層間絶縁膜または表面保護膜の少なくとも一部
   に、荷電粒子または光を捕獲吸収するための捕獲準位層
   を形成したことを特徴とする請求項２記載の半導体集積
   回路装置の製造方法によって得られる半導体集積回路装
   置。 ４、前記気相成長膜が、ＭＮＯＳメモリ素子における窒
   化膜であり、前記電気的特性層が情報の書き込みおよび
   読み出しに寄与する電荷を捕獲するための電荷捕獲準位
   層であることを特徴とする請求項１記載の半導体集積回
   路装置の製造方法。 ５、ＭＮＯＳメモリ素子における窒化膜の少なくとも一
   部に、情報の書き込みおよび読み出しに寄与する電荷を
   捕獲するための電荷捕獲準位層を形成したことを特徴と
   する請求項４記載の半導体集積回路装置の製造方法によ
   って得られる半導体集積回路装置。 ６、前記気相成長膜が、半導体基板上に構成された所定
   の集積回路を形成するためのドープト多結晶シリコン膜
   であり、前記反応ガスがドーパントガスであり、前記電
   気的特性層が抵抗値を設定するための抵抗値制御層であ
   ることを特徴とする請求項１記載の半導体集積回路装置
   の製造方法。 ７、半導体基板上の所定の集積回路を構成するドープト
   多結晶シリコン膜の少なくとも一部に抵抗値を設定する
   ための抵抗値制御層を形成したことを特徴とする請求項
   ６記載の半導体集積回路装置の製造方法によって得られ
   る半導体集積回路装置。