JPS5934642A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5934642A JPS5934642A JP14495682A JP14495682A JPS5934642A JP S5934642 A JPS5934642 A JP S5934642A JP 14495682 A JP14495682 A JP 14495682A JP 14495682 A JP14495682 A JP 14495682A JP S5934642 A JPS5934642 A JP S5934642A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- oxide film
- low melting
- glass powder
- suspension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、詳しくは、高密度集積
回路用の絶縁膜分離領域の形成方法に関するものである
。
回路用の絶縁膜分離領域の形成方法に関するものである
。
従来例の構成とその問題点
絶縁膜分離領域の形成方法として既によく知られている
のはＬＯＣＯ８法と呼ばれる選択酸化法で、Ｓ １０２
膜とＳ ｌ ３Ｎ４膜とを、酸化膜分離領域を形成する
ためのマスクとして用い、同マスクの開口部に選択酸化
膜を形成する方法である。この方法は比較的簡単に選択
酸化膜分離領域を形成できるか、欠点としてバードビー
ク、バードヘッドの生成があり、特に厚い酸化膜絶縁分
離領域を作るためには、横方向への酸化がかなり進行す
るため、微細面積の絶縁分離領域を形成するのが困難で
あった。横方向酸化という欠点は半導体基板を絶縁膜を
構成する物質の一部として使用する限り、必然的に発生
する。
のはＬＯＣＯ８法と呼ばれる選択酸化法で、Ｓ １０２
膜とＳ ｌ ３Ｎ４膜とを、酸化膜分離領域を形成する
ためのマスクとして用い、同マスクの開口部に選択酸化
膜を形成する方法である。この方法は比較的簡単に選択
酸化膜分離領域を形成できるか、欠点としてバードビー
ク、バードヘッドの生成があり、特に厚い酸化膜絶縁分
離領域を作るためには、横方向への酸化がかなり進行す
るため、微細面積の絶縁分離領域を形成するのが困難で
あった。横方向酸化という欠点は半導体基板を絶縁膜を
構成する物質の一部として使用する限り、必然的に発生
する。
発明の目的
本発明は」二記欠点にかんがみなされたもので、本発明
はバードヘット、バードビークの発生のない酸化膜分離
領域を形成出来る半導体装置の製造方法を提供せんとす
るものである。
はバードヘット、バードビークの発生のない酸化膜分離
領域を形成出来る半導体装置の製造方法を提供せんとす
るものである。
発明の構成
本発明は半導体基板に凹部を形成し、この四部に低融点
ガラス物質を含む懸濁液により低融点ガラスを充填し、
との凹部を酸化膜分離領域とする半導体装置の製造方法
である。
ガラス物質を含む懸濁液により低融点ガラスを充填し、
との凹部を酸化膜分離領域とする半導体装置の製造方法
である。
実施例の説明
第１図（ａ）〜（ｄ）は本発明に係る工程断面図である
。
。
まず、シリコン基板１１上に通常の方法で熱酸化膜１２
を例えば約１００００人の厚さに形成する（第１図（ａ
））。次に、周知の方法で酸化膜１２の一部に開孔部１
３を設ける（第１図（ｂ） ）。この後、開孔部１３を
有する熱酸化膜１２をマスクとして例えば反応性イオン
エツチング等でシリコン基板１１に溝１４を形成する。
を例えば約１００００人の厚さに形成する（第１図（ａ
））。次に、周知の方法で酸化膜１２の一部に開孔部１
３を設ける（第１図（ｂ） ）。この後、開孔部１３を
有する熱酸化膜１２をマスクとして例えば反応性イオン
エツチング等でシリコン基板１１に溝１４を形成する。
溝１４の深さは絶縁膜分離領域の厚さになるので、目的
とする半導体装置によって適当な値を選ぶ必要がある。
とする半導体装置によって適当な値を選ぶ必要がある。
例えばシリコン基板１１としてエピタキシャルウェハー
を使用した場合素子間分離を実現するにはエピタキシャ
ル層の厚みよりも溝深さの方が大きくなるようにする必
要がある。引き続き、チャンネルストッパー用の領域１
５をイオン注入により形成する（第１図（Ｃ））。この
領域１５はＰ型基板１１を使用してＩＣを形成する場合
、イオン注入源としてボロンを選び、そのドーズ量とし
ては６ｘ１ｏｃｍ前後でイオン注入を行なう。適当な熱
処理により、イオン注入層の欠陥層をアニール除去する
と共に、イオン注入層の拡散処理を行なう。イオン注入
層１５は酸化膜１２がマスクになって溝１４の底部のみ
に形成される。この後、分離領域形成用の材料としてガ
ラス材料の粉末剤を塗布を次の様に行なう。ガラス粉末
材料としては熱処理によりガラス状になるいわゆる低融
点ガラスを使用する。このガラス粉末を適当な溶剤、例
えばメチルアルコールと混ぜた後、ボールシル、スター
シー１超音波洗滌器等の方法でガラス粉末とメチルアル
コールが十分に攪拌、混合された懸濁液を作成する。
を使用した場合素子間分離を実現するにはエピタキシャ
ル層の厚みよりも溝深さの方が大きくなるようにする必
要がある。引き続き、チャンネルストッパー用の領域１
５をイオン注入により形成する（第１図（Ｃ））。この
領域１５はＰ型基板１１を使用してＩＣを形成する場合
、イオン注入源としてボロンを選び、そのドーズ量とし
ては６ｘ１ｏｃｍ前後でイオン注入を行なう。適当な熱
処理により、イオン注入層の欠陥層をアニール除去する
と共に、イオン注入層の拡散処理を行なう。イオン注入
層１５は酸化膜１２がマスクになって溝１４の底部のみ
に形成される。この後、分離領域形成用の材料としてガ
ラス材料の粉末剤を塗布を次の様に行なう。ガラス粉末
材料としては熱処理によりガラス状になるいわゆる低融
点ガラスを使用する。このガラス粉末を適当な溶剤、例
えばメチルアルコールと混ぜた後、ボールシル、スター
シー１超音波洗滌器等の方法でガラス粉末とメチルアル
コールが十分に攪拌、混合された懸濁液を作成する。
この後、スピンナーを使用して上記懸濁液を溝１４の形
成されたシリコン基板１１に塗布する。懸濁液の粘度、
スピンナーの回転数を適切に選ぶと塗布後の状態は第１
図（ｄ）に示すように溝１４にはガラス粉末剤１６が完
全に充填されると共に、熱酸化膜１２０表面にはガラス
粉末１７が局部的に付着した状態になる。この後、低融
点ガラス材料の特性で決まる温度、例えば９００℃で３
０分間熱処理を行なうと、ガラス粉末１６は完全な絶縁
膜となって溝１４を埋めると共に余分なガラス層１７は
部分的に酸化膜１２の上に付着する０以上の様に、溝部
１４に充填されたガラス粉末１６は溶融時に溝の形状に
従って流動し、バードビーク、バードヘッドは形成され
ない上、表面も平担になる。一方、熱酸化膜１２上に局
部的に付着したガラス層１７は溶融して酸化膜１２−Ｌ
に凹凸を形成しているので以降の工程に有害であるため
除去する必要がある。
成されたシリコン基板１１に塗布する。懸濁液の粘度、
スピンナーの回転数を適切に選ぶと塗布後の状態は第１
図（ｄ）に示すように溝１４にはガラス粉末剤１６が完
全に充填されると共に、熱酸化膜１２０表面にはガラス
粉末１７が局部的に付着した状態になる。この後、低融
点ガラス材料の特性で決まる温度、例えば９００℃で３
０分間熱処理を行なうと、ガラス粉末１６は完全な絶縁
膜となって溝１４を埋めると共に余分なガラス層１７は
部分的に酸化膜１２の上に付着する０以上の様に、溝部
１４に充填されたガラス粉末１６は溶融時に溝の形状に
従って流動し、バードビーク、バードヘッドは形成され
ない上、表面も平担になる。一方、熱酸化膜１２上に局
部的に付着したガラス層１７は溶融して酸化膜１２−Ｌ
に凹凸を形成しているので以降の工程に有害であるため
除去する必要がある。
第２図は熱酸化膜１２の上に付着していたガラス層１７
も同時に除去される。従って、以降の工程で選択マスク
用の酸化膜が必要な時は改めて再び適当な方法で酸化膜
を新しく形成すれば良い０しかし余分なガラス粉末１７
の付着が少ない場合は第３図に示すように熱酸化膜１２
の表面層の一部のみをエツチングで除去するとその上に
付着していたガラス層１７も同時に除去される０この時
は残った熱酸化膜１２は再び以降の工程で選択マスク用
として利用できる。第２図、第３図のいずれの場合にも
溝にはガラス層１６が完全に充填されているので、この
領域を絶縁膜分離領域として利用すれば従来法で見られ
た横方向酸化やバードビーク、バードヘッドのない絶縁
分離が実現できる０ 第４図は本発明の他の実施例を示すもので、第１図（Ｃ
）でガラス粉末を充填する前に溝底部及び側面を熱酸化
膜又は熱窒化膜１８で披露する方法を示すものである。
も同時に除去される。従って、以降の工程で選択マスク
用の酸化膜が必要な時は改めて再び適当な方法で酸化膜
を新しく形成すれば良い０しかし余分なガラス粉末１７
の付着が少ない場合は第３図に示すように熱酸化膜１２
の表面層の一部のみをエツチングで除去するとその上に
付着していたガラス層１７も同時に除去される０この時
は残った熱酸化膜１２は再び以降の工程で選択マスク用
として利用できる。第２図、第３図のいずれの場合にも
溝にはガラス層１６が完全に充填されているので、この
領域を絶縁膜分離領域として利用すれば従来法で見られ
た横方向酸化やバードビーク、バードヘッドのない絶縁
分離が実現できる０ 第４図は本発明の他の実施例を示すもので、第１図（Ｃ
）でガラス粉末を充填する前に溝底部及び側面を熱酸化
膜又は熱窒化膜１８で披露する方法を示すものである。
シリコン基板１１との密着性においては低鮫点ガラスよ
シも熱酸化膜や熱窒化膜１８の方がすぐれているので、
由り完全な絶縁膜分離領域を実現できる。つまシ、溝１
４の底面及び側面に被着された熱酸化膜又は熱窒化膜１
８はガラス絶縁分離層の下地として使用されるのでガラ
ス層だけの絶縁分離方式よりも品質信頼性が向上する。
シも熱酸化膜や熱窒化膜１８の方がすぐれているので、
由り完全な絶縁膜分離領域を実現できる。つまシ、溝１
４の底面及び側面に被着された熱酸化膜又は熱窒化膜１
８はガラス絶縁分離層の下地として使用されるのでガラ
ス層だけの絶縁分離方式よりも品質信頼性が向上する。
発明の効果
以上の様に、本発明では溝に充填されたガラス層は表面
が平担であるのみならず、溝の周辺部に喰い込まないの
で、原理的にはバードビーク、バードヘッドは発生しな
い。即ちガラス層の形状は溝の形状と一致する。
が平担であるのみならず、溝の周辺部に喰い込まないの
で、原理的にはバードビーク、バードヘッドは発生しな
い。即ちガラス層の形状は溝の形状と一致する。
このため微細面積の溝を正確に形成することにより、高
集積化ＩＣの実現が可能となる。又工程が簡単なので、
製造コストの低下も同時に図られる。
集積化ＩＣの実現が可能となる。又工程が簡単なので、
製造コストの低下も同時に図られる。
第１図（−）〜（ｄ）は本発明に係る一実施例を示す工
程断面図、第２図及び第３図は熱酸化膜」二のガラス層
を除去した状態を示す構造断面図、第４図は本発明の他
の実施例の一部を示す構造断面図である。 １１・・・・・・半導体基板、１２・・・・・・熱酸化
膜、１３・・・・・・酸化膜開孔部、１４・・・・・・
溝、１５・・・・・・イオン注入層、１６・・・・・・
溝部ガラス層、１８・・・・・・熱酸化膜又は熱窒化膜
。 代理人ρ氏名 弁理士 中 尾 敏 男 ほか１名第１
図
程断面図、第２図及び第３図は熱酸化膜」二のガラス層
を除去した状態を示す構造断面図、第４図は本発明の他
の実施例の一部を示す構造断面図である。 １１・・・・・・半導体基板、１２・・・・・・熱酸化
膜、１３・・・・・・酸化膜開孔部、１４・・・・・・
溝、１５・・・・・・イオン注入層、１６・・・・・・
溝部ガラス層、１８・・・・・・熱酸化膜又は熱窒化膜
。 代理人ρ氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (2)
- （１）半導体基板表面にマスク層を形成し、前記マスク
層をマスクにして前記半導体基板表面に凹部を形成する
工程と、低融点ガラス物質を含む懸濁液によって前記四
部に低融点ガラス物質を充填しついで熱処理を施した後
、前記マスク層を除去する工程をそなえた半導体装置の
製造方法。 - （２）凹部表面に熱酸化膜又は熱室４’ｒＡ漢を形成し
た後、前記凹部に低融点ガラス物質を充填することを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495682A JPS5934642A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495682A JPS5934642A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5934642A true JPS5934642A (ja) | 1984-02-25 |
Family
ID=15374097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14495682A Pending JPS5934642A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934642A (ja) |
-
1982
- 1982-08-20 JP JP14495682A patent/JPS5934642A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098687B1 (en) | Method of manufacturing a semiconductor device including burying an insulating film | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| JPH0883837A (ja) | 半導体装置及びその製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPS5934642A (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPS61133641A (ja) | 半導体装置の製造方法 | |
| JPS6139735B2 (ja) | ||
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS604237A (ja) | 半導体装置の製造方法 | |
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPS6139736B2 (ja) | ||
| JPH0628281B2 (ja) | 半導体装置の製造方法 | |
| JP2974433B2 (ja) | 半導体装置の製造方法 | |
| JP4171122B2 (ja) | 半導体素子のツインウエル形成方法 | |
| JPS5929439A (ja) | 半導体装置の絶縁分離方法 | |
| JPH09237784A (ja) | 素子分離方法 | |
| JPS62247534A (ja) | 半導体装置の製造方法 | |
| JPS6339559B2 (ja) | ||
| JPH01204443A (ja) | 半導体装置の素子分離方法 | |
| JPS6248028A (ja) | フイ−ルド酸化膜の形成方法 | |
| JPH0474422A (ja) | 半導体装置の製造方法 | |
| JPS60106125A (ja) | 半導体装置の製造方法 | |
| JPS61159749A (ja) | 半導体集積回路装置の製造方法 |