JPS604237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS604237A JPS604237A JP11314283A JP11314283A JPS604237A JP S604237 A JPS604237 A JP S604237A JP 11314283 A JP11314283 A JP 11314283A JP 11314283 A JP11314283 A JP 11314283A JP S604237 A JPS604237 A JP S604237A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- silicon
- nitride film
- enriched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体及び半導体集積回路の酸化膜分離層の形
成方法に関する。
成方法に関する。
従来の酸化膜分離層の断面構造及びその形成の一方法を
第１図を用いて説明する。
第１図を用いて説明する。
シリコン基板１の上面に数百穴の薄いシリコン酸化膜２
と約１，０ＯＯＡのシリコン窒化膜３を形成後写真食刻
法によシ絶縁分ｎ１ｔすべき領域のシリコン窒化膜を選
択エッチしその後高温の耐゛素界囲気中で処理し約１μ
ｍ程度の酸化膜分離層４を形成していた。しかしながら
上記説２明の方法ではバーズヘッドと呼ばれる素子形成
領域周辺での［ｆ−２化ＩＩへの隆起部が生じるため、
この部分での配線等の断線の危険性があること及びバー
ズビークと＋ｔｌ”はれる酸化膜分離層の素子形成領域
への食い込みがあるため素子形成領域を高密度化出来な
い青の欠点があった。
と約１，０ＯＯＡのシリコン窒化膜３を形成後写真食刻
法によシ絶縁分ｎ１ｔすべき領域のシリコン窒化膜を選
択エッチしその後高温の耐゛素界囲気中で処理し約１μ
ｍ程度の酸化膜分離層４を形成していた。しかしながら
上記説２明の方法ではバーズヘッドと呼ばれる素子形成
領域周辺での［ｆ−２化ＩＩへの隆起部が生じるため、
この部分での配線等の断線の危険性があること及びバー
ズビークと＋ｔｌ”はれる酸化膜分離層の素子形成領域
への食い込みがあるため素子形成領域を高密度化出来な
い青の欠点があった。
本発明は上記欠点に鑑みてなされたもので１”稗化膜分
離層の平坦化及び食い込み句を低減化した順化膜分離層
の形成方法を提供することを目的とする。
離層の平坦化及び食い込み句を低減化した順化膜分離層
の形成方法を提供することを目的とする。
本発明の特徴は、酸化膜分離層ｒ層を有する半導体装置
の製造方法に於て、半導体基板上に選択的にシリコン蟹
化膜を形状形成する工程と、該シリコン窒化膜が設けら
れていない半導体基板の表面を除去することによシ該シ
リコン窒化膜が設けられた半導体基板の部分が突出する
構造を形成する工程と、該半導体基板の突出せる部分の
側面にシリコンリッチの酸化膜を形成する工程と、しか
る後熱酸化を行うことにより酸化膜分離層を形成する工
程とを有する半樽体装ｆ６の製造方法にある。
の製造方法に於て、半導体基板上に選択的にシリコン蟹
化膜を形状形成する工程と、該シリコン窒化膜が設けら
れていない半導体基板の表面を除去することによシ該シ
リコン窒化膜が設けられた半導体基板の部分が突出する
構造を形成する工程と、該半導体基板の突出せる部分の
側面にシリコンリッチの酸化膜を形成する工程と、しか
る後熱酸化を行うことにより酸化膜分離層を形成する工
程とを有する半樽体装ｆ６の製造方法にある。
以下本発明にかかる酸化）１つ１分１！ＩｆＥＰＡの形
成方法の一実施例を第２図（ａ１〜第２Ｍ（Ｃ）を用い
て説明する。
成方法の一実施例を第２図（ａ１〜第２Ｍ（Ｃ）を用い
て説明する。
シリコン７′ｌｔ板１１の上面を薄く酸化処理しシリコ
ン酸化膜１２を形成しだ後ＣＶ Ｉ）法によりシリコン
窒化膜１３全成長させる。写真食刻法により絶縁分離す
べき領域のシリコン窒化膜を選択エッチ後１μｍ’４象
度の島出せる半導体基板１１０部分にシリコン酸化膜（
図示せず）を形成しこれを全て除去し第２図（ａ）の構
造を得る。その後例えばＳ ｉＨ４＋ ＣＯｚ系のＣＶ
Ｄ法によりシリコシリッチなシリコン酸化膜１４を付着
後リアクティブイオンエツチング法により第２図（ｂ）
の如くシリコン基板の突出せる部分の側面部分にのみシ
リコンリッチなシリコン酸化膜１４を残す様にする。そ
の後再び高温の酸素雰囲気中で順化処理を行うことによ
り第２図（Ｃ）の断面形状を得ることが出来る。
ン酸化膜１２を形成しだ後ＣＶ Ｉ）法によりシリコン
窒化膜１３全成長させる。写真食刻法により絶縁分離す
べき領域のシリコン窒化膜を選択エッチ後１μｍ’４象
度の島出せる半導体基板１１０部分にシリコン酸化膜（
図示せず）を形成しこれを全て除去し第２図（ａ）の構
造を得る。その後例えばＳ ｉＨ４＋ ＣＯｚ系のＣＶ
Ｄ法によりシリコシリッチなシリコン酸化膜１４を付着
後リアクティブイオンエツチング法により第２図（ｂ）
の如くシリコン基板の突出せる部分の側面部分にのみシ
リコンリッチなシリコン酸化膜１４を残す様にする。そ
の後再び高温の酸素雰囲気中で順化処理を行うことによ
り第２図（Ｃ）の断面形状を得ることが出来る。
この場合シリコンリッチな＋！ｉ！２化膜１４は、を旧
吉晶シリコン基板の横方向への酸化速度を抑える効果が
ちシ従って残存シリコン窒化膜１３の下面への食い込み
量を最小にすると同時にシリコシリッチな酸化膜■４自
体に最終的には酸化され酸化１：４分離層１５となるの
で歪による結晶欠陥の誘ジ酸”序の問題も発生せず、さ
らに表面の段差的にも平Ｊ［↓化のため後工程での断、
￥ｌｌ１等の問題も生し在い。
吉晶シリコン基板の横方向への酸化速度を抑える効果が
ちシ従って残存シリコン窒化膜１３の下面への食い込み
量を最小にすると同時にシリコシリッチな酸化膜■４自
体に最終的には酸化され酸化１：４分離層１５となるの
で歪による結晶欠陥の誘ジ酸”序の問題も発生せず、さ
らに表面の段差的にも平Ｊ［↓化のため後工程での断、
￥ｌｌ１等の問題も生し在い。
以上述べたように、本発明のｔａ化ｌ良分））、Ｉの方
法によれは、ｎり化膜分郁層の平坦化及び酸化ノ１クモ
の共い込み量の低減化が可能となり１４ｊｉ密度化及び
（ｆ柵・「１度上その効果は実用上非常に大きいもので
める。
法によれは、ｎり化膜分郁層の平坦化及び酸化ノ１クモ
の共い込み量の低減化が可能となり１４ｊｉ密度化及び
（ｆ柵・「１度上その効果は実用上非常に大きいもので
める。
第１図は従来の酸化膜分離法を説明するだめの断面図、
第２図（ａ）〜ｔｃ）は本発明の一実施ｒノ１１の酸化
膜分離法を説明するだめの断面図である。 尚、図において、１．１１・・−・・・シリコン基板、
２．１２・−・・・・薄いシリコン酸化膜、３．１３・
・・・・・シリコン窒化膜、１４・・・・・・シリコシ
リッチなシリコン［伎化膜、４，１５・・・・・・酸化
膜分離層。 代理人 弁理士 内 原 晋
第２図（ａ）〜ｔｃ）は本発明の一実施ｒノ１１の酸化
膜分離法を説明するだめの断面図である。 尚、図において、１．１１・・−・・・シリコン基板、
２．１２・−・・・・薄いシリコン酸化膜、３．１３・
・・・・・シリコン窒化膜、１４・・・・・・シリコシ
リッチなシリコン［伎化膜、４，１５・・・・・・酸化
膜分離層。 代理人 弁理士 内 原 晋
Claims (1)
- 酸化膜分離層を有する半導体装置の製造方法に於て、半
導体基板上に選択的にシリコン窒化膜を形状形成する工
程と、該シリコン窒化膜が設けられていない半導体基板
の表面を除去することにより該シリコン窒化膜が設けら
れた半導体基板の部分が突出する構造を形成する工程と
、該半導体基板の突出せる部分の側面にシリコンリッチ
の酸化膜を形成する工程と、しかる後熱酸化を行うこと
により酸化膜分所を層を形成する工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11314283A JPS604237A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11314283A JPS604237A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604237A true JPS604237A (ja) | 1985-01-10 |
Family
ID=14604628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11314283A Pending JPS604237A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604237A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623552U (ja) * | 1985-06-21 | 1987-01-10 | ||
| JPH0268929A (ja) * | 1988-09-02 | 1990-03-08 | Sony Corp | 半導体装置の製造方法 |
| US4927780A (en) * | 1989-10-02 | 1990-05-22 | Motorola, Inc. | Encapsulation method for localized oxidation of silicon |
| JP2005340446A (ja) * | 2004-05-26 | 2005-12-08 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1983
- 1983-06-23 JP JP11314283A patent/JPS604237A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623552U (ja) * | 1985-06-21 | 1987-01-10 | ||
| JPH0268929A (ja) * | 1988-09-02 | 1990-03-08 | Sony Corp | 半導体装置の製造方法 |
| US4927780A (en) * | 1989-10-02 | 1990-05-22 | Motorola, Inc. | Encapsulation method for localized oxidation of silicon |
| JP2005340446A (ja) * | 2004-05-26 | 2005-12-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4594648B2 (ja) * | 2004-05-26 | 2010-12-08 | 株式会社東芝 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6340337A (ja) | 集積回路分離法 | |
| JPS6175540A (ja) | 集積回路の製法 | |
| EP0600176A1 (en) | Method for forming an electrical isolation structure in an integrated circuit | |
| JPS631753B2 (ja) | ||
| JPH02304927A (ja) | 半導体装置の製造方法 | |
| JPS604237A (ja) | 半導体装置の製造方法 | |
| JPS60257541A (ja) | 半導体装置の製造方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPS6430245A (en) | Manufacture of semiconductor device | |
| JPS61174737A (ja) | 半導体素子の製造方法 | |
| JPS63229838A (ja) | 素子分離領域の形成方法 | |
| US6225186B1 (en) | Method for fabricating LOCOS isolation | |
| KR100546752B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| EP0146613A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURES. | |
| JPH0666385B2 (ja) | 半導体装置の製造方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPS6139736B2 (ja) | ||
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPS5968942A (ja) | 半導体装置の製造方法 | |
| JPH0199234A (ja) | 分離領域形成方法 | |
| JPS6161430A (ja) | 溝分離の製造方法 | |
| JPS6136380B2 (ja) | ||
| JPH01256147A (ja) | 半導体装置の製造方法 |