JPS63229838A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS63229838A JPS63229838A JP6474687A JP6474687A JPS63229838A JP S63229838 A JPS63229838 A JP S63229838A JP 6474687 A JP6474687 A JP 6474687A JP 6474687 A JP6474687 A JP 6474687A JP S63229838 A JPS63229838 A JP S63229838A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- region
- oxide film
- oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims description 8
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は素子分離領域の形成方法、特に選択酸化による
埋め込み酸化膜を用いた素子分離領域の形成方法に関す
る。
埋め込み酸化膜を用いた素子分離領域の形成方法に関す
る。
(ロ)従来の技術
素子分離領域の形成方法として選択酸化(LOGO3)
法による酸化膜分離方法が特公昭49−39308号公
報等で良く知られている。
法による酸化膜分離方法が特公昭49−39308号公
報等で良く知られている。
斯るLOCO3法は第2図Aおよび第2図Bに示すよう
に、シリコン基板(11)上に約500人の厚みのパッ
ド酸化膜(12)を熱酸化して形成し、更にこのパッド
酸化膜(12)上にシリコン窒化膜(13)を堆積する
。続いてホトレジスト膜をフィールド領域(14)を除
いて付着し、これをマスクとしてフィールド領域(14
)上のシリコン窒化膜(13)をエツチング除去してシ
リコン窒化膜(13)パターンを形成する。その後ポロ
ンをフィールド領域(14)に選択的にイオン注入を行
い P +型のチャンネルストッパ領域(15)を形成
する。次いでホトレジスト膜を除去してシリコン窒化膜
(13)パターンをマスクとして選択酸化を行い、フィ
ールド領域(14)に部分的に基板(11)に埋設され
たフィールド酸化膜(16)を成長させる。
に、シリコン基板(11)上に約500人の厚みのパッ
ド酸化膜(12)を熱酸化して形成し、更にこのパッド
酸化膜(12)上にシリコン窒化膜(13)を堆積する
。続いてホトレジスト膜をフィールド領域(14)を除
いて付着し、これをマスクとしてフィールド領域(14
)上のシリコン窒化膜(13)をエツチング除去してシ
リコン窒化膜(13)パターンを形成する。その後ポロ
ンをフィールド領域(14)に選択的にイオン注入を行
い P +型のチャンネルストッパ領域(15)を形成
する。次いでホトレジスト膜を除去してシリコン窒化膜
(13)パターンをマスクとして選択酸化を行い、フィ
ールド領域(14)に部分的に基板(11)に埋設され
たフィールド酸化膜(16)を成長させる。
(ハ)発明が解決しようとする問題点
しかしながら従来の選択酸化法では、フィールド酸化膜
(16)がシリコン窒化膜(13)パターンの下に喰い
込んで成長するためにいわゆるバーズビークが形成され
る。このためにLSIの集積化にとって大きな障害とな
っている。
(16)がシリコン窒化膜(13)パターンの下に喰い
込んで成長するためにいわゆるバーズビークが形成され
る。このためにLSIの集積化にとって大きな障害とな
っている。
これを改善するためにシリコン窒化!(13)パターン
を厚くしてパッド酸化膜(12)を薄くしてバーズビー
クを制御する方法やフィールド酸化膜(16)の成長膜
を薄くしフィールド酸化膜の喰い込みを制御する方法が
試みられている。
を厚くしてパッド酸化膜(12)を薄くしてバーズビー
クを制御する方法やフィールド酸化膜(16)の成長膜
を薄くしフィールド酸化膜の喰い込みを制御する方法が
試みられている。
しかし前者ではシリコン窒化膜が固いためにフィールド
端部におけるストレスが大きくなり、結晶欠陥が生じ易
くなり、後者ではフィールド反転電圧低下などの問題点
があり、選択酸化法による高集積化には限界がある。
端部におけるストレスが大きくなり、結晶欠陥が生じ易
くなり、後者ではフィールド反転電圧低下などの問題点
があり、選択酸化法による高集積化には限界がある。
(ニ)問題点を解決するための手段
本発明は断る問題点に鑑みてなされ、選択酸化用マスク
となるシリコン窒化膜の下にオキシナイトライド膜を設
は且つシリコン窒化膜の側面にもオキシナイトライド膜
より成るサイドウオール膜を形成してフィールド領域の
選択酸化を行うことにより、従来の問題点を大幅に改善
した素子分離領域の形成方法を実現するものである。
となるシリコン窒化膜の下にオキシナイトライド膜を設
は且つシリコン窒化膜の側面にもオキシナイトライド膜
より成るサイドウオール膜を形成してフィールド領域の
選択酸化を行うことにより、従来の問題点を大幅に改善
した素子分離領域の形成方法を実現するものである。
(ホ〉作用
本発明に依れば、シリコン窒化膜下にオキシナイトライ
ド膜を設けることにより基板表面を被覆するパッド酸化
膜を極めて薄くあるいは不要とし且つサイドウオール膜
でパッド酸化膜の側面からの酸化を防止するので、選択
酸化を行う際にフィールド酸化膜の横方向への喰い込み
を大幅に縮少できる。
ド膜を設けることにより基板表面を被覆するパッド酸化
膜を極めて薄くあるいは不要とし且つサイドウオール膜
でパッド酸化膜の側面からの酸化を防止するので、選択
酸化を行う際にフィールド酸化膜の横方向への喰い込み
を大幅に縮少できる。
(へ)実施例
以下に本発明の一実施例を第1図A乃至第1図Fを参照
して詳述する。
して詳述する。
本発明の第1の工程は、半導体基板(1)の−主面に薄
い酸化膜(2)を介するか直接第1のオキシナイトライ
ド膜(3〉を付着することにある(第1図A)。
い酸化膜(2)を介するか直接第1のオキシナイトライ
ド膜(3〉を付着することにある(第1図A)。
P型シリコン基板(1)表面を熱酸化して約100〜2
00人の薄いパッド酸化膜(2)を付着する。このパッ
ド酸化膜(2〉上に5i11ICl !+NH,+N、
Oの混合ガスを用いて減圧CVD法により約200人の
第1のオキシナイトライド膜(3)を付着する。なお第
1のオキシナイトライド膜(3)は直接半導体基板(1
)表面に付着しても良い。
00人の薄いパッド酸化膜(2)を付着する。このパッ
ド酸化膜(2〉上に5i11ICl !+NH,+N、
Oの混合ガスを用いて減圧CVD法により約200人の
第1のオキシナイトライド膜(3)を付着する。なお第
1のオキシナイトライド膜(3)は直接半導体基板(1
)表面に付着しても良い。
本工程で付着した第1のオキシナイトライド膜(3)は
酸素を含んだシリコン窒化膜であり、シリコン酸化膜と
シリコン窒化膜の中間の性質を有し、シリコン窒化膜よ
り柔かいので基板(1)へのストレスを弱める働きをす
る。
酸素を含んだシリコン窒化膜であり、シリコン酸化膜と
シリコン窒化膜の中間の性質を有し、シリコン窒化膜よ
り柔かいので基板(1)へのストレスを弱める働きをす
る。
本発明の第2の工程は、第1のオキシナイトライド膜(
3)をシリコン窒化膜(4)で被覆することにある(第
1図B)。
3)をシリコン窒化膜(4)で被覆することにある(第
1図B)。
シリコン窒化膜(4)は5ilt C! ! + NH
jの混合ガスを用いて減圧CVD法により約1500人
に全面に付着される。このシリコン窒化膜(4)は後で
行う選択酸化のマスクとして利用される。
jの混合ガスを用いて減圧CVD法により約1500人
に全面に付着される。このシリコン窒化膜(4)は後で
行う選択酸化のマスクとして利用される。
本発明の第3の工程は、半導体基板(1)のフィールド
領域(5)上の第1のオキシナイトライド膜(3)およ
びシリコン窒化膜(4〉をエツチング除去することにあ
る(第1図C)。
領域(5)上の第1のオキシナイトライド膜(3)およ
びシリコン窒化膜(4〉をエツチング除去することにあ
る(第1図C)。
シリコン窒化膜(4)上にホトレジスト膜(図示せず)
を付着し、所望のパターンに露光してフィールド領域(
5)上のシリコン窒化膜(4)を露出する。続いてホト
レジスト膜をマスクとしてシリコン窒化膜(4)および
第1のオキシナイトライド膜(3)をプラズマエツチン
グして、フィールド領域(5)のパッド酸化膜(2)あ
るいは基板(1)表面を露出する。
を付着し、所望のパターンに露光してフィールド領域(
5)上のシリコン窒化膜(4)を露出する。続いてホト
レジスト膜をマスクとしてシリコン窒化膜(4)および
第1のオキシナイトライド膜(3)をプラズマエツチン
グして、フィールド領域(5)のパッド酸化膜(2)あ
るいは基板(1)表面を露出する。
本発明の第4の工程は、半導体基板(1)全面に新たに
第2のオキシナイトライド膜(5)を付着し、異方性エ
ツチングして第1のオキシナイトライド膜(3)および
シリコン窒化膜(4)の側面にサイドウオール膜(6)
を形成することにある(第1図り、第1図E)。
第2のオキシナイトライド膜(5)を付着し、異方性エ
ツチングして第1のオキシナイトライド膜(3)および
シリコン窒化膜(4)の側面にサイドウオール膜(6)
を形成することにある(第1図り、第1図E)。
本工程は本発明の特徴とする工程であり、第2のオキシ
ナイトライド膜(5)を第1のオキシナイトライド膜(
3)と同様に減圧CVD法で全面に約3000人の厚み
に付着する。その後反応性イオンエツチング等の異方性
エツチングを行い、第1のオキシナイトライド膜(3)
およびシリコン窒化膜(4)の側面に約3000人の幅
の第2のオキシナイトライド膜(5)より成るサイドウ
オール膜(6)を形成している。なお基板(1)上の酸
化膜(2)も同時にエツチングしてフィールド領域(7
)となる基板(1)も露出している。
ナイトライド膜(5)を第1のオキシナイトライド膜(
3)と同様に減圧CVD法で全面に約3000人の厚み
に付着する。その後反応性イオンエツチング等の異方性
エツチングを行い、第1のオキシナイトライド膜(3)
およびシリコン窒化膜(4)の側面に約3000人の幅
の第2のオキシナイトライド膜(5)より成るサイドウ
オール膜(6)を形成している。なお基板(1)上の酸
化膜(2)も同時にエツチングしてフィールド領域(7
)となる基板(1)も露出している。
本発明の第5の工程は、半導体基板(1)のフィールド
領域(7)を選択酸化することにある(第1図F)。
領域(7)を選択酸化することにある(第1図F)。
本工程ではシリコン窒化膜(4)、第1のオキシナイト
ライド膜(3)およびサイドウオール膜(6)をマスク
としてポロンをイオン注入してフィールド領域(7〉上
にPゝ型のチャンネルストッパ領域(8)を形成する。
ライド膜(3)およびサイドウオール膜(6)をマスク
としてポロンをイオン注入してフィールド領域(7〉上
にPゝ型のチャンネルストッパ領域(8)を形成する。
その後同様のマスクを用いて選択酸化を行い、フィール
ド領域(7)に一部を基板(1)内に埋設したフィール
ド酸化膜(9)を熱酸化により形成する。この選択酸化
はウェットO2雰囲気内で1000℃で行い、約5oo
o人の厚みのフィールド酸化膜(9)を形成し、これと
同時にチャンネルストッパ領域(8)もフィールド酸化
膜(9)下にドライブインされる。
ド領域(7)に一部を基板(1)内に埋設したフィール
ド酸化膜(9)を熱酸化により形成する。この選択酸化
はウェットO2雰囲気内で1000℃で行い、約5oo
o人の厚みのフィールド酸化膜(9)を形成し、これと
同時にチャンネルストッパ領域(8)もフィールド酸化
膜(9)下にドライブインされる。
本工程は本発明の特徴とする工程であり第2のオキシナ
イトライド膜(5)より成るサイドウオール膜(6)に
よりシリコン窒化膜(4)下への酸素の供給が大幅に遅
らせることができ、シリコン窒化膜(4)下へのフィー
ルド領域(9)の喰い込みを大幅に減少できる。具体的
にはパッド酸化膜(2)の厚みが100人のとき0.8
μm厚のフィールド酸化膜(9)の横方向への喰い込み
幅はサイドウオール膜(6)端部より約0.1μmとな
る。また第1および第2のオキシナイトライド膜(3)
(5)はシリコン窒化膜(4)より柔かいので、フィー
ルド端部へのストレスはシリコン窒化膜(4)に比べて
緩和され結晶欠陥の発生を低減できる。また第1および
第2のオキシナイトライド膜(3)(5)はシリコン窒
化物を主成分とするので選択酸化の際に耐酸化マスクと
じても働く。
イトライド膜(5)より成るサイドウオール膜(6)に
よりシリコン窒化膜(4)下への酸素の供給が大幅に遅
らせることができ、シリコン窒化膜(4)下へのフィー
ルド領域(9)の喰い込みを大幅に減少できる。具体的
にはパッド酸化膜(2)の厚みが100人のとき0.8
μm厚のフィールド酸化膜(9)の横方向への喰い込み
幅はサイドウオール膜(6)端部より約0.1μmとな
る。また第1および第2のオキシナイトライド膜(3)
(5)はシリコン窒化膜(4)より柔かいので、フィー
ルド端部へのストレスはシリコン窒化膜(4)に比べて
緩和され結晶欠陥の発生を低減できる。また第1および
第2のオキシナイトライド膜(3)(5)はシリコン窒
化物を主成分とするので選択酸化の際に耐酸化マスクと
じても働く。
(ト)発明の効果
本発明に依れば、第2のオキシナイトライド膜(5)よ
り成るサイドウオール膜(6)をシリコン窒化膜(4)
側面に設けているので、パッド酸化膜(2)を従来より
大幅に薄くするか無くすることができ、選択酸化による
フィールド酸化膜(9)のバーズビークの発生を最少限
に抑えることができる。このために集積度を大幅に向上
できる利点を有する。
り成るサイドウオール膜(6)をシリコン窒化膜(4)
側面に設けているので、パッド酸化膜(2)を従来より
大幅に薄くするか無くすることができ、選択酸化による
フィールド酸化膜(9)のバーズビークの発生を最少限
に抑えることができる。このために集積度を大幅に向上
できる利点を有する。
また本発明に依れば、パッド酸化膜(2)を薄くしても
シリコン窒化膜(4)との間に第1のオキシナイトライ
ド膜(3)を緩衝材として配置するので、選択酸化によ
るフィールド端部へのストレスを大幅に緩和でき、結晶
欠陥の少い素子形成領域を実現できる利点を有する。
シリコン窒化膜(4)との間に第1のオキシナイトライ
ド膜(3)を緩衝材として配置するので、選択酸化によ
るフィールド端部へのストレスを大幅に緩和でき、結晶
欠陥の少い素子形成領域を実現できる利点を有する。
第1図A乃至第1図Fは本発明の素子分離領域の形成方
法を説明する断面図、第2図Aおよび第2図Bは従来の
素子分離領域の形成方法を説明する断面図である。 (1)は半導体基板、 (2)はパッド酸化膜、(3)
は第1のオキシナイトライド膜、 (4)はシリコン窒
化膜、 (5)は第2のオキシナンドライド膜、(6)
はサイドウオール膜、(7)はフィールド領域、(8)
はチャンネルストッパ領域、(9)はフィールド酸化膜
である。
法を説明する断面図、第2図Aおよび第2図Bは従来の
素子分離領域の形成方法を説明する断面図である。 (1)は半導体基板、 (2)はパッド酸化膜、(3)
は第1のオキシナイトライド膜、 (4)はシリコン窒
化膜、 (5)は第2のオキシナンドライド膜、(6)
はサイドウオール膜、(7)はフィールド領域、(8)
はチャンネルストッパ領域、(9)はフィールド酸化膜
である。
Claims (1)
- (1)半導体基板の一主面に薄い酸化膜を介するか直接
第1のオキシナイトライド膜を付着する工程と、 前記第1のオキシナイトライド膜上をシリコン窒化膜で
被覆する工程と、 前記半導体基板のフィールド領域上の前記第1のオキシ
ナイトライド膜およびシリコン窒化膜をエッチング除去
する工程と、 前記半導体基板全面に新たに第2のオキシナイトライド
膜を付着し、異方性エッチングして前記第1のオキシナ
イトライド膜およびシリコン窒化膜の側面にサイドウォ
ール膜を形成する工程と、前記半導体基板のフィールド
領域を選択酸化する工程とを具備することを特徴とする
素子分離領域の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6474687A JPS63229838A (ja) | 1987-03-19 | 1987-03-19 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6474687A JPS63229838A (ja) | 1987-03-19 | 1987-03-19 | 素子分離領域の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63229838A true JPS63229838A (ja) | 1988-09-26 |
Family
ID=13267030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6474687A Pending JPS63229838A (ja) | 1987-03-19 | 1987-03-19 | 素子分離領域の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63229838A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03229419A (ja) * | 1990-02-02 | 1991-10-11 | Sharp Corp | 半導体装置の製造方法 |
US5294563A (en) * | 1991-04-30 | 1994-03-15 | Texas Instruments Incorporated | Sidewall-sealed and sandwiched poly-buffered locos isolation methods |
US5318922A (en) * | 1992-02-12 | 1994-06-07 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device |
US6297130B1 (en) * | 1991-04-30 | 2001-10-02 | Texas Instruments Incorporated | Recessed, sidewall-sealed and sandwiched poly-buffered LOCOS isolation methods |
-
1987
- 1987-03-19 JP JP6474687A patent/JPS63229838A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03229419A (ja) * | 1990-02-02 | 1991-10-11 | Sharp Corp | 半導体装置の製造方法 |
US5294563A (en) * | 1991-04-30 | 1994-03-15 | Texas Instruments Incorporated | Sidewall-sealed and sandwiched poly-buffered locos isolation methods |
US6297130B1 (en) * | 1991-04-30 | 2001-10-02 | Texas Instruments Incorporated | Recessed, sidewall-sealed and sandwiched poly-buffered LOCOS isolation methods |
US5318922A (en) * | 1992-02-12 | 1994-06-07 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5399520A (en) | Method for the formation of field oxide film in semiconductor device | |
US4541167A (en) | Method for integrated circuit device isolation | |
US5236861A (en) | Manufacturing method of metal-insulator-semiconductor device using trench isolation technique | |
JPS6340337A (ja) | 集積回路分離法 | |
US5236862A (en) | Method of forming oxide isolation | |
JPH08330297A (ja) | 半導体装置の素子分離膜及びその形成方法 | |
JPS6175540A (ja) | 集積回路の製法 | |
JPS63288043A (ja) | 側面隔離素子の分離方法 | |
JPS63229838A (ja) | 素子分離領域の形成方法 | |
JPH04278534A (ja) | 半導体装置の素子分離方法 | |
JPS61247051A (ja) | 半導体装置の製造方法 | |
JPS63302536A (ja) | 素子分離領域の形成方法 | |
JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
JPS61123152A (ja) | 半導体デバイスの分離方法 | |
US6153482A (en) | Method for fabricating LOCOS isolation having a planar surface which includes having the polish stop layer at a lower level than the LOCOS formation | |
JPS6321848A (ja) | 素子分離領域の形成方法 | |
JPH04151838A (ja) | 半導体装置の製造方法 | |
JPS63202935A (ja) | 素子分離領域の形成方法 | |
JPS604237A (ja) | 半導体装置の製造方法 | |
US6225186B1 (en) | Method for fabricating LOCOS isolation | |
JPS63202934A (ja) | 素子分離領域の形成方法 | |
JPS63217640A (ja) | 半導体装置の素子分離形成方法 | |
JPS59177941A (ja) | 素子分離領域の製造方法 | |
KR940006082B1 (ko) | 반도체 소자의 분리(isolation) 방법 | |
JP2995948B2 (ja) | 半導体装置の製造方法 |