JPH08330297A - 半導体装置の素子分離膜及びその形成方法 - Google Patents

半導体装置の素子分離膜及びその形成方法

Info

Publication number
JPH08330297A
JPH08330297A JP7242594A JP24259495A JPH08330297A JP H08330297 A JPH08330297 A JP H08330297A JP 7242594 A JP7242594 A JP 7242594A JP 24259495 A JP24259495 A JP 24259495A JP H08330297 A JPH08330297 A JP H08330297A
Authority
JP
Japan
Prior art keywords
trench
oxide film
forming
element isolation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7242594A
Other languages
English (en)
Inventor
Hyoung-Sub Kim
亨燮 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH08330297A publication Critical patent/JPH08330297A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】 酸素イオンの注入を利用した素子分離膜及び
その形成方法を提供する。 【解決手段】 素子分離膜は、半導体基板１００のフィ
ールド領域に形成されたトレンチ２４、トレンチ２４の
底に形成されたフィールド酸化膜２６及びフィールド酸
化膜２６の上部に、トレンチ２４を埋め立てるように形
成された絶縁層２８を具備する。その形成方法は、半導
体基板１００のフィールド領域に酸素イオンを注入する
段階と、酸素イオンの注入された前記領域を酸化させて
素子分離膜を形成する段階を含めてなる。従って、素子
分離の特性を改善することができ、バーズビークやディ
ッシング現象を抑制することができ、工程時間を縮め得
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、さらに詳細には、酸素イオンの注入を
利用した半導体装置の素子分離膜及びその形成方法に関
する。
【０００２】
【従来の技術】半導体装置の高集積化により、半導体基
板上に形成される個々の素子の大きさが縮小されるだけ
でなく、これらの素子を電気的に分離させる素子分離領
域の大きさも次第にサブミクロン級に縮小されている。
素子分離領域の形成はあらゆる製造工程段階において初
期段階の工程でありアクチブ領域の大きさ及び後工程段
階のマージンを左右するようになる。従って、これに効
果的に対処するためにフィールド絶縁膜の段差を平坦化
し得る技術が要求されておる。
【０００３】一般的に半導体装置の製造に広く利用され
る選択的酸化による素子分離方法（LOCal Oxidation of
silicon; 以下ＬＯＣＯＳと称する）は側面酸化（late
raloxidation ）によるバーズビーク（bird's beak ）
現象、熱工程で誘発されるバッファ層の応力による基板
シリコンの結晶欠陥及びチャネル阻止のためにイオン注
入された不純物の再分布などの問題により半導体装置の
電気的特性向上及び高集積化の趨勢の難点となってい
る。
【０００４】前記ＬＯＣＯＳの問題点を改善するために
提案されたトレンチ素子分離方法は、フィールド酸化膜
の形成において前記ＬＯＣＯＳのように熱酸化工程に依
らないので、熱酸化工程によって誘発される前記ＬＯＣ
ＯＳの短所をある程度減らすことができる。しかしなが
ら、強い素子分離の特性を確保するために基板に一定の
深さ以上にトレンチを形成する過程で基板シリコンに結
晶欠陥が誘発される。さらに、トレンチに絶縁物質をリ
フィリングする時、広いトレンチパターンではリフィリ
ングされた絶縁物質のプロファイルが不揃いなので不安
定な素子分離の特性及び一部の構造的な段差を誘発する
さらに他の問題を内包している。
【０００５】図を通じＬＯＣＯＳとトレンチによる素子
分離方法を簡単に説明する。図１Ａ及び図１Ｂは従来の
一般的なＬＯＣＯＳによる素子分離方法を説明するため
の断面図である。図１Ａを参照すれば、半導体基板１上
にパッド酸化膜３とシリコン窒化膜５を積層した後、写
真蝕刻工程によりフィールド領域９の前記シリコン窒化
膜を取り除く。次いで前記フィールド領域９にチャネル
阻止イオン７を注入すると、フィールド領域９とアクテ
ィブ領域１１が分離されて形成される。
【０００６】図１Ｂを参照すれば、フィールド領域９と
アクティブ領域１１が分離されて形成された前記半導体
基板体を酸化炉に装入し所定の条件の熱酸化工程を経る
ようになるとフィールド領域９にフィールド酸化膜１３
が形成される。前記ＬＯＣＯＳを利用した素子分離膜を
示す図１Ｂを参照すれば、フィールド酸化膜１３の下部
に熱拡散により不純物イオンの再分布が行われたチャネ
ル阻止領域１５が存在する。さらに、熱酸化工程中にフ
ィールド領域９に隣接した半導体基板もアクティブ領域
の方向に共に酸化されバーズビーク現象が発生する。従
って、最初のフィールド領域に比しバーズビークの発生
領域１９程度フィールド領域２０が長くなる。前記バー
ズビーク現象は微細パターンのデザインルールの限界を
制限し半導体装置の高集積化に障害となる。
【０００７】さらに、ＬＯＣＯＳ方法においては、通常
３０００Å以上の厚さに酸化膜を熱成長させるようにな
るが、半導体基板に選択的に覆われている窒化膜の下部
のアクティブ領域の境界面の付近に応力による結晶欠陥
が発生し素子と素子との間の漏れ電流を増やす。図２Ａ
〜図２Ｄは従来のトレンチ素子分離方法を説明するため
の工程順序による断面図である。
【０００８】図２Ａを参照すれば、半導体基板１上に熱
酸化方法で２４０Å程度の厚さのパッド酸化膜２を形成
した後、次いで低圧化学気相蒸着（Low Pressure Chemi
calVapor Deposition; 以下LPCVD と称する）の方法で
シリコン窒化膜４を１５００Å程度の厚さ、そして熱酸
化膜６を１０００Å程度の厚さに順に積層した後、フィ
ールド領域の前記熱酸化膜を写真蝕刻工程で取り除く。
【０００９】図２Ｂを参照すれば、アクティブ領域上に
残留する熱酸化膜を蝕刻マスクとして窒化膜４とパッド
酸化膜２を反応性イオン蝕刻した後、次いで半導体基板
１を乾式蝕刻してトレンチを形成する。この時、半導体
装置のデザインルールにより狭い領域と広い領域のトレ
ンチが基板に共存するようになる。次いで、前記トレン
チ内に熱酸化方法で側壁の酸化膜８を形成し、多結晶シ
リコン１０を５０００Å以上の厚さに沈積した後、前記
トレンチ内にのみ多結晶シリコンを埋め立てるために異
方性蝕刻を行うようになる。この時、狭い領域のトレン
チは完全に埋め立てられるが、広い領域のトレンチは中
央の部分が陥没される。従って、トレンチの大きさによ
りフィーリングプロファイルが変わる一種のローディン
グ効果が発生する。
【００１０】図２Ｃを参照すれば、熱酸化方法を利用し
てトレンチ内に埋め立てられた多結晶シリコンの上段に
フィールド酸化膜１２を形成するようになるが、この時
も広い領域のトレンチの陥没された部分は補正されな
い。図２Ｄを参照すれば、バッファ層（熱酸化膜、シリ
コン窒化膜及びパッド酸化膜）を緩衝酸化膜蝕刻液（弗
化アンモニアム（NH4F）と弗化水素（HF）が７：１に混
合された溶液；Buffered Oxide Echant;以下B.O.E と称
する）及び燐酸溶液で湿式蝕刻した後、犠牲酸化膜（図
示せず）を成長させた後、再び湿式蝕刻することにより
素子分離工程が完了される。
【００１１】前記トレンチを利用した素子分離方法にお
いて、広い領域のトレンチの中央部分に発生される多結
晶シリコンの陥没現象Ｇにより後続工程時ゲートライン
及びビットラインが短絡されたり配線特性に悪影響を及
ぼすようになり、製造収率も減るようになる。さらに、
フィールド酸化膜の形成時誘発されるバーズビーク現象
により素子分離領域を縮めることに限界がある。それ
に、バッファ層の熱酸化膜を蝕刻する時フィールド酸化
膜の一定の厚さが同時に蝕刻されるのでこのような工程
マージンを考慮しイールド酸化膜の厚さをさらに増加さ
せ、これにより前記バーズビーク現象はさらに著しく発
生され半導体装置の高集積化に大きな障害となってい
る。
【００１２】一方、前記トレンチを利用した素子分離の
問題点を解決するために科学的・物理的研磨（Chemical
Mechanical Polishing;以下ＣＭＰと称する) を利用し
た方法が提案された。前記ＣＭＰを利用した方法は、ト
レンチにリフィリングされた絶縁物質を横方向に除去す
るのでトレンチの埋め立て及びトレンチに過度にリフィ
リングされた絶縁物質の蝕刻方法として理想的なものと
考えられる。しかし、このＣＭＰ方法もやはりトレンチ
の幅が数ｍｍ程度に大きくなると、広いトレンチ領域の
中が皿模様に掘れるディッシング現象が発生し前記の不
安定な素子分離特性及び一部の構造的な段差を誘発する
問題がある。
【００１３】
【発明が解決しようとする課題】本発明の目的は高集積
化を具現し得る半導体装置の素子分離膜を提供すること
にある。本発明の他の目的は前記素子分離膜の適した形
成方法を提供することにある。
【００１４】
【課題を解決するための手段】前記の本発明の目的を達
成するために本発明の一実施例による半導体装置の素子
分離膜は、半導体基板のフィールド領域に形成されたト
レンチと、前記トレンチの底に形成されたフィールド酸
化膜と、前記酸化膜の上部に、前記トレンチを埋め立て
るように形成された絶縁膜を具備することを特徴とす
る。
【００１５】本発明の一実施例による半導体装置の素子
分離膜において、前記絶縁膜はその表面が平坦であるこ
とが望ましい。さらに、前記フィールド酸化膜は前記ト
レンチの底を基準にした時、（上部の厚さ／下部の厚
さ）≦１／２であることが望ましい。前記本発明の他の
目的を達成するために本発明の一実施例による素子分離
膜の形成方法は、半導体基板のフィールド領域に酸素イ
オンを注入する第１段階と、酸素イオンが注入された前
記領域を酸化させてフィールド領域に素子分離膜を形成
する第２段階を含むことを特徴とする。
【００１６】本発明の望ましい実施例による素子分離膜
の形成方法において、前記第１段階で、酸素イオンを30
〜150keVのエネルギ、 1.0×1015〜1.0 ×1019イオン/c
m2のドーズ（ｄｏｓｅ）量で注入することが望ましい。
さらに、前記第２段階で、前記フィールド酸化膜は半導
体基板の表面を基準にした時、（上部の厚さ／下部の厚
さ）≦１／２になるように形成されることが望ましい。
【００１７】前記第１段階前に、半導体基板上にパッド
酸化膜及び酸化阻止層を順次に積層する段階及び前記酸
化阻止層及びパッド酸化膜をパタニングしてフィールド
領域に開口部を形成する段階をさらに具備することが望
ましい。この際、前記酸化阻止層はシリコン窒化物を 1
000 〜2000Å程度の厚さに積層して形成されることがさ
らに望ましい。
【００１８】前記本発明の他の目的を達成するための本
発明の他の実施例による素子分離膜の形成方法は、半導
体基板のフィールド領域にトレンチを形成する第１段階
と、前記トレンチの底に酸素イオンを注入する第２段階
と、前記酸素イオンの注入された部分を酸化させてフィ
ールド酸化膜を形成する第３段階と、前記トレンチを埋
め立てるように絶縁物質を沈積して素子分離膜を形成す
る第４段階を含むことを特徴とする。
【００１９】本発明の望ましい実施例において、前記第
１段階前に、半導体基板に蝕刻阻止層を形成する段階、
フィールド領域上の前記蝕刻阻止層を蝕刻して開口部を
形成する段階をさらに含むことが望ましい。前記蝕刻阻
止層は酸化膜、窒化膜（ＳｉＮ）、酸窒化膜（ＳｉＯ
Ｎ）及び酸化膜と窒化膜の二重膜中のいずれか一つの物
質で形成されることが望ましい。
【００２０】前記第２段階で、酸素イオンを 30〜150ke
Vのエネルギと1.0 ×1015〜1.0 ×1019イオン／ｃｍ2
のドーズ（ｄｏｓｅ）量で注入することが望ましい。前
記第３段階で、前記フィールト酸化膜は半導体基板の表
面を基準にし、（上部の厚さ／下部の厚さ）≦１／２に
なるように形成されることが望ましい。前記第４段階
後、化学的・物理的研磨（ＣＭＰ）法を使用して前記素
子分離膜を平坦化する段階をさらに含むことが望まし
い。
【００２１】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。素子分離膜の構造 図３は本発明による素子分離膜を示した断面図であり、
部材符号“１００”は半導体基板を、“２４”はトレン
チを、“２６”はフィールド酸化膜を、“２８”は絶縁
層をそれぞれ示す。
【００２２】図３に示されたように本発明による素子分
離膜は、半導体基板１００のフィールド領域に形成され
たトレンチ２４と、トレンチの底に形成されたフィール
ド酸化膜２６と、トレンチを完全に埋め立てるようにフ
ィールド酸化膜２６上に形成された絶縁層２８とにより
構成される。前記絶縁層２８はその表面が平坦であり、
前記フィールド酸化膜はトレンチの底を基準にした時、
（上部の厚さ／下部の厚さ）≦１／２であることが望ま
しい。
【００２３】前記素子分離膜によれば、従来のトレンチ
による素子分離膜より素子分離膜が半導体基板の表面の
下に深く形成されているので、素子分離の特性を改善す
ることができ、素子分離膜の表面が平坦なので段差を防
止し得る。製造方法 図４Ａ〜図８Ｅは本発明による素子分離膜の形成方法を
説明するための断面図であり、本発明の望ましい実施例
を工程順に従って示した。
【００２４】（実施例１）図４Ａ〜図５Ｄは本発明の第
１実施例による断面図であり、ＬＯＣＯＳ方法に本発明
を適用した例である。図４Ａはアクティブ領域及びフィ
ールド領域を限定するためのパターンを形成する段階の
断面図である。
【００２５】この段階は、半導体基板３０上にパッド酸
化膜３２及び酸化阻止層３４を順に積層する第１段階、
前記酸化阻止層上に感光膜を塗布した後、フィールド領
域の前記感光膜を取り除いて感光膜パターン３６を形成
する第２段階及び前記感光膜パターンを蝕刻マスクとす
る写真蝕刻工程を施し酸化阻止層及びパッド酸化膜をパ
タニングすることにより半導体基板のフィールド領域を
露出させる開口部を形成する第３段階で行われる。
【００２６】前記パッド酸化膜３２としては、例えば１
００〜１０００Å位の熱酸化膜を使用する。前記酸化阻
止層３４は所定の熱酸化工程に対し基板を保護し得る物
質として、例えば１０００〜２０００Å位のシリコン窒
化膜を使用することが望ましい。図４Ｂは酸素イオンの
注入段階を示す断面図であり、パターン形成工程により
表面に露出された領域の半導体基板に酸素イオンを注入
することにより酸素イオンの注入層３７が形成される。
この際、前記イオン注入工程は、例えば30〜150keVの注
入エネルギと1.0 ×1015〜1.0 ×1019イオン／ｃｍ2 の
ドーズ（ｄｏｓｅ）量で酸素イオンを注入することが望
ましく、必要によって様々な条件で多段階にイオン注入
を施すことも可能である。
【００２７】図５Ｃはフィールド酸化膜３８を形成する
段階の断面図である。具体的に、前記感光膜パターン
（図４Ｂの３６）を取り除いた後、前記半導体基板に対
し熱酸化を施して５００〜３０００Å位の厚さのフィー
ルド酸化膜３８を形成する。通常の酸化条件により基板
に供給される酸素だけでなく、注入された酸素とシリコ
ンが結合してシリコン酸化膜（Ｓｉ０2 ）が成長するよ
うになる。この際、半導体基板には既に酸素イオン注入
層が形成されているので、酸化がさらに速く行われる。
従って、所望の深さのフィールド酸化膜を得るための酸
化時間を縮めることができる。さらに、通常のＬＯＣＯ
Ｓ工程に比し熱酸化量を減らすことができるので、バー
ズビーク現象も減らし得る。
【００２８】前記酸化工程で形成されるフィールド酸化
膜は、前記半導体基板の表面を基準にした時、（上部の
厚さ／下部の厚さ）≦１／２であることが望ましい。図
５Ｄは最終的な素子分離領域を形成する段階の断面図で
あり、前記パッド酸化膜及び酸化素子層を取り除くこと
により最終的な素子分離領域を完成する。前記本発明の
第１実施例によれば、半導体基板の下部にフィールド酸
化膜が深く形成されるので素子分離の特性を改善し得
る。さらに、所望の深さのフィールド酸化膜を得るため
の時間を縮めることができるので、バーズビーク量を減
らし得る。
【００２９】（実施例２）図６Ａ〜図８Ｅは本発明の第
２実施例による半導体装置の素子分離膜の形成工程を工
程順に従って示した断面図であり、一般的なトレンチ素
子分離に適用した場合である。図６Ａはアクティブ領域
及びフィールド領域を限定するための活性パターンを形
成する段階の断面図である。
【００３０】この段階は、半導体基板４０上にパッド酸
化膜４２を形成する第１段階、前記パッド酸化膜上に蝕
刻阻止層４４を形成する第２段階、前記蝕刻阻止層上に
絶縁層４６を形成する第３段階、前記絶縁層上に感光膜
パターン４８を形成する第４段階及び前記感光膜パター
ンを蝕刻マスクとして前記絶縁層、蝕刻阻止層及びパッ
ド酸化膜を順に蝕刻してフィールド領域の半導体基板を
露出させる開口部を形成する第５段階で行われる。
【００３１】前記パッド酸化膜４２は、例えば１００〜
１０００Åの厚さの熱酸化膜として形成し、前記絶縁層
４６は、例えば５００〜２０００Åの厚さの高温酸化膜
（High Temperature Oxide; HTO ）として形成すること
が望ましい。さらに、前記蝕刻阻止層４４は半導体基板
にトレンチを形成するための所定の蝕刻工程時蝕刻液よ
り基板を保護することができる物質であり、例えば酸化
膜、シリコン窒化膜（ＳｉＮ）、シリコン酸化窒化膜
（ＳｉＯＮ）及び酸化膜と窒化膜より構成された二重膜
中のいずれか一つを、例えば１０００〜２０００Åの厚
さに形成することが望ましい。
【００３２】図７Ｂはトレンチの形成及び酸素イオンの
注入段階の断面図である。これは、前記パターンにより
表面に露出されたフィールド領域の半導体基板を蝕刻し
てトレンチ５０を形成する第１段階及び前記トレンチの
底に酸素イオンを注入する第２段階で行われる。前記第
１段階で、前記トレンチは５００〜３５００Å位の深さ
に形成することが望ましい。
【００３３】前記第２段階は酸素イオンを、例えば 30
〜150keVの注入エネルギと1.0 ×101 5〜1.0 ×1019イオ
ン／ｃｍ2 のドーズ（ｄｏｓｅ）で注入することにより
行われる。必要によっては様々なイオン条件で多段階の
イオン注入を施すことも可能である。未説明符号５２は
酸素イオン注入層を示す。図７Ｃは前記トレンチの底に
フィールド酸化膜５４を形成する段階の断面図である。
具体的に酸素イオンの注入された半導体基板に対し熱酸
化を施して前記トレンチ内に１００〜１０００Å位の厚
さのフィールド酸化膜５４を形成する。前記熱酸化工程
時トレンチの外部より酸素が供給されて酸化が行われ
る。この時、トレンチの底に既に形成されている酸素イ
オン注入層５２の酸素イオンも基板のシリコンと結合し
てフィールド酸化膜が成長する。従って、酸素イオン注
入層５２により酸化がさらに速く行われ、基板の奥深い
所にフィールド酸化膜５４を位置させ得る。それに、フ
ィールド酸化膜５４はトレンチの下部だけでなくトレン
チの底より上部にも形成されるので、フィールド酸化膜
が成長するに連れトレンチの深さが縮められる。従っ
て、後続くＣＭＰを利用した平坦化工程より発生し得る
ディシングの問題を著しく改善することができる。
【００３４】図８Ｄはトレンチに絶縁物質５６を沈積し
て平坦化する段階の断面図である。この段階はトレンチ
内にフィールド酸化膜５４が形成されている状態で、前
記トレンチが完全に埋め立てられるように絶縁物質５６
を厚く沈積する第１段階、絶縁物質５６を平坦化する第
２段階及び酸化阻止層４４上の絶縁層（図７Ｃの４６）
を取り除く第３段階で行われる。
【００３５】絶縁物質５６を平坦化する前記第２段階
は、酸化阻止層４４を蝕刻マスクとして、例えばＣＭＰ
方法を用いて行うことができる。図８Ｅは最終的な素子
分離領域を形成する段階の断面図である。具体的に前記
酸化阻止層（図８Ｄの４４）とパッド酸化膜（図８Ｄの
４２）を順に取り除くことによりフィールド酸化膜５４
と、フィールド酸化膜５４上に埋め立てられた絶縁物質
５６とよりなった最終的な素子分離領域（５４及び５
６）を完成する。
【００３６】前記本発明の第２実施例によれば、従来の
トレンチ素子分離方法による素子分離膜より厚い素子分
離膜を形成することができるので、素子分離膜の方法を
改善することができ、熱酸化膜の成長によるトレンチの
深さの減少により後続平坦化工程、特にＣＭＰ工程の適
用時ディッシング現象を抑制し得る。
【００３７】
【発明の効果】以下、本発明による半導体装置の素子分
離膜及びその形成方法によれば、半導体基板に酸素イオ
ンを注入した後フィールド酸化膜を形成することにより
基板の奥深い所にフィールド酸化膜を形成し得るので、
素子分離の特性を改善することができ、バーズビークや
ディッシング現象を抑制することができる。さらに、フ
ィールド酸化膜の形成時間を縮めることができるので工
程時間を縮め得る。本発明は前記実施例に限らず、多様
な素子分離の構造に対する多くの変形が本発明の技術的
な思想内で当分野の通常の知識を持つ者により実施可能
であることは明らかである。
【図面の簡単な説明】
【図１】（Ａ）及び（Ｂ）は従来のＬＯＣＯＳによる素
子分離方法を説明するために示された断面図である。
【図２】（Ａ）〜（Ｄ）は従来のトレンチ素子分離方法
を説明するために示された断面図である。
【図３】本発明による素子分離膜の示された断面図であ
る。
【図４】（Ａ）及び（Ｂ）は本発明の第１実施例による
素子分離方法を説明するために工程順に示した断面図で
ある。
【図５】（Ｃ）及び（Ｄ）は本発明の第１実施例による
素子分離方法を説明するために工程順に示した断面図で
ある。
【図６】（Ａ）は本発明の第２実施例による素子分離方
法を説明するために工程順に示した断面図である。
【図７】（Ｂ）及び（Ｃ）は本発明の第２実施例による
素子分離方法を説明するために工程順に示した断面図で
ある。
【図８】（Ｄ）及び（Ｅ）は本発明の第２実施例による
素子分離方法を説明するために工程順に示した断面図で
ある。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板のフィールド領域に形成され
    たトレンチと、 前記トレンチの底に形成されたフィールド酸化膜と、 前記酸化膜の上部に、前記トレンチを埋め立てるように
    形成された絶縁膜を具備することを特徴とする半導体装
    置の素子分離膜。
  2. 【請求項２】 前記フィールド酸化膜は前記トレンチの
    底を基準にした時、（上部の厚さ／下部の厚さ）≦１／
    ２であることを特徴とする請求項１記載の半導体装置の
    素子分離膜。
  3. 【請求項３】 半導体基板のフィールド領域に酸素イオ
    ンを注入する第１段階と、 酸素イオンが注入された前記領域を酸化させてフィール
    ド領域に素子分離膜を形成する第２段階を含むことを特
    徴とする半導体装置の素子分離膜の形成方法。
  4. 【請求項４】 前記第１段階において、酸素イオンを30
    〜150keVのエネルギで、かつ1.0 ×1015〜1.0 ×1019イ
    オン／cm2 のドーズ(DOSE)量で注入することを特徴とす
    る請求項３記載の半導体装置の素子分離膜形成方法。
  5. 【請求項５】 前記第２段階で、前記フィールド酸化膜
    は半導体基板の表面を基準にした時、（上部の厚さ／下
    部の厚さ）≦１／２になるように形成されることを特徴
    とする請求項３記載の半導体装置の素子分離膜の形成方
    法。
  6. 【請求項６】 前記第１段階の前に、半導体基板上にパ
    ッド酸化膜及び酸化阻止層を順次に積層する段階及びフ
    ィールド領域の半導体基板上のパッド酸化膜及び酸化阻
    止層をパタニングして開口部を形成する段階をさらに具
    備することを特徴とする請求項３記載の半導体装置の素
    子分離膜の形成方法。
  7. 【請求項７】 半導体基板のフィールド領域にトレンチ
    を形成する第１段階と、 前記トレンチの底に酸素イオンを注入する第２段階と、 前記酸素イオンの注入された部分を酸化させてフィール
    ド酸化膜を形成する第３段階と、 前記トレンチを埋め立てるように絶縁物質を沈積して素
    子分離膜を形成する第４段階を含むことを特徴とする半
    導体装置の素子分離膜の形成方法。
  8. 【請求項８】 前記第１段階の前に、半導体基板に蝕刻
    阻止層を形成する段階、フィールド領域上の前記蝕刻阻
    止層を蝕刻して開口部を形成する段階をさらに含むこと
    を特徴とする請求項７記載の半導体装置の素子分離膜の
    形成方法。
  9. 【請求項９】 前記第３段階で 前記フィールド酸化膜
    は半導体基板の表面を基準にし、（上部の厚さ／下部の
    厚さ）≦１／２になるように形成されることを特徴とす
    る請求項７記載の半導体装置の素子分離膜の形成方法。
  10. 【請求項１０】 前記第４段階後、科学的・物理的研磨
    法を使用して前記素子分離膜を平坦化する段階をさらに
    含むことを特徴とする請求項７記載の半導体装置の素子
    分離膜の形成方法。
JP7242594A 1995-05-30 1995-09-21 半導体装置の素子分離膜及びその形成方法 Pending JPH08330297A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950013963A KR0176153B1 (ko) 1995-05-30 1995-05-30 반도체 장치의 소자분리막 및 그 형성방법
KR1995P13963 1995-05-30

Publications (1)

Publication Number Publication Date
JPH08330297A true JPH08330297A (ja) 1996-12-13

Family

ID=19415948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7242594A Pending JPH08330297A (ja) 1995-05-30 1995-09-21 半導体装置の素子分離膜及びその形成方法

Country Status (3)

Country Link
US (1) US5807784A (ja)
JP (1) JPH08330297A (ja)
KR (1) KR0176153B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19911977B4 (de) * 1998-03-20 2007-10-04 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
JP2009512219A (ja) * 2005-10-14 2009-03-19 サンディスク コーポレイション 狭小ギャップ絶縁領域用の自己整合溝の充填

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
KR100228773B1 (ko) * 1996-12-31 1999-11-01 김영환 반도체소자 및 그 제조방법
KR100444315B1 (ko) * 1997-06-28 2004-11-09 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
US6399462B1 (en) * 1997-06-30 2002-06-04 Cypress Semiconductor Corporation Method and structure for isolating integrated circuit components and/or semiconductor active devices
US6258693B1 (en) * 1997-12-23 2001-07-10 Integrated Device Technology, Inc. Ion implantation for scalability of isolation in an integrated circuit
US5939750A (en) * 1998-01-21 1999-08-17 Advanced Micro Devices Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers
US6297126B1 (en) 1999-07-12 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
US6265302B1 (en) 1999-07-12 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Partially recessed shallow trench isolation method for fabricating borderless contacts
KR100313523B1 (ko) * 1999-10-09 2001-11-15 김영환 반도체 장치의 분리구조 형성방법
US6607984B1 (en) 2000-06-20 2003-08-19 International Business Machines Corporation Removable inorganic anti-reflection coating process
US6432797B1 (en) 2001-01-25 2002-08-13 Chartered Semiconductor Manufacturing Ltd. Simplified method to reduce or eliminate STI oxide divots
US6465324B2 (en) * 2001-03-23 2002-10-15 Honeywell International Inc. Recessed silicon oxidation for devices such as a CMOS SOI ICs
KR20030056217A (ko) * 2001-12-27 2003-07-04 동부전자 주식회사 반도체 섭스트레이트의 소자 분리 방법
US6576558B1 (en) * 2002-10-02 2003-06-10 Taiwan Semiconductor Manufacturing Company High aspect ratio shallow trench using silicon implanted oxide
JP2004152962A (ja) * 2002-10-30 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005197475A (ja) * 2004-01-07 2005-07-21 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
JP4564272B2 (ja) * 2004-03-23 2010-10-20 株式会社東芝 半導体装置およびその製造方法
US7176104B1 (en) * 2004-06-08 2007-02-13 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with deep oxide region
US20060134882A1 (en) * 2004-12-22 2006-06-22 Chartered Semiconductor Manufacturing Ltd. Method to improve device isolation via fabrication of deeper shallow trench isolation regions
JP5151012B2 (ja) * 2005-05-30 2013-02-27 富士電機株式会社 半導体装置の製造方法
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US7884440B2 (en) * 2006-04-26 2011-02-08 Magnachip Semiconductor, Ltd. Semiconductor integrated circuit
US8112817B2 (en) * 2006-10-30 2012-02-07 Girish Chiruvolu User-centric authentication system and method
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
JP5144964B2 (ja) * 2007-06-05 2013-02-13 スパンション エルエルシー 半導体装置の製造方法
CN110416089B (zh) * 2019-07-31 2023-02-03 上海华虹宏力半导体制造有限公司 一种ldmos的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188938A (ja) * 1983-04-12 1984-10-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS61216456A (ja) * 1985-03-22 1986-09-26 Fujitsu Ltd 半導体装置の製造方法
US4842675A (en) * 1986-07-07 1989-06-27 Texas Instruments Incorporated Integrated circuit isolation process
JPS63110658A (ja) * 1986-10-27 1988-05-16 Nec Kansai Ltd 半導体装置の製造方法
JPH0324727A (ja) * 1989-06-22 1991-02-01 Toshiba Corp 半導体装置の製造方法
US5498566A (en) * 1993-11-15 1996-03-12 Lg Semicon Co., Ltd. Isolation region structure of semiconductor device and method for fabricating the same
US5393693A (en) * 1994-06-06 1995-02-28 United Microelectronics Corporation "Bird-beak-less" field isolation method
US5445989A (en) * 1994-08-23 1995-08-29 United Microelectronics Corp. Method of forming device isolation regions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19911977B4 (de) * 1998-03-20 2007-10-04 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
JP2009512219A (ja) * 2005-10-14 2009-03-19 サンディスク コーポレイション 狭小ギャップ絶縁領域用の自己整合溝の充填

Also Published As

Publication number Publication date
KR960043108A (ko) 1996-12-23
KR0176153B1 (ko) 1999-04-15
US5807784A (en) 1998-09-15

Similar Documents

Publication Publication Date Title
JPH08330297A (ja) 半導体装置の素子分離膜及びその形成方法
US6069057A (en) Method for fabricating trench-isolation structure
US5516720A (en) Stress relaxation in dielectric before metallization
US7902628B2 (en) Semiconductor device with trench isolation structure
US6071792A (en) Methods of forming shallow trench isolation regions using plasma deposition techniques
EP0739032B1 (en) Isolation method of semiconductor device
JPH1012718A (ja) トレンチ素子分離方法
JPH09129721A (ja) 半導体装置の製造方法
JP2006041503A (ja) フラッシュメモリ素子の製造方法
JP2802600B2 (ja) 半導体装置の製造方法
US5733813A (en) Method for forming planarized field isolation regions
US5371036A (en) Locos technology with narrow silicon trench
US6008526A (en) Device isolation layer for a semiconductor device
US6677634B2 (en) Method for fabricating semiconductor device
JPH11145273A (ja) 半導体装置の製造方法
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
US20030181014A1 (en) Method of manufacturing semiconductor device with STI
KR100355870B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100675879B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100532755B1 (ko) 섀로우 트랜치 분리막 형성 방법
KR100221626B1 (ko) 반도체장치의 소자분리막 및 그의 형성방법
JPH08264634A (ja) 半導体装置における分離形成方法
KR19990066239A (ko) 셜로우 트랜치 아이솔레이션을 구비한 반도체 소자 및 그 제조방법
JPH0278247A (ja) 半導体装置の製造方法
JP2002100670A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050719