JP2006041503A - フラッシュメモリ素子の製造方法 - Google Patents

フラッシュメモリ素子の製造方法 Download PDF

Info

Publication number
JP2006041503A
JP2006041503A JP2005186726A JP2005186726A JP2006041503A JP 2006041503 A JP2006041503 A JP 2006041503A JP 2005186726 A JP2005186726 A JP 2005186726A JP 2005186726 A JP2005186726 A JP 2005186726A JP 2006041503 A JP2006041503 A JP 2006041503A
Authority
JP
Japan
Prior art keywords
film
oxide film
region
voltage region
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005186726A
Other languages
English (en)
Other versions
JP4633554B2 (ja
Inventor
In Kwon Yang
麟 權 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006041503A publication Critical patent/JP2006041503A/ja
Application granted granted Critical
Publication of JP4633554B2 publication Critical patent/JP4633554B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

【課題】ＳＡ−ＳＴＩ工程の際にセル領域で発生するトンネル酸化膜のスマイリング現象と素子分離膜のギャップフィリング不良を防止する。
【解決手段】セル領域にはパッド酸化膜が形成され、低電圧領域には低電圧ゲート酸化膜が形成され、高電圧領域には高電圧ゲート酸化膜が形成された半導体基板を提供する段階と、前記低電圧領域及び前記高電圧領域に第１ポリシリコン膜を形成する段階と、前記第１ポリシリコン膜を含む全体構造の上部にパッド窒化膜を蒸着する段階と、前記セル領域に形成された前記パッド窒化膜、前記パッド酸化膜及び前記半導体基板の一部をパターニングして第１トレンチを形成する段階と、前記低電圧領域と前記高電圧領域に形成された前記パッド窒化膜、前記第１ポリシリコン膜、前記低電圧ゲート酸化膜、前記高電圧ゲート酸化膜及び前記半導体基板の一部をパターニングして第２及び第３トレンチを形成する段階とを含む。
【選択図】図４

Description

本発明は、フラッシュメモリ素子の製造方法に係り、特に、ＳＡ−ＳＴＩ(Self Align Shallow Trench Isolation)工程の適用時にセル領域で発生するトンネル酸化膜のスマイリング(smiling)現象と素子分離膜のギャップフィリング(gapfilling)不良を防止することが可能なフラッシュメモリ素子の製造方法に関する。
一般に、フラッシュメモリ素子は、セルの形成されるセル領域と周辺回路領域に分離されるが、周辺回路領域は、高電圧用トランジスタの形成される高電圧領域と、低電圧用トランジスタの形成される低電圧領域とに分離される。
一方、９０ｎｍ以下のフラッシュメモリ素子において、素子分離膜はＳＡ−ＳＴＩ工程で形成することが普遍的である。この場合、セル領域と周辺回路領域の両方ともにＳＡ−ＳＴＩ工程を適用して素子分離膜を形成する。
一般に、ＳＡ−ＳＴＩ工程は、半導体基板上にゲート誘電膜（または、トンネル酸化膜）として用いられる酸化膜を形成した後、その上部にゲート電極（すなわち、フローティングゲート）用ポリシリコン層を蒸着する。その後、前記ポリシリコン層上に保護用窒化膜を蒸着した後、フォトリソグラフィ(photo lithography)工程を用いたエッチング工程を行ってトレンチを形成する。次に、普通、ＨＤＰ酸化膜を用いて前記トレンチを埋め立てた後、ＣＭＰ(ChemicalMechanical Polishing)工程を行って素子分離膜を定義する。その後、ウェットエッチング工程を用いて素子分離膜の高さを調節した後、窒化膜を除去する。
ところが、この場合、セル領域には、図９に示すようなトンネル酸化膜のスマイリング現象と、図１０に示すような素子分離膜のギャップフィリング不良などが発生する。これは、７０ｎｍ以下のパターンサイズ(pattern size)を有するトレンチにおいて酸化膜または誘電膜を介して、下部の長さ(length size)が上部の長さより大きい場合（すなわち、上部パターンの大きさが小さい場合）、後続の熱酸化工程によってポリシリコン膜の酸化が急激に上部パターンの側部で行われるためである。このような現象は、やや凹んだプロファイル形状を持つため、スマイリング現象という。そして、このような現象により、トレンチのエッチング後に行われる後続の熱酸化工程とＨＤＰ酸化膜蒸着工程の際に上部パターンのプロファイル変形またはアクティブ領域の長さ差を誘発させることにより、ＨＤＰ酸化膜がよく埋め立てられずにボイドが発生するおそれがある。
そこで、本発明は、かかる問題点を解決するためのもので、その目的は、ＳＡ−ＳＴＩ工程の際にセル領域で発生するトンネル酸化膜のスマイリング現象と素子分離膜のギャップフィリング不良を防止することが可能なフラッシュメモリ素子の製造方法を提供することにある。
上記目的を達成するための本発明のある観点によれば、セル領域にはパッド酸化膜が形成され、低電圧領域には低電圧ゲート酸化膜が形成され、高電圧領域には高電圧ゲート酸化膜が形成された半導体基板を提供する段階と、前記低電圧領域及び前記高電圧領域に第１ポリシリコン膜を形成する段階と、前記第１ポリシリコン膜を含む全体構造の上部にパッド窒化膜を蒸着する段階と、前記セル領域に形成された前記パッド窒化膜、前記パッド酸化膜及び前記半導体基板の一部をパターニングして第１トレンチを形成する段階と、前記低電圧領域と前記高電圧領域に形成された前記パッド窒化膜、前記第１ポリシリコン膜、前記低電圧ゲート酸化膜、前記高電圧ゲート酸化膜及び前記半導体基板の一部をパターニングして第２及び第３トレンチを形成する段階と、前記第１〜第３トレンチが埋め立てられるように素子分離膜を形成する段階と、前記パッド窒化膜を除去する段階と、前記素子分離膜の形成された全体構造の上部にトンネル絶縁膜を形成する段階と、前記トンネル絶縁膜上に第２ポリシリコン膜を蒸着した後、パターニングしてフローティングゲートを形成する段階とを含む、フラッシュメモリ素子の製造方法を提供する。
本発明によれば、フラッシュメモリ素子の製造工程において、セル領域ではＳＴＩ工程を行って素子分離膜を形成することにより、パターンのアスペクト比を減少させてＨＤＰギャップフィリング不良を改善し、トンネル酸化膜のスマイリング現象を防止してフラッシュメモリ素子のプログラム速度を向上させることができる。
また、本発明によれば、フラッシュメモリ素子の製造工程において、周辺回路領域ではＳＡ−ＳＴＩ工程を行って素子分離膜を形成することにより、高電圧ゲート酸化膜及び低電圧ゲート酸化膜の特性低下を防止することができる。
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。同一の参照番号は同一の機能を行う同一要素である。
図１〜図８は本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。以下では、説明の便宜上、セル領域は「Ｃｅｌｌ」で表示し、高電圧領域は「ＨＶ」で表示し、低電圧領域は「ＬＶ」で表示した。
図１を参照すると、前処理洗浄工程で処理された半導体基板１０を提供する。ここで、前処理洗浄工程は、ＤＨＦ（Diluted HF：例えば５０：１の割合でＨ２Ｏで希釈されたＨＦ溶液）で洗浄した後、ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ溶液が所定の割合で混合された溶液）で洗浄し、或いはＢＯＥ（BufferOxide Etchant：例えば１００：１または３００：１の割合でＨ２Ｏで希釈されたＨＦとＮＨ４Ｆの混合溶液（ＨＦとＮＨ４Ｆの比は１：４〜１：７））で洗浄した後、ＳＣ−１で洗浄することができる。
その後、半導体基板１０上にはスクリーン酸化膜（図示せず）を形成する。ここで、前記スクリーン酸化膜は、後続の工程で行われるイオン注入工程によって半導体基板１０の界面が損傷することを防止するために形成する。
次に、半導体基板１０内にはイオン注入工程を行ってウェル（図示せず）を形成する。半導体基板１０がｐ型基板の場合、前記ウェルはＴＮ−ウェル(Triple N-well)及びＰウェルから構成できる。ＴＮウェルはリン（Ｐ）を用いたイオン注入工程を行って形成し、Ｐウェルは硼素（Ｂ）を用いたイオン注入工程を行って形成する。
その後、チャネルを形成するために半導体基板１０にしきい値電圧イオン注入工程を行う。次いで、半導体基板１０上に酸化膜１１を形成する。ここで、酸化膜１１はセル領域Ｃｅｌｌと低電圧領域ＬＶに比べて高電圧領域ＨＶでさらに厚く形成される。一例として、酸化膜１１の形成方法を簡略に説明する。まず、湿式酸化工程を行ってセル領域Ｃｅｌｌ、低電圧領域ＬＶ及び高電圧領域ＨＶを含む全体構造の上部に薄く酸化膜を形成した後、高電圧領域ＨＶがオープンされるマスクを用いた湿式酸化工程をもう１回行って高電圧領域ＨＶに厚く酸化膜１１を形成する。このような酸化膜１１は、７５０℃〜８００℃の温度範囲内で湿式酸化工程を行った後、９００℃〜９１０℃の温度範囲でＮ２を用いたアニール工程を行って形成することができる。
一方、以下では、説明の便宜上、セル領域Ｃｅｌｌに形成された酸化膜１１はパッド酸化膜１１ａといい、低電圧領域ＬＶに形成された酸化膜１１は低電圧ゲート酸化膜１１ｂといい、高電圧領域ＨＶに形成された酸化膜１１は高電圧ゲート酸化膜１１ｃという。
その後、パッド酸化膜１１ａ、低電圧ゲート酸化膜１１ｂ及び高電圧ゲート酸化膜１１ｃを含む全体構造の上部にポリシリコン膜１２（以下、「第１ポリシリコン膜）という）を蒸着する。ここで、第１ポリシリコン膜１２は、粒子サイズが最小化されて電界集中が防止できるように、５３０℃〜６８０℃の温度範囲で０．１ｔｏｒｒ〜３ｔｏｒｒの低圧で３００Å〜５００Åの厚さに蒸着することが好ましい。一方、第１ポリシリコン膜１２は、酸化抵抗性の低いアンドーフト(undoped)非晶質シリコン膜で蒸着し、あるいはドーピング濃度の低い低濃度ドーフト非晶質シリコン膜で蒸着することができる。ここで、アンドーフト非晶質シリコン膜は、ＬＰＣＶＤ(LowPressure Chemical Vapor Deposition)方式によってＳｉＨ４ガスを用いて４８０℃〜５５０℃の温度範囲内で０．１ｔｏｒｒ〜０．３ｔｏｒｒの低圧で蒸着することができる。ドーフト非晶質シリコン膜は、ＬＰＣＶＤ方式でＳｉ２Ｈ６とＰＨ３ガスを用いて４８０℃〜５５０℃の温度範囲内で０．１ｔｏｒｒ〜０．３ｔｏｒｒの低圧で蒸着することができる。
図２を参照すると、第１ポシリコン膜１２の上部にフォトレジスト膜を塗布した後、フォトマスクを用いた露光及び現像工程を行ってフォトレジストパターン（図示せず）を形成する。
前記フォトレジストパターンをエッチングマスクとして用いたエッチング工程を行い、セル領域Ｃｅｌｌに蒸着された第１ポリシリコン膜１２をパターニングして除去する。この際、低電圧領域ＬＶに蒸着された第１ポリシリコン膜１２の一部もパターニングされて除去されるようにすることができる。これにより、セル領域Ｃｅｌｌのパッド酸化膜１１ａが露出する。一方、前記エッチング工程は、第１ポリシリコン膜１２とパッド酸化膜１１ｃ間のエッチング選択比を高くしてエッチング工程の際にパッド酸化膜１１ｃの損失を最小化させることが好ましい。例えば、前記エッチング工程は、エッチング装備として、ＴＣＰ(Transformer Coupled Plasma)またはＭＥＲＩＥ(Magnetically Enhanced ReactiveIon beam Etching)プラズマ形態をソースとする装備を用いて、Ｃｌ２／Ｏ２、ＨＢｒ／Ｏ２、Ｈｅ／ＨＢｒ／Ｏ２タイプのガスを使用して行う。この際、ガスの割合はＣｌ２：Ｏ２＝５：１〜７：１、ＨＢｒ：Ｏ２＝１５０：１〜２００：１、Ｈｅ：ＨＢｒ：Ｏ２＝７５：１４０：１または７０：１５０：１とし、圧力は１０ｍＴ〜３０ｍＴとし、バイアスパワーは６０Ｗ〜２００Ｗとし、トップパワー及びソースパワーは３００Ｗ〜５００Ｗとする。その後、ストリップ工程を行って前記フォトレジストパターンを除去する。
図３を参照すると、パターニングされた第１ポリシリコン膜１２を含む全体構造上にパッド窒化膜１３を蒸着する。ここで、パッド窒化膜１３はＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法で少なくとも５００Åの厚さに蒸着することができる。
図４を参照すると、パッド窒化膜１３上にフォトレジスト膜を塗布した後、フォトマスクを用いた露光及び現像工程を行ってフォトレジストパターン（図示せず）を形成する。ここで、フォトレジストパターンは、セル領域にトレンチを形成するためのエッチングマスクとして用いられる。
その後、前記フォトレジストパターンをエッチングマスクとして用いたエッチング工程を行い、セル領域Ｃｅｌｌのパッド窒化膜（図３の「１３」参照）、パッド酸化膜１１ａ及び半導体基板１０の一部をエッチングしてセル領域Ｃｅｌｌにトレンチ（図示せず）を形成する。
次いで、ストリップ工程を行って前記フォトレジストパターンを除去する。その後、トレンチの形成された全体構造上にフォトレジスト膜を塗布した後、フォトマスクを用いた露光及び現像工程を行ってフォトレジストパターン（図示せず）を形成する。ここで、フォトレジストパターンは、低電圧領域ＬＶと高電圧領域ＨＶの一部領域がオープンされるように形成され、これらの領域ＬＶ、ＨＶにそれぞれトレンチを形成するためのエッチングマスクとして用いられる。
その後、前記フォトレジストパターンをエッチングマスクとして用いたエッチング工程を行い、低電圧領域ＬＶ及び高電圧領域ＨＶに形成されたパッド窒化膜（図３の「１３」参照）、低電圧ゲート酸化膜１１ｂ、高電圧ゲート酸化膜１１ｃ及び半導体基板１０の一部をエッチングして低電圧領域ＬＶと高電圧領域ＨＶにトレンチ（図示せず）を形成する。
その次、セル領域Ｃｅｌｌ、低電圧領域ＬＶ及び高電圧領域ＨＶにそれぞれ形成されたトレンチの内部にウォール酸化工程を行ってウォール酸化膜（図示せず）を形成する。ウォール酸化工程は、トレンチ形成工程の際に損傷したトレンチの側壁を補償するために乾式酸化(dry oxidation)工程で行うことができる。ここで、乾式酸化工程は、７００℃〜１０００℃の温度範囲で蒸着ターゲットを５０Å〜１５０Åの厚さにして行うことができる。
その後、ウォール酸化膜の上部にはライナー酸化膜（図示せず）が形成できる。ここで、ライナー酸化膜は、ＤＣＳ−ＨＴＯ(Dichlorosilane(SiH2Cl2) High TemperatureOxide)を３０Å〜２００Åの厚さにトレンチの内側壁に蒸着した後、８００℃〜８５０℃の温度でアニール工程を行って形成することができる。ライナー酸化膜は、アクティブ領域のエッジ(edge)部位でパッド酸化膜１１ａが後続工程のＨＤＰ(HighDensity Plasma)酸化膜蒸着工程の際にプラズマにそのまま露出して損傷することを防止するためである。
その次、ライナー酸化膜が形成された全体構造上には、セル領域Ｃｅｌｌ、低電圧領域ＬＶ及び高電圧領域ＨＶのトレンチがギャップフィリングされるように素子分離膜用絶縁膜１４を蒸着する。この際、素子分離膜用絶縁膜１４は、ＨＤＰ酸化膜で形成する。ここで、ＨＤＰ酸化膜１４は４０００Å〜１００００Å程度の厚さに蒸着することが好ましく、蒸着後にキュアリング(curing)工程としてアニール工程を行う。
その後、全体構造の上部面に対して平坦化工程を行う。ここで、平坦化工程は、ＣＭＰ(Chemical Mechanical Polishing)工程を用いて行うことができる。平坦化工程によってウェーハの全面にわたって均一なＥＦＨ(EffectiveFox Height)を得ることができる。
その次、リン酸（Ｈ３ＰＯ４）を用いたエッチング工程を行い、パッド窒化膜１３を除去する。これにより、セル領域Ｃｅｌｌ、低電圧領域ＬＶ及び高電圧領域ＨＶにそれぞれ素子分離膜１４が形成される。
図５を参照すると、素子分離膜１４の形成された全体構造上部にトンネル絶縁膜１５を形成する。ここで、トンネル絶縁膜１５は、７５０℃〜８５０℃の温度範囲内で湿式酸化工程を行った後、９００℃〜９１０℃の温度範囲でＮ２を用いて２０分〜３０分間アニール工程を行って厚さ６０Å〜９０Åの酸化膜で形成することができる。また、トンネル絶縁膜１５は、純粋酸化膜を６０Å〜９０Åの厚さに形成した後、９００℃〜９５０℃の温度範囲でＮ２Ｏガスを１０ｓｌｍ流入させ、１０分〜３０分間アニール工程を行って厚さ７０Å〜１００Åの酸化窒化膜(nitrided oxide)で形成することもできる。また、さらに、ポスト(post)アニール工程を９００℃〜９５０℃でＮ２ガスを用いて５分〜３０分間行うこともできる。
一方、トンネル絶縁膜１５を形成する前に、全体構造の上部面に対して前処理洗浄(pre-cleaning)工程を行う。この際、前処理洗浄工程は、全体構造の上部面に残留する残留酸化膜（パッド酸化膜を含む）を全て除去するために行われる。ここで、前処理洗浄工程は、２段階、すなわちＤＨＦ(dilutedHF)を用いて行う第１段階と、ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いて行う第２段階から構成できる。
図６を参照すると、トンネル絶縁膜１５が形成された全体構造の上部にポリシリコン膜１６（以下「第２ポリシリコン膜」という）を形成する。ここで、第２ポリシリコン膜１６は、図１で形成された第１ポリシリコン膜１２と同一の方法で形成することができる。
図７を参照すると、リソグラフィ工程によってフローティングゲート用エッチングマスクを形成した後、このエッチングマスクを用いたエッチング工程を行って第２ポリシリコン膜（図６の「１６」参照）をパターニングする。これにより、セル領域Ｃｅｌｌにはフローティングゲート１６ａが形成される。この際、前記エッチング工程は、ポリシリコン膜と酸化膜間のエッチング選択比が高いレシピ(recipe)条件で行うことが好ましい。これにより、セル領域Ｃｅｌｌでは素子分離膜１４によってエッチングが停止されるようにし、周辺回路領域では第１ポリシリコン膜１２と第２ポリシリコン膜１６との間に存在する酸化膜によってエッチングが停止されるようにする。
その後、フローティングゲート１６ａが形成された全体構造の上部面の段差に沿って誘電体膜１７を形成する。この際、誘電体膜１７は、酸化膜／窒化膜／酸化膜（Oxide/Nitride/Oxide、ＯＮＯ）で形成できる。例えば、誘電体膜１７の最下層である酸化膜は、ＤＣＳ−ＨＴＯで８００℃〜８５０℃の温度範囲で４０Å〜６０Åの厚さに形成できる。そして、中間層の窒化膜は、窒化膜で６００℃〜７００℃の温度範囲で４０Å〜８０Åの厚さに形成できる。最後に、最上層の酸化膜は、ＤＣＳ−ＨＴＯで８００℃〜８５０℃の温度範囲で４０Å〜６０Åの厚さに形成できる。
その次、誘電体膜１７が形成された全体構造の上部にポリシリコン膜１８（以下「第３ポリシリコン膜」という）を形成する。ここで、第３ポリシリコン膜１８は、第２ポリシリコン膜（図６の「１６」参照）と同一の方法で３００Å〜６００Åの厚さに形成することができる。ところが、フラッシュメモリ素子の特性に応じて、その厚さ及び工程条件などは適切に調整できる。その後、ＣＭＰ工程を行って第３ポリシリコン膜１８を平坦化することができる。
図８を参照すると、リソグラフィ工程によってコントロールゲート用エッチングマスクを形成した後、このエッチングマスクを用いたエッチング工程を行って第３ポリシリコン膜（図７の「１８」参照）をパターニングする。これにより、セル領域Ｃｅｌｌには、フローティングゲート１６ａを覆うコントロールゲート１８ａが形成される。
その後、エッチング工程を行って、コントロールゲート１８ａによって覆われない、低電圧領域ＬＶと高電圧領域ＨＶに形成された誘電体膜１７をエッチングして除去する。この際、前記エッチング工程は、ウェットエッチング工程によってＨＦ含有溶液と高温のリン酸を用いて順次行う。
その次、コントロールゲート１８ａが形成された全体構造の上部にポリシリコン膜１９（以下「第４ポリシリコン膜」という）を形成する。ここで、第４ポリシリコン膜１９は、バッファ酸化膜であって、第３ポリシリコン膜（図７の「１８」参照）と同一の方法によって形成することができる。ところが、フラッシュメモリ素子の特性に応じて、その厚さ及び工程条件などは適切に調整できる。
一方、第４ポリシリコン膜１９を形成する前に、前処理洗浄工程を行うことができる。この前処理洗浄工程は、低電圧領域ＬＶと高電圧領域ＨＶの第１ポリシリコン膜（図１の「１２」参照）の上部面に残留する残留酸化膜を除去するために行われる。ここで、前処理洗浄工程は、２段階、すなわちＤＨＦ(Diluted HF)を用いて行う第１段階と、ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いて行う第２段階とから構成できる。
以後の工程は、一般的な工程と同一の方法で行われることにより、ここでは説明の便宜のために省略する。
前述した本発明の技術的思想は、好適な実施例で具体的に述べられたが、これらの実施例は、本発明を説明するためのもので、制限するものではないことに注意すべきである。また、本発明は、当該分野で通常の知識を有する者であれば、本発明の技術的思想の範囲内で様々な実施が可能であることを理解することができるであろう。
本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するために示した断面図である。 従来の技術にフラッシュメモリ素子の製造方法によって製造されたトンネル酸化膜のスマイリング現象を説明するために示したＳＥＭ写真である。 従来の技術に係るフラッシュメモリ素子の製造方法によって製造された素子分離膜のギャップフィリング不良現象を説明するために示したＳＥＭ写真である。
符号の説明
１０ 半導体基板
１１ａ パッド酸化膜
１１ｂ 低電圧ゲート酸化膜
１１ｃ 高電圧ゲート酸化膜
１２ 第１ポリシリコン膜
１３ パッド窒化膜
１４ 素子分離膜
１５ トンネル絶縁膜
１６ 第２ポリシリコン膜
１６ａ フローティングゲート
１７ 誘電体膜
１８ 第３ポリシリコン膜
１８ａ コントロールゲート
１９ 第４ポリシリコン膜

Claims (6)

  1. （ａ）セル領域にはパッド酸化膜が形成され、低電圧領域には低電圧ゲート酸化膜が形成され、高電圧領域には高電圧ゲート酸化膜が形成された半導体基板を提供する段階と、
    （ｂ）前記低電圧領域及び前記高電圧領域に第１ポリシリコン膜を形成する段階と、
    （ｃ）前記第１ポリシリコン膜を含む全体構造の上部にパッド窒化膜を蒸着する段階と、
    （ｄ）前記セル領域に形成された前記パッド窒化膜、前記パッド酸化膜及び前記半導体基板の一部をパターニングして第１トレンチを形成する段階と、
    （ｅ）前記低電圧領域と前記高電圧領域に形成された前記パッド窒化膜、前記第１ポリシリコン膜、前記低電圧ゲート酸化膜、前記高電圧ゲート酸化膜及び前記半導体基板の一部をパターニングして第２及び第３トレンチを形成する段階と、
    （ｆ）前記第１〜第３トレンチが埋め立てられるように素子分離膜を形成する段階と、
    （ｇ）前記パッド窒化膜を除去する段階と、
    （ｈ）前記素子分離膜の形成された全体構造の上部にトンネル絶縁膜を形成する段階と、
    （ｉ）前記トンネル絶縁膜上に第２ポリシリコン膜を蒸着した後、パターニングしてフローティングゲートを形成する段階とを含むことを特徴とするフラッシュメモリ素子の製造方法。
  2. 前記第１ポリシリコン膜は３００Å〜５００Åの厚さに形成されることを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  3. 前記トンネル絶縁膜を形成する前に前処理洗浄工程を行い、前記セル領域に残留する前記パッド酸化膜を除去する段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  4. 前記（ｉ）段階で行われる前記第２ポリシリコン膜パターニングの際に、前記低電圧領域及び前記高電圧領域に蒸着された前記誘電体膜がエッチング停止層として機能することを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  5. 前記（ｂ）段階は、
    （ｂ−１）前記パッド酸化膜、前記低電圧ゲート酸化膜及び前記高電圧ゲート酸化膜を含む全体構造の上部に前記第１ポリシリコン膜を蒸着する段階と、
    （ｂ−２）前記セル領域に形成された前記第１ポリシリコン膜を除去して前記低電圧領域及び前記高電圧領域に前記第１ポリシリコン膜を残留させる段階とを含むことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  6. 前記（ｉ）段階後、
    （ｊ）前記フローティングゲートを含む全体構造の上部に誘電体膜を形成する段階と、
    （ｋ）前記誘電体膜上に第３ポリシリコン膜を蒸着した後、パターニングして前記フローティングゲートを覆うコントロールゲートを形成する段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
JP2005186726A 2004-07-23 2005-06-27 フラッシュメモリ素子の製造方法 Expired - Fee Related JP4633554B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057617A KR100562153B1 (ko) 2004-07-23 2004-07-23 플래시 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
JP2006041503A true JP2006041503A (ja) 2006-02-09
JP4633554B2 JP4633554B2 (ja) 2011-02-16

Family

ID=35657766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005186726A Expired - Fee Related JP4633554B2 (ja) 2004-07-23 2005-06-27 フラッシュメモリ素子の製造方法

Country Status (6)

Country Link
US (1) US7052960B2 (ja)
JP (1) JP4633554B2 (ja)
KR (1) KR100562153B1 (ja)
CN (1) CN100365802C (ja)
DE (1) DE102005021190B4 (ja)
TW (1) TWI264778B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101563776B1 (ko) 2013-01-25 2015-10-29 매그나칩 반도체 유한회사 반도체 장치
KR20180025134A (ko) * 2016-08-30 2018-03-08 윈본드 일렉트로닉스 코포레이션 메모리 디바이스의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755411B1 (ko) * 2006-09-28 2007-09-04 삼성전자주식회사 반도체 장치의 제조 방법
KR100757335B1 (ko) * 2006-10-18 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치 및 이를 제조하는 방법
KR100891423B1 (ko) * 2006-12-27 2009-04-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US7439134B1 (en) * 2007-04-20 2008-10-21 Freescale Semiconductor, Inc. Method for process integration of non-volatile memory cell transistors with transistors of another type
JP4886801B2 (ja) * 2009-03-02 2012-02-29 株式会社東芝 半導体装置の製造方法
KR20110117326A (ko) * 2010-04-21 2011-10-27 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법
US8652907B2 (en) * 2011-03-24 2014-02-18 Spansion Llc Integrating transistors with different poly-silicon heights on the same die
CN104103681A (zh) * 2014-07-02 2014-10-15 武汉新芯集成电路制造有限公司 浮栅结构及其制造方法
TWI685061B (zh) 2016-05-04 2020-02-11 聯華電子股份有限公司 半導體元件及其製作方法
US10553583B2 (en) 2017-08-28 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Boundary region for high-k-metal-gate(HKMG) integration technology
US10522557B2 (en) 2017-10-30 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Surface topography by forming spacer-like components
CN117790290A (zh) * 2024-02-23 2024-03-29 合肥晶合集成电路股份有限公司 半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261040A (ja) * 1998-01-08 1999-09-24 Internatl Business Mach Corp <Ibm> フロ―ティング・ゲ―ト領域形成方法
JP2003046062A (ja) * 2001-07-30 2003-02-14 Toshiba Corp 半導体メモリ装置の製造方法
JP2004104092A (ja) * 2002-07-12 2004-04-02 Hynix Semiconductor Inc 半導体素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183053A (ja) * 1998-12-14 2000-06-30 Sony Corp 半導体装置の製造方法
US6281050B1 (en) * 1999-03-15 2001-08-28 Kabushiki Kaisha Toshiba Manufacturing method of a semiconductor device and a nonvolatile semiconductor storage device
US6130168A (en) * 1999-07-08 2000-10-10 Taiwan Semiconductor Manufacturing Company Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process
JP2002064157A (ja) * 2000-06-09 2002-02-28 Toshiba Corp 半導体メモリ集積回路及びその製造方法
KR100406177B1 (ko) * 2001-11-23 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100426483B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
JP2004095886A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP2006504261A (ja) * 2002-10-22 2006-02-02 テラ セミコンダクター、インク． フラッシュｅｅｐｒｏｍ単位セル及びこれを含むメモリーアレイ構造体
KR100612416B1 (ko) * 2004-05-20 2006-08-16 삼성전자주식회사 다중 게이트 절연막을 가지는 반도체 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261040A (ja) * 1998-01-08 1999-09-24 Internatl Business Mach Corp <Ibm> フロ―ティング・ゲ―ト領域形成方法
JP2003046062A (ja) * 2001-07-30 2003-02-14 Toshiba Corp 半導体メモリ装置の製造方法
JP2004104092A (ja) * 2002-07-12 2004-04-02 Hynix Semiconductor Inc 半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101563776B1 (ko) 2013-01-25 2015-10-29 매그나칩 반도체 유한회사 반도체 장치
KR20180025134A (ko) * 2016-08-30 2018-03-08 윈본드 일렉트로닉스 코포레이션 메모리 디바이스의 제조 방법
KR101989921B1 (ko) 2016-08-30 2019-06-17 윈본드 일렉트로닉스 코포레이션 메모리 디바이스의 제조 방법

Also Published As

Publication number Publication date
TWI264778B (en) 2006-10-21
US20060019446A1 (en) 2006-01-26
US7052960B2 (en) 2006-05-30
DE102005021190A1 (de) 2006-03-16
CN1725470A (zh) 2006-01-25
CN100365802C (zh) 2008-01-30
JP4633554B2 (ja) 2011-02-16
DE102005021190B4 (de) 2010-01-28
KR20060007982A (ko) 2006-01-26
KR100562153B1 (ko) 2006-03-17
TW200608493A (en) 2006-03-01

Similar Documents

Publication Publication Date Title
JP4633554B2 (ja) フラッシュメモリ素子の製造方法
US7902628B2 (en) Semiconductor device with trench isolation structure
JP5834909B2 (ja) 半導体装置の製造方法
JP2003197787A (ja) フラッシュメモリセル及びその製造方法
JP2006196843A (ja) 半導体装置およびその製造方法
US6964913B2 (en) Method for forming floating gate in flash memory device
KR100537277B1 (ko) 반도체 소자의 제조 방법
US20090170280A1 (en) Method of Forming Isolation Layer of Semiconductor Device
KR100875067B1 (ko) 플래시 메모리 소자의 제조방법
US7691721B2 (en) Method for manufacturing flash memory device
JP2005197652A (ja) 半導体素子の製造方法
JP4836730B2 (ja) 半導体装置、およびその製造方法
KR20030092997A (ko) 플래시 메모리 소자의 제조방법
US20090068818A1 (en) Method of forming an isolation layer of a semiconductor device
KR100466190B1 (ko) 플래시 메모리 소자의 제조방법
KR100673224B1 (ko) 플래시 메모리 소자의 제조 방법
KR20030057282A (ko) 반도체 장치 및 그 제조 방법
KR100710191B1 (ko) 반도체 소자의 제조 방법
KR100609538B1 (ko) 반도체 소자의 제조 방법
US7192883B2 (en) Method of manufacturing semiconductor device
KR20030094440A (ko) 반도체 소자의 소자 분리막 형성 방법 및 이를 이용한플래시 메모리 셀 제조 방법
KR100854905B1 (ko) 플래시 메모리 소자의 제조 방법
KR100972691B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20070106167A (ko) 반도체 소자의 제조방법
KR20030094439A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees