JP2004104092A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2004104092A
JP2004104092A JP2003196448A JP2003196448A JP2004104092A JP 2004104092 A JP2004104092 A JP 2004104092A JP 2003196448 A JP2003196448 A JP 2003196448A JP 2003196448 A JP2003196448 A JP 2003196448A JP 2004104092 A JP2004104092 A JP 2004104092A
Authority
JP
Japan
Prior art keywords
oxide film
ions
forming
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003196448A
Other languages
English (en)
Inventor
Roretsu Kaku
郭　魯　烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2004104092A publication Critical patent/JP2004104092A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】しきい値電圧調節用イオンの内部拡散によるしきい値電圧の変動を防止することを可能にした半導体素子の製造方法を提供する。
【解決手段】半導体基板１上に犠牲酸化膜２を形成する段階と、前記半導体基板に三重構造のウェルを形成する段階と、前記半導体基板の所定の深さに不活性イオンを注入して拡散防止層３を形成する段階と、前記拡散防止層上の半導体基板にしきい値電圧調節用イオンを注入する段階と、前記犠牲酸化膜を除去した後、前記半導体基板上にトンネル酸化膜４、ポリシリコン層５及びパッド窒化膜６を順次形成する段階と、素子分離用マスクを用いて前記パッド窒化膜をパターニングした後、露出した部分のポリシリコン層、トンネル酸化膜及び半導体基板を順次エッチングしてトレンチ７を形成する段階と、前記トレンチが埋め込まれるように全体上部面に酸化膜を形成した後、表面を平坦化し、残留した前記パッド窒化膜を除去して前記トレンチ内に素子分離膜を形成させる段階とを含む。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係り、さらに詳しくは、しきい値電圧調節用イオンの内部拡散によるしきい値電圧の変動を防止することを可能にした半導体素子の製造方法に関する。
【０００２】
【従来の技術】
最近、メモリ素子の集積度が増加するにつれて、メモリセルの大きさも急激に減少する。従って、ウェーハ当りメモリセルの比率を確保するためにシャロートレンチ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ）を用いた素子分離膜を利用する。
【０００３】
既存のフラッシュメモリ素子の製造工程では、半導体基板にウェルを形成した後、トンネル酸化膜とゲートとしてのポリシリコン層とを順次形成する。素子分離用マスクを用いてポリシリコン層及びトンネル酸化膜をパターニングし、露出した半導体基板を所定の深さにエッチングしてシャロートレンチを形成する。水素雰囲気中で熱処理してトレンチの角部を丸くし、Ｓｉ３Ｎ４ガスを用いて全体上部面に窒化膜を形成する。トレンチが埋め込まれるように全体上部面に酸化膜を厚く形成した後、平坦化工程を行ってトレンチ内に素子分離膜を形成させる。
【０００４】
このような従来の方法を用いると、トレンチの上部角部にトンネル酸化膜の被害が発生しない。ところが、しきい値電圧の調節のために注入するＢ１１イオンが、後続の熱処理過程で拡散（Ｔｒａｎｓｉｅｎｔ　Ｅｎｈａｎｃｅｄ　Ｄｉｆｆｕｓｉｏｎ：ＴＥＤ）されるため、基板の表面部におけるイオンの濃度が高くなり或いは低くなってしきい値電圧が変動するとともに、ＦＮトンネル方式で消去が行われるＮＡＮＤ型フラッシュメモリセルの場合にはチャネル長が変化して素子の電気的特性及び信頼性が低下する。また、最小限のドーズ量でしきい値電圧調節用イオンを注入するために、イオンの拡散によってウェーハ全体領域におけるしきい値電圧が安定的に確保されない。
【０００５】
【発明が解決しようとする課題】
従って、本発明の目的は、しきい値電圧イオンを注入する前に、チャネル領域の下部に、電気的性質を示さない不活性イオンを注入して拡散防止層を形成することにより、かかる欠点を解消することが可能な半導体素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体素子の製造方法は、半導体基板上に犠牲酸化膜を形成する段階と、前記半導体基板に三重構造のウェルを形成する段階と、前記半導体基板の所定の深さに不活性イオンを注入して拡散防止層を形成する段階と、前記拡散防止層上の半導体基板にしきい値電圧調節用イオンを注入する段階と、前記犠牲酸化膜を除去した後、前記半導体基板上にトンネル酸化膜、ポリシリコン層及びパッド窒化膜を順次形成する段階と、素子分離用マスクを用いて前記パッド窒化膜をパターニングした後、露出した部分のポリシリコン層、トンネル酸化膜及び半導体基板を順次エッチングしてトレンチを形成する段階と、前記トレンチが埋め込まれるように全体上部面に酸化膜を形成した後、表面を平坦化し、残留した前記パッド窒化膜を除去して前記トレンチ内に素子分離膜を形成させる段階とを含むことを特徴とする。
【０００７】
また、上記目的を達成するために、本発明に係る半導体素子の製造方法は、半導体基板上に犠牲酸化膜を形成する段階と、前記半導体基板に三重構造のウェルを形成する段階と、前記半導体基板のチャネル領域に質量の重いイオンを注入してイオン注入層を形成する段階と、前記イオン注入層にしきい値電圧調節用イオンを注入する段階と、前記犠牲酸化膜を除去した後、前記半導体基板上にトンネル酸化膜、ポリシリコン層及びパッド窒化膜を順次形成する段階と、素子分離用マスクを用いて前記パッド窒化膜をパターニングした後、露出した部分のポリシリコン層、トンネル酸化膜及び半導体基板を順次エッチングしてトレンチを形成する段階と、前記トレンチが埋め込まれるように全体上部面に酸化膜を形成した後、表面を平坦化し、残留した前記パッド窒化膜を除去して前記トレンチ内に素子分離膜を形成させる段階とを含むことを特徴とする。
【０００８】
前記不活性イオンは、窒素イオンであって、ＮＨ３をソースガスとして用いて５００〜１５００ＫｅＶのエネルギー及び５Ｅ１２〜５Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入することを特徴とする。
【０００９】
前記質量の重いイオンは、砒素（Ａｓ７５）イオンであって、１０〜１００ＫｅＶのエネルギー及び５Ｅ１１〜１Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入することを特徴とする。
【００１０】
【発明の実施の形態】
以下、添付図面に基づいて本発明を詳細に説明する。
【００１１】
図１ａないし図３ｂは本発明の第１実施例を説明するための素子の断面図である。図１ａは半導体基板１上に犠牲酸化膜２を形成した状態の断面図である。前記犠牲酸化膜２は、半導体基板１表面の結晶欠陥を抑制し、表面処理のために乾式または湿式酸化工程で形成するが、例えば７５０〜８００℃の温度でＤＨＦ（５０：１）＋ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）又はＢＯＥ（１００：１又は３００：１）＋ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた前処理洗浄工程により厚さ７０〜１００Åの酸化膜を形成する。
【００１２】
図１ｂは、所定のマスクを用いて、Ｎウェル（図示せず）が形成される部分の前記半導体基板１にイオンを注入した状態の断面図、図１ｃは、所定のマスクを用いて、Ｐウェル（図示せず）が形成される部分の前記半導体基板１にイオンを注入する状態の断面図である。この際、前記犠牲酸化膜２がドーパントチャネリング（Ｄｏｐａｎｔ　ｃｈａｎｎｅｌｉｎｇ）による内部拡散を抑制するスクリーン酸化膜として用いられる。
【００１３】
三重構造のウェルを有するフラッシュメモリの特徴を考慮すると、前記Ｎウェルを形成するためにはＰ３１イオンを５００〜２０００ＫｅＶのエネルギー及び５Ｅ１２〜５Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入し、前記Ｐウェルを形成するためにはＢ１１イオンを２００〜１０００ＫｅＶのエネルギー及び１Ｅ１２〜５Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入する。この際、チャネリングが抑制されるようにするため、３〜１３°の傾斜角を有する傾斜イオン注入方法を用いる。
【００１４】
図１ｄは、前記半導体基板１の所定の深さに、電気的性質を示さない不活性イオンを注入して拡散防止層３を形成した状態の断面図である。前記不活性イオンとしては窒素（Ｎ２）イオンを使用する。窒素（Ｎ２）イオンはＮＨ３をソースガスとして１０〜１００ＫｅＶのエネルギー及び５Ｅ１３〜５Ｅ１５ｉｏｎ／ｃｍ２のドーズ量で注入するが、チャネリングが最大限抑制されるように３〜１３°の傾斜角で注入する。
【００１５】
図２ａはしきい値電圧Ｖｔを調節するために前記半導体基板１の表面部のチャネル領域にＰ型イオンを注入する状態の断面図である。Ｐ型イオンとしては硼素（Ｂ１１）イオンを使用し、５〜５０ＫｅＶのエネルギー及び１Ｅ１１〜１Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入するが、チャネリングが最大限抑制されるようにするために、３〜１３°の傾斜角をもつ傾斜イオン注入方法を用いる。この際、図４の如くＰ型イオンが前記拡散防止層３の下部に注入されないように深さ（Ｐｒｏｊｅｃｔｅｄ　Ｒａｎｇｅ；Ｒｐ）を調節する。図４において、線Ａは拡散防止層３の深さと濃度分布を、線Ｂはしきい値電圧調節用イオンが注入された領域の深さと濃度分布を示す。
【００１６】
図２ｂは前記犠牲酸化膜２を除去し、前記半導体基板１上にトンネル酸化膜４、ポリシリコン層５及びパッド窒化膜６を順次形成した状態の断面図である。
【００１７】
前記犠牲酸化膜２はＤＨＦ（５０：１）＋ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた前処理洗浄工程で除去し、前記トンネル酸化膜４は７５０〜８００℃の温度にて湿式酸化工程で形成し、その後９００〜９１０℃の温度及びＮ２雰囲気中で２０〜３０分間熱処理する。
【００１８】
前記ポリシリコン層５は、５８０〜６２０℃の温度及び０．１〜３ｔｏｒｒの圧力条件でＳｉＨ４又はＳｉ２Ｈ６及びＰＨ３ガスを用いたＬＰＣＶＤ法によって、グレーンサイズが最小化されたドーフトポリシリコンを２５０〜５００Åの厚さに蒸着して形成するが、Ｐドーピングレベルが１．５Ｅ２０〜３．０Ｅ２０ａｔｏｍｓ／ｃｃ程度に維持されるようにする。
【００１９】
前記パット窒化膜６は、　ＬＰＣＶＤ（減圧化学気相成長）法を用いて９００〜２０００Åの厚さに形成する。
【００２０】
図２ｃは素子分離用マスクを用いたフォト及びエッチング工程で前記パッド窒化膜６をパターニングした後、露出した部分のポリシリコン層５、トンネル酸化膜４及び半導体基板１を順次エッチングしてシャロートレンチ７を形成した状態の断面図である。この際、トレンチ７の側壁が所定の傾斜角を持つようにエッチングする。
【００２１】
図３ａは前記トレンチ７が埋め込まれるように全体上部面に高密度プラズマ酸化膜（Ｈｉｇｈ　Ｄｅｎｓｉｔｙ　Ｐｌａｓｍａ）８を４０００〜１００００Åの厚さに形成した後、ＣＭＰ（化学的機械的研磨）工程で表面を平坦化させた状態の断面図である。この際、パッド窒化膜６が所定の厚さ研磨されるようにする。
【００２２】
図３ｂは前記半導体基板１をリン酸（Ｈ３ＰＯ４）に浸し、残留した前記パッド窒化膜６を除去することにより、トレンチ７内に素子分離膜８を形成した状態の断面図である。
【００２３】
その後、薄いＨＦ（５０：１）溶液を用いて、露出したポリシリコン層５の表面に成長した自然酸化膜（図示せず）を除去し、所望の厚さのフローティングゲートを得るためにポリシリコン層５上に厚さ４００〜１０００Åのポリシリコンを蒸着する。そして、一般的なフラッシュメモリ素子の製造過程によってフラッシュメモリセルを形成する。
【００２４】
図５ａないし図７ｂは本発明の第２実施例を説明するための素子の断面図である。図５ａは半導体基板１１上に犠牲酸化膜１２を形成した状態の断面図である。前記犠牲酸化膜１２は半導体基板１１表面の結晶欠陥を抑制し、表面処理のために乾式または湿式酸化工程で形成するが、例えば、７５０〜８００℃の温度でＤＨＦ（５０：１）＋ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）又はＢＯＥ（１００：１又は３００：１）＋ＳＣ−１（　ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた前処理洗浄工程により厚さ７０〜１００Åの酸化膜を形成する。
【００２５】
図５ｂは、所定のマスクを用いて、Ｎウェル（図示せず）が形成される部分の前記半導体基板１１にイオンを注入する状態の断面図である。図５ｃは、所定のマスクを用いて、Ｐウェル（図示せず）が形成される部分の前記半導体基板１１にイオンを注入する状態の断面図である。この際、前記犠牲酸化膜１２がドーパントチャネリングによる内部拡散を抑制するスクリーン酸化膜として用いられる。
【００２６】
三重構造のウェルを有するフラッシュメモリの特徴を考慮すると、前記Ｎウェルを形成するためにはＰ３１イオンを５００〜２０００ＫｅＶのエネルギー及び５Ｅ１２〜５Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入し、前記Ｐウェルを形成するためにはＢ１１イオンを２００〜１０００ＫｅＶのエネルギー及び１Ｅ１２〜５Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入する。この際、チャネリングが抑制されるようにするため、３〜１３°の傾斜角をもつ傾斜イオン注入方法を用いる。
【００２７】
図５ｄは人為的にしきい値電圧Ｖｔを低めるために前記半導体基板１１の表面部のチャネル領域に質量の重いイオンを注入してイオン注入層１３を形成した状態の断面図である。前記イオンとしては砒素（Ａｓ７５）イオンを使用し、高電流のイオン注入器を用いて１０〜１００ＫｅＶのエネルギー及び５Ｅ１１〜１Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入するが、チャネリングが最大限抑制されるように３〜１３°の傾斜角で注入する。この際、チャネル領域に欠陥が生成されないようにイオン注入を行われなければならない。
【００２８】
図６ａはしきい値電圧Ｖｔを調節するために前記半導体基板１１の表面部のイオン注入層１３にＰ型イオンを注入する状態の断面図である。Ｐ型イオンとしては硼素（Ｂ１１）イオンを使用し、５〜５０ＫｅＶのエネルギー及び１Ｅ１１〜１Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入するが、チャネリングが最大限抑制されるようにするため、３〜１３°の傾斜角をもつ傾斜イオン注入方法を用いる。この際、図８の如くＰ型イオンが前記砒素（Ａｓ７５）イオンより多く注入されなければならない。図８において、線Ｃはイオン注入層１３の深さと濃度分布を、線Ｄはしきい値電圧調節用イオンが注入された領域の深さと濃度分布を示す。
【００２９】
図６ｂは前記犠牲酸化膜１２を除去し、前記半導体基板１１上にトンネル酸化膜１４、ポリシリコン層１５及びパッド窒化膜１６を順次形成した状態の断面図である。
【００３０】
前記犠牲酸化膜１２はＤＨＦ（５０：１）＋ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた前処理洗浄工程で除去し、前記トンネル酸化膜１４は７５０〜８００℃の温度で湿式酸化工程で形成し、その後９００〜９１０℃の温度及びＮ２雰囲気中で２０〜３０分間熱処理する。
【００３１】
前記ポリシリコン層１５は、５８０〜６２０℃の温度及び０．１〜３ｔｏｒｒの圧力条件でＳｉＨ４又はＳｉ２Ｈ６及びＰＨ３ガスを用いたＬＰＣＶＤ法で、グレインサイズが最小化されたドーフトポリシリコンを２５０〜５００Åの厚さに蒸着するが、Ｐドーピングレベルが１．５Ｅ２０〜３．０Ｅ２０ａｔｏｍｓ／ｃｃ程度に維持されるようにする。
【００３２】
前記パッド窒化膜１６はＬＰＣＶＤ法を用いて９００〜２０００Åの厚さに形成する。
【００３３】
図６ｃは素子分離用マスクを用いたフォト及びエッチング工程で前記パッド窒化膜１６をパターニングした後、露出した部分のポリシリコン層１５、トンネル酸化膜１４及び半導体基板１１を順次エッチングしてシャロートレンチ１７を形成した状態の断面図である。この際、トレンチ１７の側壁が所定の傾斜角を持つようにエッチングする。
【００３４】
図７ａは前記トレンチ１７が埋め込まれるように全体上部面に高密度プラズマ（ＨＤＰ）酸化膜１８を４０００〜１００００Åの厚さに形成した後、ＣＭＰ工程で表面を平坦化させた状態の断面図である。この際、前記パッド窒化膜１６が所定の厚さ研磨されるようにする。
【００３５】
図７ｂは前記半導体基板１１をリン酸（Ｈ３ＰＯ４）に浸し、残留した前記パッド窒化膜１６を除去することにより、トレンチ１７内に素子分離膜１８を形成した状態の断面図である。
【００３６】
その後、薄いＨＦ（５０：１）溶液を用いて、露出したポリシリコン層１５の表面に成長した自然酸化膜（図示せず）を除去し、所望の厚さのフローティングゲートを得るためにポリシリコン層１５上に厚さ４００〜１０００Åのポリシリコンを蒸着する。そして、一般的なフラッシュメモリ素子の製造過程によってフラッシュメモリセルを形成する。
【００３７】
【発明の効果】
上述したように、本発明は、しきい値電圧イオンを注入する前に、チャネル領域の下部に電気的性質を示さない不活性イオンを注入して拡散防止層を形成することにより、後続の熱処理過程で発生するしきい値電圧調節用イオンの下部拡散が防止されるとともに、Ｐウェルへの高電圧の印加時にチャネル領域におけるイオンの挙動が抑制される。また、前記拡散防止層は、半導体基板に存在する欠陥などをゲッタリングする層として作用し、前記不活性イオンの注入深さを調節すればチャネルイオンの量を調節することができるので、高集積化によるしきい値電圧条件の調節が容易になる。
【００３８】
また、本発明は、しきい値電圧イオンを注入する前に、チャネル領域に質量の重いイオンを注入することにより、後続の熱処理過程でしきい値電圧調節用イオンの挙動が抑制されて下部拡散が防止されるとともに、長いチャネルにおけるしきい値電圧を人為的に低くすることができ、イオンの注入深さを調節すればチャネルイオンの量を調節することができるので、高集積化による素子のしきい値電圧条件の調節が容易になる。
【図面の簡単な説明】
【図１】本発明の第１実施例を説明するための素子の断面図である。
【図２】本発明の第１実施例を説明するための素子の断面図である。
【図３】本発明の第１実施例を説明するための素子の断面図である。
【図４】本発明に係る拡散防止層における濃度分布を示すグラフである。
【図５】本発明の第２実施例を説明するための素子の断面図である。
【図６】本発明の第２実施例を説明するための素子の断面図である。
【図７】本発明の第２実施例を説明するための素子の断面図である。
【図８】本発明に係るイオン注入層における濃度分布を示すグラフである。
【符号の説明】
１、１１　　半導体基板
２、１２　　犠牲酸化膜
３　　拡散防止層
４、１４　　トンネル酸化膜
５、１５　　ポリシリコン層
６、１６　　パッド窒化膜
７、　１７　トレンチ
８、１８　　素子分離膜
１３　　イオン注入層

Claims (7)

  1. 半導体基板上に犠牲酸化膜を形成する段階と、
    前記半導体基板に三重構造のウェルを形成する段階と、
    前記半導体基板の所定の深さに不活性イオンを注入して拡散防止層を形成する段階と、
    前記拡散防止層上の半導体基板にしきい値電圧調節用イオンを注入する段階と、
    前記犠牲酸化膜を除去した後、前記半導体基板上にトンネル酸化膜、ポリシリコン層及びパッド窒化膜を順次形成する段階と、
    素子分離用マスクを用いて前記パッド窒化膜をパターニングした後、露出した部分のポリシリコン層、トンネル酸化膜及び半導体基板を順次エッチングしてトレンチを形成する段階と、
    前記トレンチが埋め込まれるように全体上部面に酸化膜を形成した後、表面を平坦化し、残留した前記パッド窒化膜を除去して前記トレンチ内に素子分離膜を形成させる段階とを含むことを特徴とする半導体素子の製造方法。
  2. 前記不活性イオンは、窒素イオンであって、ＮＨ３をソースガスとして用いて５００〜１５００ＫｅＶのエネルギー及び５Ｅ１２〜５Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入することを特徴とする請求項１記載の半導体素子の製造方法。
  3. 半導体基板上に犠牲酸化膜を形成する段階と、
    前記半導体基板に三重構造のウェルを形成する段階と、
    前記半導体基板のチャネル領域に質量の重いイオンを注入してイオン注入層を形成する段階と、
    前記イオン注入層にしきい値電圧調節用イオンを注入する段階と、
    前記犠牲酸化膜を除去した後、前記半導体基板上にトンネル酸化膜、ポリシリコン層及びパッド窒化膜を順次形成する段階と、
    素子分離用マスクを用いて前記パッド窒化膜をパターニングした後、露出した部分のポリシリコン層、トンネル酸化膜及び半導体基板を順次エッチングしてトレンチを形成する段階と、
    前記トレンチが埋め込まれるように全体上部面に酸化膜を形成した後、表面を平坦化し、残留した前記パッド窒化膜を除去して前記トレンチ内に素子分離膜を形成させる段階とを含むことを特徴とする半導体素子の製造方法。
  4. 前記質量の重いイオンは、砒素（Ａｓ７５）イオンであって、１０〜１００ＫｅＶのエネルギー及び５Ｅ１１〜１Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入することを特徴とする請求項３記載の半導体素子の製造方法。
  5. 前記犠牲酸化膜は、７５０〜８００℃の温度で、ＤＨＦ（５０：１）＋ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）及びＢＯＥ（１００：１又は３００：１）＋ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）のいずれか一つの混合溶液を用いた洗浄工程で７０〜１００Åの厚さに形成することを特徴とする請求項１又は３記載の半導体素子の製造方法。
  6. 前記しきい値電圧調節用イオンは、硼素（Ｂ１１）イオンであって、５〜５０ＫｅＶのエネルギー及び１Ｅ１１〜１Ｅ１３ｉｏｎ／ｃｍ２のドーズ量で注入することを特徴とする請求項１又は３記載の半導体素子の製造方法。
  7. 前記犠牲酸化膜はＤＨＦ（５０：１）＋ＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）を用いた洗浄工程により除去することを特徴とする請求項１又は３記載の半導体素子の製造方法。
JP2003196448A 2002-07-12 2003-07-14 半導体素子の製造方法 Pending JP2004104092A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0040697A KR100487137B1 (ko) 2002-07-12 2002-07-12 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
JP2004104092A true JP2004104092A (ja) 2004-04-02

Family

ID=30768129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003196448A Pending JP2004104092A (ja) 2002-07-12 2003-07-14 半導体素子の製造方法

Country Status (4)

Country Link
US (2) US6946337B2 (ja)
JP (1) JP2004104092A (ja)
KR (1) KR100487137B1 (ja)
TW (2) TWI246720B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041503A (ja) * 2004-07-23 2006-02-09 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2008078600A (ja) * 2006-09-21 2008-04-03 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050074947A1 (en) * 2003-09-18 2005-04-07 Kim Hak Dong Methods for fabricating semiconductor devices
US7259072B2 (en) * 2004-04-21 2007-08-21 Chartered Semiconductor Manufacturing Ltd. Shallow low energy ion implantation into pad oxide for improving threshold voltage stability
FR2882522B1 (fr) * 2005-02-25 2007-04-13 Aventis Pharma Sa Composition pharmaceutique solide comprenant de la telithromycine
KR100751686B1 (ko) * 2005-03-28 2007-08-23 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자의 소자분리막 형성방법
US8066967B2 (en) * 2005-06-13 2011-11-29 Electrox Corporation System and method for the manipulation, classification sorting, purification, placement, and alignment of nano fibers using electrostatic forces and electrographic techniques
US20080150028A1 (en) * 2006-12-21 2008-06-26 Advanced Micro Devices, Inc. Zero interface polysilicon to polysilicon gate for semiconductor device
KR100870297B1 (ko) * 2007-04-27 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
DE102009021484B4 (de) * 2009-05-15 2014-01-30 Globalfoundries Dresden Module One Llc & Co. Kg Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
JP2011243657A (ja) * 2010-05-14 2011-12-01 Mitsumi Electric Co Ltd 半導体装置の製造方法
CN105336595A (zh) * 2014-08-08 2016-02-17 上海格易电子有限公司 一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器
CN105789212A (zh) * 2014-12-24 2016-07-20 上海格易电子有限公司 一种闪存存储单元及制作方法
CN111627810B (zh) * 2020-06-05 2022-10-11 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN114242656A (zh) * 2021-12-20 2022-03-25 上海功成半导体科技有限公司 P型mosfet器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203566A (ja) * 1989-02-02 1990-08-13 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置
JPH06326306A (ja) * 1993-04-29 1994-11-25 Samsung Electron Co Ltd Ｍｏｓトランジスタおよびその製造方法
JPH113996A (ja) * 1997-06-10 1999-01-06 Nippon Steel Corp 半導体装置及びその製造方法
JP2000216108A (ja) * 1999-01-25 2000-08-04 Toshiba Corp 半導体装置の製造方法
JP2000223438A (ja) * 1999-02-03 2000-08-11 Seiko Epson Corp 半導体ウエハへのイオン注入方法
JP2001160618A (ja) * 1999-12-01 2001-06-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001298096A (ja) * 2000-04-17 2001-10-26 Nec Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157875B1 (ko) * 1994-11-03 1999-02-01 문정환 반도체 장치의 제조방법
JP3441590B2 (ja) * 1996-02-29 2003-09-02 日本プレシジョン・サーキッツ株式会社 半導体装置の製造方法
KR19990027876A (ko) * 1997-09-30 1999-04-15 윤종용 불순물 확산영역 형성방법
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6297082B1 (en) * 1999-08-25 2001-10-02 United Microelectronics Corp. Method of fabricating a MOS transistor with local channel ion implantation regions
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203566A (ja) * 1989-02-02 1990-08-13 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置
JPH06326306A (ja) * 1993-04-29 1994-11-25 Samsung Electron Co Ltd Ｍｏｓトランジスタおよびその製造方法
JPH113996A (ja) * 1997-06-10 1999-01-06 Nippon Steel Corp 半導体装置及びその製造方法
JP2000216108A (ja) * 1999-01-25 2000-08-04 Toshiba Corp 半導体装置の製造方法
JP2000223438A (ja) * 1999-02-03 2000-08-11 Seiko Epson Corp 半導体ウエハへのイオン注入方法
JP2001160618A (ja) * 1999-12-01 2001-06-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001298096A (ja) * 2000-04-17 2001-10-26 Nec Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041503A (ja) * 2004-07-23 2006-02-09 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP4633554B2 (ja) * 2004-07-23 2011-02-16 株式会社ハイニックスセミコンダクター フラッシュメモリ素子の製造方法
JP2008078600A (ja) * 2006-09-21 2008-04-03 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法

Also Published As

Publication number Publication date
KR20040006419A (ko) 2004-01-24
US6946337B2 (en) 2005-09-20
TWI314753B (en) 2009-09-11
US7018885B2 (en) 2006-03-28
US20050233531A1 (en) 2005-10-20
TW200539306A (en) 2005-12-01
US20040018737A1 (en) 2004-01-29
KR100487137B1 (ko) 2005-05-03
TWI246720B (en) 2006-01-01
TW200410316A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
US7018885B2 (en) Method of manufacturing semiconductor devices
KR100554830B1 (ko) 플래시 메모리 소자의 제조 방법
JP4363564B2 (ja) 半導体素子の素子分離膜形成方法
US7429519B2 (en) Method of forming isolation layer of semiconductor device
KR100798158B1 (ko) 반도체 디바이스 제조 방법
JP4615880B2 (ja) フラッシュメモリ素子の製造方法
KR100525915B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100590396B1 (ko) 플래시 메모리 셀의 제조 방법
KR101033359B1 (ko) 반도체 소자의 제조 방법
US6933214B2 (en) Method of manufacturing flash memories of semiconductor devices
KR100427538B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100665398B1 (ko) 반도체 소자의 제조 방법
KR100490303B1 (ko) 반도체 소자의 제조 방법
KR100466193B1 (ko) 반도체 메모리 소자의 제조 방법
KR20040006417A (ko) 반도체 소자의 제조 방법
KR100691937B1 (ko) 반도체 소자의 제조 방법
KR100942076B1 (ko) 반도체 소자의 웰 영역 형성 방법
KR100524464B1 (ko) 반도체 소자의 제조 방법
KR20050067822A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080617

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080711