JPS63110658A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63110658A JPS63110658A JP25616086A JP25616086A JPS63110658A JP S63110658 A JPS63110658 A JP S63110658A JP 25616086 A JP25616086 A JP 25616086A JP 25616086 A JP25616086 A JP 25616086A JP S63110658 A JPS63110658 A JP S63110658A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- nitride film
- oxide film
- oxygen ions
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- -1 oxygen ions Chemical class 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 241000293849 Cordylanthus Species 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、シーの１！Ｉ！
この発明は半導体装置の製造方法に関し、特に例えばＭ
ＯＳ ＦＥＴにおけるフィールド酸化膜の形成に好適す
るものである。
ＯＳ ＦＥＴにおけるフィールド酸化膜の形成に好適す
るものである。
附釆咬改ｌ
ＭＯＳ ＦＥＴ （金属−酸化均一半導体電界効果型
トランジスタ）は、半導体ウェーハに枠状のフィールド
酸化膜を形成し、このフィールド酸化膜で囲まれた領域
内に、ソース領域、ドレイン領域、ゲートなどを形成し
ている。前記フィールド酸化膜を形成する場合、従来は
第３図に示すように、シリコンよりなる半導体ウェーハ
１の表面に５０ｎｍ程度のシリコン酸化膜２を形成し、
この酸化膜２上にｌｏＯｎｍ程度のシリコン窒化膜３を
形成し、酸化膜２および窒化膜３を周知のフォトリング
ラフィで被覆されていない半導体ウェーハ１か酸化され
てフィールド酸化膜４が形成される。
トランジスタ）は、半導体ウェーハに枠状のフィールド
酸化膜を形成し、このフィールド酸化膜で囲まれた領域
内に、ソース領域、ドレイン領域、ゲートなどを形成し
ている。前記フィールド酸化膜を形成する場合、従来は
第３図に示すように、シリコンよりなる半導体ウェーハ
１の表面に５０ｎｍ程度のシリコン酸化膜２を形成し、
この酸化膜２上にｌｏＯｎｍ程度のシリコン窒化膜３を
形成し、酸化膜２および窒化膜３を周知のフォトリング
ラフィで被覆されていない半導体ウェーハ１か酸化され
てフィールド酸化膜４が形成される。
−６０が、゛ よ゛ 、！１占
ところで、上記の製造方法によれば、半導体ウェーハ１
の酸化が、半導体ウェーハ１の厚さ方向のみならす、横
方向にも進行するため、窒化膜３の下方部分も酸化され
て、窒化膜３を持ち上げ、いわゆるバーズヘッド４ａお
よびバーズビーク４ｂか形成される。このため、窒化膜
３の寸法で１に対して、素子形成に有効に利用できる領
域の寸法１２が小さくなってしまい、集積回路の集積度
に限界があった。
の酸化が、半導体ウェーハ１の厚さ方向のみならす、横
方向にも進行するため、窒化膜３の下方部分も酸化され
て、窒化膜３を持ち上げ、いわゆるバーズヘッド４ａお
よびバーズビーク４ｂか形成される。このため、窒化膜
３の寸法で１に対して、素子形成に有効に利用できる領
域の寸法１２が小さくなってしまい、集積回路の集積度
に限界があった。
、Ｊｎ 、の
この発明は上記問題点を解決するために提案されたもの
で、半導体ウェーハ表面に所定パターンの窒化膜を形成
し、この半導体ウェーハに酸素イオンを注入して窒化膜
で被覆されていない領域を酸化することを特徴とする。
で、半導体ウェーハ表面に所定パターンの窒化膜を形成
し、この半導体ウェーハに酸素イオンを注入して窒化膜
で被覆されていない領域を酸化することを特徴とする。
１皿
上記の方法によれば、酸化イオンの注入によって、半導
体ウェーハの厚さ方向への酸化が横方向よりも進行しや
すくなり、バーズビークの生成が軽減される。
体ウェーハの厚さ方向への酸化が横方向よりも進行しや
すくなり、バーズビークの生成が軽減される。
実１１１
以下、この発明の実施例について図面を参照して説明す
る。
る。
まず、第１図に示すように、シリコンよりなる半導体ウ
ェーハｌＯをウェット酸素中で１０００〜＋２００°Ｃ
で加熱して、５０ｎｍ程度の／リコン酸化膜１１を形成
し、その上にプラズマ処理により Ｉ００ｎｍ程度のシ
リコン窒化膜１２を形成する。なお、酸化膜ＩＩは、も
し窒化膜！２を直接半導体ウェーハ１０に形成すると、
窒化膜３と半導体ウェーハ１との熱膨張係数差に起因し
て、半導体ウェーハ１にストレスが生じたり、窒化膜３
の剥離やクラックが生じるのを防ぐためであり、窒化膜
３の下取外の酸化膜２ａは後述する酸素イオン注入によ
るダメージ軽減のためである。そして、半導体ウェーハ
１０を１００〜１ｚ−ｔｃＤ°ｃ程度に加熱しておいて
、酸素イオン１３を注入する。すると、酸素イオンＩ３
はその運動エネルギによって半導体ウェーハＩＯの表面
よりも深く入り、一方、窒化膜１２の下方には窒化膜■
２のマスク作用によって、酸素イオン１３は注入されな
い。
ェーハｌＯをウェット酸素中で１０００〜＋２００°Ｃ
で加熱して、５０ｎｍ程度の／リコン酸化膜１１を形成
し、その上にプラズマ処理により Ｉ００ｎｍ程度のシ
リコン窒化膜１２を形成する。なお、酸化膜ＩＩは、も
し窒化膜！２を直接半導体ウェーハ１０に形成すると、
窒化膜３と半導体ウェーハ１との熱膨張係数差に起因し
て、半導体ウェーハ１にストレスが生じたり、窒化膜３
の剥離やクラックが生じるのを防ぐためであり、窒化膜
３の下取外の酸化膜２ａは後述する酸素イオン注入によ
るダメージ軽減のためである。そして、半導体ウェーハ
１０を１００〜１ｚ−ｔｃＤ°ｃ程度に加熱しておいて
、酸素イオン１３を注入する。すると、酸素イオンＩ３
はその運動エネルギによって半導体ウェーハＩＯの表面
よりも深く入り、一方、窒化膜１２の下方には窒化膜■
２のマスク作用によって、酸素イオン１３は注入されな
い。
こののち、半導体ウェーハ１０をウェット酸素中で１０
００〜１２００°Ｃで加熱する。すると、第２図に示す
ように、フィールド酸化膜１４が形成されるが、前述の
とおり、予め酸素イオン１３が注入されているので、従
来よりも横方向の酸化の進行が小さくなり、バードヘッ
ド１４ａ ＋ バーズビーク＋４ｂも小さくなる結果、
従来よりも素子形成領域か著しく大きくなる。換言すれ
ば、従来と同一の素子形成領域であれば、著しく集積度
を向上できる。
００〜１２００°Ｃで加熱する。すると、第２図に示す
ように、フィールド酸化膜１４が形成されるが、前述の
とおり、予め酸素イオン１３が注入されているので、従
来よりも横方向の酸化の進行が小さくなり、バードヘッ
ド１４ａ ＋ バーズビーク＋４ｂも小さくなる結果、
従来よりも素子形成領域か著しく大きくなる。換言すれ
ば、従来と同一の素子形成領域であれば、著しく集積度
を向上できる。
なお、上記実施例では、酸素イオン１３の注入時に、半
導体ウェー／１１０を加熱する場合について述べたが、
これは酸素イオン１３の活性化によって、常温時よりも
深（注入するためであって省略してもよい。
導体ウェー／１１０を加熱する場合について述べたが、
これは酸素イオン１３の活性化によって、常温時よりも
深（注入するためであって省略してもよい。
光１辷祢采−
この発明によれば、酸素イオンの注入によって、半導体
ウェーハの厚さ方向の酸化を横方向の酸化より著しく大
きくできるので、バーズビークの小さい酸化膜が形成で
き、集積度を向上することができる。
ウェーハの厚さ方向の酸化を横方向の酸化より著しく大
きくできるので、バーズビークの小さい酸化膜が形成で
き、集積度を向上することができる。
第１図および第２図はこの発明の一実施例方法について
説明するための半導体ウェー／＼の要部断面図で、第１
図は酸素イオンの注入時の状態を示し、第２図はフィー
ルド酸化後の状態を示す。 第３図および第４図は従来方法について説明するための
半導体ウェーハの要部断面図で、第３図はフィールド酸
化前の状態を示し、第４図はフィールド酸化後の状態を
示す。 １０・・・半導体ウェーハ、 ■・・・シリコン酸化膜、 １２・・・シリコン窒化膜、 Ｉ３・・・酸素イオン、 １４・・・フィールド酸化膜。
説明するための半導体ウェー／＼の要部断面図で、第１
図は酸素イオンの注入時の状態を示し、第２図はフィー
ルド酸化後の状態を示す。 第３図および第４図は従来方法について説明するための
半導体ウェーハの要部断面図で、第３図はフィールド酸
化前の状態を示し、第４図はフィールド酸化後の状態を
示す。 １０・・・半導体ウェーハ、 ■・・・シリコン酸化膜、 １２・・・シリコン窒化膜、 Ｉ３・・・酸素イオン、 １４・・・フィールド酸化膜。
Claims (1)
- 【特許請求の範囲】 １、半導体ウェーハ表面に所定パターンの窒化膜を形成
し、この半導体ウェーハに酸素イオンを注入して、窒化
膜で被覆されていない領域を酸化することを特徴とする
半導体装置の製造方法。 ２、前記酸素イオンの注入が半導体ウェーハを加熱した
状態で実施される、特許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25616086A JPS63110658A (ja) | 1986-10-27 | 1986-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25616086A JPS63110658A (ja) | 1986-10-27 | 1986-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63110658A true JPS63110658A (ja) | 1988-05-16 |
Family
ID=17288736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25616086A Pending JPS63110658A (ja) | 1986-10-27 | 1986-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63110658A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712186A (en) * | 1996-06-12 | 1998-01-27 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
| US5807784A (en) * | 1995-05-30 | 1998-09-15 | Samsung Electronics Co., Ltd. | Device isolation methods for a semiconductor device |
| US5976952A (en) * | 1997-03-05 | 1999-11-02 | Advanced Micro Devices, Inc. | Implanted isolation structure formation for high density CMOS integrated circuits |
| US6008526A (en) * | 1995-05-30 | 1999-12-28 | Samsung Electronics Co., Ltd. | Device isolation layer for a semiconductor device |
| US6127242A (en) * | 1994-02-10 | 2000-10-03 | Micron Technology, Inc. | Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS552232A (en) * | 1978-06-21 | 1980-01-09 | Olympus Optical Co Ltd | Focusing optical device for camera |
| JPS5552232A (en) * | 1978-10-12 | 1980-04-16 | Toshiba Corp | Manufacture of semiconductor device |
| JPS56105652A (en) * | 1980-01-28 | 1981-08-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1986
- 1986-10-27 JP JP25616086A patent/JPS63110658A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS552232A (en) * | 1978-06-21 | 1980-01-09 | Olympus Optical Co Ltd | Focusing optical device for camera |
| JPS5552232A (en) * | 1978-10-12 | 1980-04-16 | Toshiba Corp | Manufacture of semiconductor device |
| JPS56105652A (en) * | 1980-01-28 | 1981-08-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127242A (en) * | 1994-02-10 | 2000-10-03 | Micron Technology, Inc. | Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment |
| US5807784A (en) * | 1995-05-30 | 1998-09-15 | Samsung Electronics Co., Ltd. | Device isolation methods for a semiconductor device |
| US6008526A (en) * | 1995-05-30 | 1999-12-28 | Samsung Electronics Co., Ltd. | Device isolation layer for a semiconductor device |
| US5712186A (en) * | 1996-06-12 | 1998-01-27 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
| US6333243B1 (en) | 1996-06-12 | 2001-12-25 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
| US5976952A (en) * | 1997-03-05 | 1999-11-02 | Advanced Micro Devices, Inc. | Implanted isolation structure formation for high density CMOS integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63110658A (ja) | 半導体装置の製造方法 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPS61228652A (ja) | 半導体装置の製造方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPH0582734A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR100379503B1 (ko) | 산화막형성방법 | |
| JP4171122B2 (ja) | 半導体素子のツインウエル形成方法 | |
| JPS63262864A (ja) | 半導体装置の製造方法 | |
| JPS60127741A (ja) | 半導体装置の製法 | |
| JPH10189571A (ja) | 半導体装置の製造方法 | |
| KR930008645B1 (ko) | 반도체 소자 격리방법 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS62165951A (ja) | 半導体装置の製造方法 | |
| JPH0432246A (ja) | 半導体装置の製造方法 | |
| JPS60180137A (ja) | 素子分離型集積回路の製造方法 | |
| JPS6118149A (ja) | 半導体装置の製造方法 | |
| JPH0521424A (ja) | 半導体装置の製造方法 | |
| JPS60116164A (ja) | 半導体装置の製造方法 | |
| JPH05299499A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH03230529A (ja) | 集積回路装置の製造方法 | |
| JPH0221137B2 (ja) | ||
| JPH07130723A (ja) | 半導体装置の製造方法 | |
| JPH0198246A (ja) | 半導体装置の製造方法 | |
| JPH0480927A (ja) | 半導体装置の製造方法 |