KR930008645B1 - 반도체 소자 격리방법 - Google Patents

반도체 소자 격리방법 Download PDF

Info

Publication number
KR930008645B1
KR930008645B1 KR1019900012323A KR900012323A KR930008645B1 KR 930008645 B1 KR930008645 B1 KR 930008645B1 KR 1019900012323 A KR1019900012323 A KR 1019900012323A KR 900012323 A KR900012323 A KR 900012323A KR 930008645 B1 KR930008645 B1 KR 930008645B1
Authority
KR
South Korea
Prior art keywords
forming
oxide film
nitride film
oxide layer
layer
Prior art date
Application number
KR1019900012323A
Other languages
English (en)
Other versions
KR920005295A (ko
Inventor
곽상기
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019900012323A priority Critical patent/KR930008645B1/ko
Publication of KR920005295A publication Critical patent/KR920005295A/ko
Application granted granted Critical
Publication of KR930008645B1 publication Critical patent/KR930008645B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

반도체 소자 격리방법
제 1 도는 종래의 공정을 나타낸 단면도.
제 2 도는 본 발명의 공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 산화막
3 : 질화막 4 : 필드산화막
본 발명은 반도체 제조공정 중에서 격리에 관한 것으로 특히 두 액티브 영역을 보다 정확하게 분리(Define)하는데 적당하도록 한 반도체 소자 격리 방법에 관한 것이다.
일반적으로 반도체 제조공정에서 널리 이용되고 있는 격리 방법은 LOCOS 격리로 두 액티브영역 사이에 두꺼운 산화막을 형성시켜 두 영역을 분리시킨다.
이러한 LOCOS 격리는 다른 격리법에 비해 공정이 비교적 간단하며 국부산화시 마스크 역할을 하는 질화막을 사용하므로써 액티브영역이 자기정열(self-align)되는 장점을 갖고 있으며 채널스톱 이온주입을 통하여 격리에 관련된 전기적 특성을 쉽게 제어할 수 있는 장점 또한 갖고 있다.
이하에서 통상적인 LOCOS 격리공정을 제 1 도를 참고로 하여 상술하면 다음과 같다.
먼저 (a)와 같이 실리콘기판(1) 위에 얇은 응력 완화용 산화막(2)을 형성시킨 후 필드산화시 마스크 역할을 할 질화막(3)을 형성한다.
그리고 (b)와 같이 사진석판술을 이용하여 격리시킬 영역을 정의하고 격리시킬 영역의 질화막(3)과 산화막(2)을 식각한다.
다음에 (c)와 같이 채널스톱을 위한 이온주입을 실시한 후 (d)와 같이 산화로에서 고온 산화시켜 필드산화막(4)을 형성한다.
이후 (e)와 같이 질화막(3)과 응력완화용 산화막(2)을 제거한 후 다음 공정을 진행한다.
그러나 상기와 같이 LOCOS 격리법은 반도체 칩이 초미세, 고집적화됨에 따라 격리면적이 줄어들게 되고, 이에 따라 국부산화시 새부리 형성(Bird's Beak)이 나타나게 되는 문제가 있었다.
또한, 액티브영역이 작아지면서 필드산화시의 채널스톱 이온주입 영역이 측면 확산되는 문제가 있다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로 새부리형상을 최소화시킴은 물론 채널스톱 이온주입 영역의 측면확산을 방지시킬 수 있는 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명을 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
먼저 (a)와 같이 실리콘기판(1) 위에 응력완화용 산화막(2)을 형성시키고 사진석판술을 이용하여 격리영역의 산화막(2)을 식각한다.
그리고 (b)와 같이 전면에 질화막(3)을 증착한다.
다음에 (c)와 같이 사진석판술에 의해 질화막(3)을 식각하여 격리 영역의 가장자리의 일부영역에까지 질화막(3)이 남도록 하고 채널스톱 이온주입을 실시한다.
이어서, (d)와 같이 산화로에서 고온 산화시켜 필드산화막(4)을 형성시킨 후 (e)와 같이 질화막(3)과 산화막(2)을 제거한다.
이와 같은 제조공정을 갖는 본 발명에 의하면 격리영역의 가장자리 일부영역에까지 질화막을 남겨 필드산화막(4)의 성장을 억제하므로 새부리 형상을 방지하여 소자가 형성되는 액티브영역의 감소를 줄일 수 있을 뿐만 아니라 채널스톱 이온주입시에도 이러한 질화막으로 인하여 측면의 이온주입을 억제할 수 있는 효과가 있다.

Claims (1)

  1. 기판위에 산화막(2)을 형성시키고 사진석판기술에 의해 격리영역의 산화막(2)을 제거하는 공정과, 전면에 질화막(3)을 형성하는 공정과, 상기 질화막(3)을 사진석판기술에 의해 격리영역의 가장자리에 까지 질화막이 남도록 제거하고 채널스톱이온주입하는 공정과, 필드산화막(4)을 형성시키는 공정과, 상기 질화막(3), 산화막(2)을 제거하고 공정을 순차적으로 실시함을 특징으로 하는 반도체 소자 격리방법.
KR1019900012323A 1990-08-10 1990-08-10 반도체 소자 격리방법 KR930008645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900012323A KR930008645B1 (ko) 1990-08-10 1990-08-10 반도체 소자 격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012323A KR930008645B1 (ko) 1990-08-10 1990-08-10 반도체 소자 격리방법

Publications (2)

Publication Number Publication Date
KR920005295A KR920005295A (ko) 1992-03-28
KR930008645B1 true KR930008645B1 (ko) 1993-09-11

Family

ID=19302221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012323A KR930008645B1 (ko) 1990-08-10 1990-08-10 반도체 소자 격리방법

Country Status (1)

Country Link
KR (1) KR930008645B1 (ko)

Also Published As

Publication number Publication date
KR920005295A (ko) 1992-03-28

Similar Documents

Publication Publication Date Title
KR950000103B1 (ko) 반도체 장치 및 그 제조방법
JP3273636B2 (ja) 集積回路及びその製造方法
US4748134A (en) Isolation process for semiconductor devices
US4098618A (en) Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
JPS6175539A (ja) 集積回路の製造方法
US4295266A (en) Method of manufacturing bulk CMOS integrated circuits
JPH05160355A (ja) ツインウェルを有するcmosの製造方法
KR930008645B1 (ko) 반도체 소자 격리방법
US4635344A (en) Method of low encroachment oxide isolation of a semiconductor device
JPH07307305A (ja) 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
KR0143709B1 (ko) 반도체 소자의 소자분리막 형성방법
KR910008978B1 (ko) 반도체 장치의 제조방법
KR0171981B1 (ko) 반도체 소자의 아이솔레이션 방법
KR100699819B1 (ko) 모스 트랜지스터의 형성방법
KR100225383B1 (ko) 반도체 소자의 제조 방법
KR940003224B1 (ko) 반도체 소자의 격리방법
KR100192540B1 (ko) 반도체 소자의 격리영역 형성방법
KR930008540B1 (ko) 반도체장치의 소자분리방법
KR100188002B1 (ko) 반도체 소자 제조방법
KR0179023B1 (ko) 모스소자의 격리방법
KR0151225B1 (ko) 반도체 소자의 소자분리 방법
KR930011499B1 (ko) 반도체장치의 소자격리방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100250226B1 (ko) 반도체 소자의 격리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee