JPS6175539A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPS6175539A JPS6175539A JP60129746A JP12974685A JPS6175539A JP S6175539 A JPS6175539 A JP S6175539A JP 60129746 A JP60129746 A JP 60129746A JP 12974685 A JP12974685 A JP 12974685A JP S6175539 A JPS6175539 A JP S6175539A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide
- integrated circuit
- manufacturing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 93
- 238000005468 ion implantation Methods 0.000 description 25
- 230000003628 erosive effect Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000007943 implant Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 101150034825 DODA gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 235000005583 doda Nutrition 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002301 magnetic field-flow fractionation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- HKUFIYBZNQSHQS-UHFFFAOYSA-N n-octadecyloctadecan-1-amine Chemical compound CCCCCCCCCCCCCCCCCCNCCCCCCCCCCCCCCCCCC HKUFIYBZNQSHQS-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の製造方法に関するもので、とくに集
積回路におけるアイソレーション領域の形成方法に係わ
るものである。
積回路におけるアイソレーション領域の形成方法に係わ
るものである。
集積回路技術においては、能動デバイスの活性動領域（
モート領域）を互いに分離させることが常に必要である
。このモート領域の分離は、ＭＯ８技術を用いたＬＳＩ
やＶＬＳＩ集積回路においては、いわゆるＬＯＯＯ８（
ＬＯＯａｌ ０ｘｉｄ、ａｔｌ、ｏｎ ｏｆ ５ｉｌｉ
ｃｏｎ）法により行なわれている。このＬＯＣＯ８法に
おいては、パターン形成を行なった窒化シリコン層（以
下単に窒化物層という）を用いてモート領域となるべき
個所を被覆した後、露出領域を高温の酸化雰囲気に接触
させることにより、フィールド酸化物を成長させる。し
かしながらこのような技法にあっては、フィールド酸化
物が露出領域中で縦方向のみならず、窒化物層によるマ
スクの端縁部直下において横方向にも成長するという問
題が長年にわたって指摘されてきた。この窒化物層下の
横方向浸食（「鳥のくちばしＪ ＝ Ｂｉｒｄ、’５ｂ
ｅａｋとして知られる）はフィールド酸化物層の摩さの
ほぼ半分に及び、このことはすなわち、相当な・面積が
このアイソレーション技術にょシ浪費されているという
ことにほかならない。
モート領域）を互いに分離させることが常に必要である
。このモート領域の分離は、ＭＯ８技術を用いたＬＳＩ
やＶＬＳＩ集積回路においては、いわゆるＬＯＯＯ８（
ＬＯＯａｌ ０ｘｉｄ、ａｔｌ、ｏｎ ｏｆ ５ｉｌｉ
ｃｏｎ）法により行なわれている。このＬＯＣＯ８法に
おいては、パターン形成を行なった窒化シリコン層（以
下単に窒化物層という）を用いてモート領域となるべき
個所を被覆した後、露出領域を高温の酸化雰囲気に接触
させることにより、フィールド酸化物を成長させる。し
かしながらこのような技法にあっては、フィールド酸化
物が露出領域中で縦方向のみならず、窒化物層によるマ
スクの端縁部直下において横方向にも成長するという問
題が長年にわたって指摘されてきた。この窒化物層下の
横方向浸食（「鳥のくちばしＪ ＝ Ｂｉｒｄ、’５ｂ
ｅａｋとして知られる）はフィールド酸化物層の摩さの
ほぼ半分に及び、このことはすなわち、相当な・面積が
このアイソレーション技術にょシ浪費されているという
ことにほかならない。
上述のようなアイソレーション技術のよシ新しいものと
しては、一般にいわゆるＳＷＡＭ工（Ｓｉｄｅｗａｌ１
Ｍａｓｋｅｄ工５ｏｌａｔｉｏｎ ）あるいはＭＦＦＦ
Ｒ（Ｍｏｄｉ−ｆｌ、ｅｄＦｕｌｌｙ Ｆｒａｍｅｄ
Ｆｕｌｌｙ Ｒｅｃｅｓｓｅｄ ）として知られるアイ
ソレーション技法があり、このアイソレーション技法は
シリコンエッチと側壁部窒化物層を用いて、フィールド
酸化物の横方向浸食を抑制するようにしたものである。
しては、一般にいわゆるＳＷＡＭ工（Ｓｉｄｅｗａｌ１
Ｍａｓｋｅｄ工５ｏｌａｔｉｏｎ ）あるいはＭＦＦＦ
Ｒ（Ｍｏｄｉ−ｆｌ、ｅｄＦｕｌｌｙ Ｆｒａｍｅｄ
Ｆｕｌｌｙ Ｒｅｃｅｓｓｅｄ ）として知られるアイ
ソレーション技法があり、このアイソレーション技法は
シリコンエッチと側壁部窒化物層を用いて、フィールド
酸化物の横方向浸食を抑制するようにしたものである。
すなわち、パターン形成を行なった第１の窒化物層にょ
９複数の能動デバイス領域を画定した後、フィールド酸
化物領域となるべき個所のシリコンにエッチを施し、そ
の結果形成された凹陥部の側壁上に（パッド酸化物を介
して）側壁部窒化物を被着させることにより、フィール
ド酸化物が該能動デバイス領域中に横方向に浸食するの
を防止するのである。このような技法はその一般的なア
プローチとしてはそれな９の利点があり、標準的なＭＯ
８製造プロセス７０−の一部とすることが容易で、その
ためにホトマスク工程を追加する必要もなく、またモー
ト領域の浸食をほぼゼロに低下させることができるとい
う長所がある。
９複数の能動デバイス領域を画定した後、フィールド酸
化物領域となるべき個所のシリコンにエッチを施し、そ
の結果形成された凹陥部の側壁上に（パッド酸化物を介
して）側壁部窒化物を被着させることにより、フィール
ド酸化物が該能動デバイス領域中に横方向に浸食するの
を防止するのである。このような技法はその一般的なア
プローチとしてはそれな９の利点があり、標準的なＭＯ
８製造プロセス７０−の一部とすることが容易で、その
ためにホトマスク工程を追加する必要もなく、またモー
ト領域の浸食をほぼゼロに低下させることができるとい
う長所がある。
しかしながらこのようなプロセスは依然としていくつか
の短所があるために、集積回路の製造において一般に受
は入れられるには至っていない。
の短所があるために、集積回路の製造において一般に受
は入れられるには至っていない。
とくに第１の窒化物層と第２の窒化物層との結合、すな
わち前記モート領域を画定する窒化物層と、これらモー
ト領域を被覆する窒化物層との間の結合が往々にして損
なわれる結果、前述したような「鳥のくちばし」が局部
的に生ずるという難点がある。このような局部的な「鳥
のくちばし」の発生は、集積回路の製造においては受は
入れがたい信頼性の低下につながるものである。
わち前記モート領域を画定する窒化物層と、これらモー
ト領域を被覆する窒化物層との間の結合が往々にして損
なわれる結果、前述したような「鳥のくちばし」が局部
的に生ずるという難点がある。このような局部的な「鳥
のくちばし」の発生は、集積回路の製造においては受は
入れがたい信頼性の低下につながるものである。
故に本発明の目的は、大規模なモート領域の浸食をとも
なわず、しかも歩留シの高いアイソレーション方式を提
供することにある。
なわず、しかも歩留シの高いアイソレーション方式を提
供することにある。
本発明の他の目的は、実質的にモート領域の浸食が生ず
ることがなく、また「鳥のくちばし」の発生するおそれ
があるために歩留りの低下が生ずることのないアイソレ
ーション方式を提供することにある。
ることがなく、また「鳥のくちばし」の発生するおそれ
があるために歩留りの低下が生ずることのないアイソレ
ーション方式を提供することにある。
本発明のさらに他の目的は、側壁部窒化物層とシリコン
の酸化を用いた信頼性の高いアイソレーション方式を提
供することにある。
の酸化を用いた信頼性の高いアイソレーション方式を提
供することにある。
本発明のさらに他の目的は、側壁部窒化物層とシリコン
の酸化を用いて、「鳥のくちばし」の発生するおそれに
よる歩留りの低下をともなうことのないアイソレーショ
ン方式を提供することにある。
の酸化を用いて、「鳥のくちばし」の発生するおそれに
よる歩留りの低下をともなうことのないアイソレーショ
ン方式を提供することにある。
〔問題点を解決しようとするための手段〕このような目
的を達成すべく本発明は、第１の窒化物層の下部の応力
除去酸化物層に、第２の窒化物層の被着に異方性酸化物
エッチを用いることによりアンダーカットを形成し、該
第２の窒化物層を第１の窒化物層に対して形状を対応さ
せて被着させる際に、この第１の窒化物層下部の前記ア
ンダーカットを満たすようにすることにより、第１およ
び第２の窒化物層の重なり合う領域によって、これらの
窒化物層間の結合を確実に緊密化して、局部的な「鳥の
くちばし」の発生を回避するようにしたものである。
的を達成すべく本発明は、第１の窒化物層の下部の応力
除去酸化物層に、第２の窒化物層の被着に異方性酸化物
エッチを用いることによりアンダーカットを形成し、該
第２の窒化物層を第１の窒化物層に対して形状を対応さ
せて被着させる際に、この第１の窒化物層下部の前記ア
ンダーカットを満たすようにすることにより、第１およ
び第２の窒化物層の重なり合う領域によって、これらの
窒化物層間の結合を確実に緊密化して、局部的な「鳥の
くちばし」の発生を回避するようにしたものである。
さらに本発明においては、最初のモートパターンの形成
を従来のように窒化物／酸化物スタック上ではなく、酸
化物／窒化物／酸化物のスタック上に行なうようにする
ことにより、前記第２の窒化物層が第１の窒化物層に対
応して被着されたときに、モート領域上のスタックが酸
化物／窒化物／酸化物／窒化物スタックとなるようにす
る。この場合、第２の窒化物層を除去した際モート領域
における第１の窒化物層は、その厚みが当初の厚さのま
まに残ることとなる。この第２の窒化物層の除去は、好
ましくはフィールド酸化工程に先んじてこれを行なうこ
ととすることにより、チャンネルストップに対するイオ
ン注入時に、モート層上のハードマスクの実際に残って
いる厚さが不確実となるのを避けることができる。上記
のように付加的な酸化物層を設けることによりさらに、
このチャンネルストップに対するイオン注入を行なうに
当って、注入されたイオンや照射エネルギがハードマス
クを介して浸透することがないため、イオン打込み量や
使用するエネルギを大きな値とすることが可能となると
いう利点も得られる。
を従来のように窒化物／酸化物スタック上ではなく、酸
化物／窒化物／酸化物のスタック上に行なうようにする
ことにより、前記第２の窒化物層が第１の窒化物層に対
応して被着されたときに、モート領域上のスタックが酸
化物／窒化物／酸化物／窒化物スタックとなるようにす
る。この場合、第２の窒化物層を除去した際モート領域
における第１の窒化物層は、その厚みが当初の厚さのま
まに残ることとなる。この第２の窒化物層の除去は、好
ましくはフィールド酸化工程に先んじてこれを行なうこ
ととすることにより、チャンネルストップに対するイオ
ン注入時に、モート層上のハードマスクの実際に残って
いる厚さが不確実となるのを避けることができる。上記
のように付加的な酸化物層を設けることによりさらに、
このチャンネルストップに対するイオン注入を行なうに
当って、注入されたイオンや照射エネルギがハードマス
クを介して浸透することがないため、イオン打込み量や
使用するエネルギを大きな値とすることが可能となると
いう利点も得られる。
かくて本発明は、単結晶シリコン基板を形成する工程と
、前記基板の所定の部分を第１のパッド層とこの第１の
パッド層の上方に形成した第１の窒化シリコン層とから
なる第１のパターン形成複合層により被覆する工程と、
前記基板の前記第１のパターン形成複合層により被覆さ
れてない部分に異方性エッチにより凹陥部を形成する工
程と、前記パッド層をエッチして前記第１の窒化シリコ
ン層の端縁部下方にキャぎティを形成する工程と、前記
凹陥部の側壁部にこれと形状の対応する側壁部マスク層
を被着して該側壁部を被覆するとともに前記キャビティ
を充満させる工程と、前記側壁部マスク層に異方性エッ
チを施して前記凹陥部の底部を実質的に除去する工程と
、シリコンの露出部を酸化して前記凹陥部内にアイソレ
ーション酸化物層を形成する工程と、前記第１のパター
ン形成複合層を除去する工程と、前記基板の前記第１の
パターン形成複合層により被覆されていた部分に所望の
能動デバイスを形成する工程とからなることを特徴とす
る集積回路の製造方法を提供するものである。
、前記基板の所定の部分を第１のパッド層とこの第１の
パッド層の上方に形成した第１の窒化シリコン層とから
なる第１のパターン形成複合層により被覆する工程と、
前記基板の前記第１のパターン形成複合層により被覆さ
れてない部分に異方性エッチにより凹陥部を形成する工
程と、前記パッド層をエッチして前記第１の窒化シリコ
ン層の端縁部下方にキャぎティを形成する工程と、前記
凹陥部の側壁部にこれと形状の対応する側壁部マスク層
を被着して該側壁部を被覆するとともに前記キャビティ
を充満させる工程と、前記側壁部マスク層に異方性エッ
チを施して前記凹陥部の底部を実質的に除去する工程と
、シリコンの露出部を酸化して前記凹陥部内にアイソレ
ーション酸化物層を形成する工程と、前記第１のパター
ン形成複合層を除去する工程と、前記基板の前記第１の
パターン形成複合層により被覆されていた部分に所望の
能動デバイスを形成する工程とからなることを特徴とす
る集積回路の製造方法を提供するものである。
次に図面を参照して本発明の詳細な説明する。
本発明の第１の実施例は、側壁部窒化物アイソレーショ
ン法を改良するに当って、アンダーカットおよびイオン
注入技法を用いることにより、第１および第２の窒化物
層の間の結合をより良好なものとするようにしたもので
、第１図に示すように、まずシリコン基板１０上にパッ
ド酸化物層１２を成長させ、さらに窒化シリコン層１４
を被着させる。パッド酸化物層１２の厚さは典型的には
これを６５０Ｘとし、好ましくは該層はこれを成長法に
より形成する。笛１の窒化物層１４の厚さは好ましくは
これを１１ｏｏＸとし、さらにこの窒化物層１４は好ま
しくはこれを減圧化学蒸着（ＬＰＯＶＤ）法により被着
形成する。１６はホトレジストパターンで、このホトレ
ジストパターンは、モート領域１Ｂとなるべき領域を確
定するのに用いるものである。このホトレジストパター
ン１６の被着およびパターン形成を行なった後、窒化シ
リコン層１４およびパッド酸化物層１２を当該パターン
に従ってエッチ処理する。ここに用いるエッチ条件は、
好ましくは約１Ｔｏｒｒの圧力下でＯＨ’Ｆ３を６０５
００Ｍ 、ヘリウムを、Ｉｓ Ｏ５００Ｍ、 ０２Ｆ（
Ｓを３ Ｑ ５００Ｍとする。このようなエッチ処理条
件を採用することにより、エッチ速度を適度に低（＜シ
てオペレータによる操作を容易にするようにすることが
できる。
ン法を改良するに当って、アンダーカットおよびイオン
注入技法を用いることにより、第１および第２の窒化物
層の間の結合をより良好なものとするようにしたもので
、第１図に示すように、まずシリコン基板１０上にパッ
ド酸化物層１２を成長させ、さらに窒化シリコン層１４
を被着させる。パッド酸化物層１２の厚さは典型的には
これを６５０Ｘとし、好ましくは該層はこれを成長法に
より形成する。笛１の窒化物層１４の厚さは好ましくは
これを１１ｏｏＸとし、さらにこの窒化物層１４は好ま
しくはこれを減圧化学蒸着（ＬＰＯＶＤ）法により被着
形成する。１６はホトレジストパターンで、このホトレ
ジストパターンは、モート領域１Ｂとなるべき領域を確
定するのに用いるものである。このホトレジストパター
ン１６の被着およびパターン形成を行なった後、窒化シ
リコン層１４およびパッド酸化物層１２を当該パターン
に従ってエッチ処理する。ここに用いるエッチ条件は、
好ましくは約１Ｔｏｒｒの圧力下でＯＨ’Ｆ３を６０５
００Ｍ 、ヘリウムを、Ｉｓ Ｏ５００Ｍ、 ０２Ｆ（
Ｓを３ Ｑ ５００Ｍとする。このようなエッチ処理条
件を採用することにより、エッチ速度を適度に低（＜シ
てオペレータによる操作を容易にするようにすることが
できる。
ここでシリコンのエッチを行なって前記領域２０内に凹
陥部を形成する。本例においてはシリコンを深さ約１２
００Ｘまでエッチすることとするが、ただしこの値は次
に述べるように大幅に変更することができる。領域２０
内に形成した前記凹陥部は、その側壁部を斜面状とする
ことにより、フィールド酸化工程期間中にシリコン中に
応力による欠陥が発生しにくくなるため、該凹陥部は好
ましくはその側壁部が縦方向にエッチされないようにす
る。なお本例におけるシリコンエッチ工程においては、
２５ミリＴｏｒｒの圧力下、電力５００レツトで７レオ
ン１１を１ｉ Ｑ ５００Ｍで、アルインを２００８０
０Ｍで、窒素を２３ Ｑ ５００Ｍで、それぞれ用いる
ものとする。ただし周知のように、シリコンのエッチ条
件としては他にいろいろの条件を用いることが可能であ
る。
陥部を形成する。本例においてはシリコンを深さ約１２
００Ｘまでエッチすることとするが、ただしこの値は次
に述べるように大幅に変更することができる。領域２０
内に形成した前記凹陥部は、その側壁部を斜面状とする
ことにより、フィールド酸化工程期間中にシリコン中に
応力による欠陥が発生しにくくなるため、該凹陥部は好
ましくはその側壁部が縦方向にエッチされないようにす
る。なお本例におけるシリコンエッチ工程においては、
２５ミリＴｏｒｒの圧力下、電力５００レツトで７レオ
ン１１を１ｉ Ｑ ５００Ｍで、アルインを２００８０
０Ｍで、窒素を２３ Ｑ ５００Ｍで、それぞれ用いる
ものとする。ただし周知のように、シリコンのエッチ条
件としては他にいろいろの条件を用いることが可能であ
る。
このエッチ処理によって基板１０のフィールド酸化物の
形成されるべき領域が露出した時点で、さらにエッチ処
理を行なって、酸化物層１２にアンダーカットを形成さ
せる。本例においてはこの処理工程をウェットエッチ工
程とし、濃縮したＨＦ／ ＮＨ４Ｆ溶液中において室温
で約４０秒間行なうことにより、窒化物層１４の縁部に
沿って約４００Ｘのキャビティ１３を酸化物層１２に形
成させる。
形成されるべき領域が露出した時点で、さらにエッチ処
理を行なって、酸化物層１２にアンダーカットを形成さ
せる。本例においてはこの処理工程をウェットエッチ工
程とし、濃縮したＨＦ／ ＮＨ４Ｆ溶液中において室温
で約４０秒間行なうことにより、窒化物層１４の縁部に
沿って約４００Ｘのキャビティ１３を酸化物層１２に形
成させる。
第２図に示すように、この時点で好ましくは第２のパッ
ド酸化物、すなわち側壁部パッド酸化物２４（厚さをた
とえば２５０又とする）の成長を行なわせた後、第２の
窒化物層２６を減圧ＯＶＤ法でたとえば４００Ｘの厚さ
に被着する。上記第２のパッド酸化物層２４は前記キャ
ビティ１３内に上記第２の窒化物層２６のための余地を
残しておく必要があるため、好ましくは前記第１の酸化
物層１２よりもこれを薄くする。
ド酸化物、すなわち側壁部パッド酸化物２４（厚さをた
とえば２５０又とする）の成長を行なわせた後、第２の
窒化物層２６を減圧ＯＶＤ法でたとえば４００Ｘの厚さ
に被着する。上記第２のパッド酸化物層２４は前記キャ
ビティ１３内に上記第２の窒化物層２６のための余地を
残しておく必要があるため、好ましくは前記第１の酸化
物層１２よりもこれを薄くする。
この時点で好ましくは第６の酸化物層２８の被着を行な
う。この第６の酸化物層２８は好ましくはプラズマ酸化
物層（たとえばプラズマエンハンスドデポジションによ
り蒸着した酸化物層）とする。この酸化物層２Ｂは、場
合によっては緻密化を行なわなくともよい。このように
して形成された酸化物層は、引き続くエッチ処理により
前記凹陥部の底部および前記モート領域上の窒化物層の
上面から除去されるが、この酸化物は前記凹陥部の側壁
部にフィラメント状となって残留する。凹陥部側壁部の
斜面上に形成されたこれらフィラメント状のプラズマ酸
化物２８は、前記第２の窒化物層２６が薄くなるのを防
ぐとともに、チャンネルストップに対するイオン打込み
により該チャンネルストップの不純物が能動デバイス領
域近傍に過度に集中するのを防止する役割をも果たす。
う。この第６の酸化物層２８は好ましくはプラズマ酸化
物層（たとえばプラズマエンハンスドデポジションによ
り蒸着した酸化物層）とする。この酸化物層２Ｂは、場
合によっては緻密化を行なわなくともよい。このように
して形成された酸化物層は、引き続くエッチ処理により
前記凹陥部の底部および前記モート領域上の窒化物層の
上面から除去されるが、この酸化物は前記凹陥部の側壁
部にフィラメント状となって残留する。凹陥部側壁部の
斜面上に形成されたこれらフィラメント状のプラズマ酸
化物２８は、前記第２の窒化物層２６が薄くなるのを防
ぐとともに、チャンネルストップに対するイオン打込み
により該チャンネルストップの不純物が能動デバイス領
域近傍に過度に集中するのを防止する役割をも果たす。
この時点で好ましくは酸化物／窒化物／酸化物スタック
の異方性エッチ処理を行なう。本例においてはこのエッ
チには酸素を４５００Ｍ、 ＯＨＦ ３を５ Ｑ ５
００Ｍ 、ヘリウムを１［１３８００Ｍ、０２Ｆ６を１
３５００Ｍを１．５ ＴＯｒｒで用いることとし、酸化
物および窒化物がほぼ等しい速度でエッチされるように
するが、低密度酸化物（たとえば緻密化を行なわないプ
ラズマ酸化物等）の方が高密度酸化物よりもエッチ速度
が高いことはいうまでもない。
の異方性エッチ処理を行なう。本例においてはこのエッ
チには酸素を４５００Ｍ、 ＯＨＦ ３を５ Ｑ ５
００Ｍ 、ヘリウムを１［１３８００Ｍ、０２Ｆ６を１
３５００Ｍを１．５ ＴＯｒｒで用いることとし、酸化
物および窒化物がほぼ等しい速度でエッチされるように
するが、低密度酸化物（たとえば緻密化を行なわないプ
ラズマ酸化物等）の方が高密度酸化物よりもエッチ速度
が高いことはいうまでもない。
このエッチ工程によって（プラズマ酸化物層２８の）前
記フィラメント状部のみが残り、側壁部の窒化物層２６
およびパッド酸化物層２４が前記凹陥部の底部から除去
される結果、（プロセス自体をさらに変更しない限り）
前記窒化物層１４はやや薄くなる。
記フィラメント状部のみが残り、側壁部の窒化物層２６
およびパッド酸化物層２４が前記凹陥部の底部から除去
される結果、（プロセス自体をさらに変更しない限り）
前記窒化物層１４はやや薄くなる。
次に第６図および第７図に示す実施例において、緩衝層
としての第２の酸化物層２８（たとえば１０００Ａの緻
密化プラズマ酸化物層とする）を、まず前記パッド酸化
物層１２および第１の窒化物層１４の上方に被着するこ
とにより、前記ホトレジストパターン１６を用いて２層
からなる酸化物／窒化物スタックの代りに３層からなる
酸化物／窒化物／酸化物スタックのパターン形成を行な
う。
としての第２の酸化物層２８（たとえば１０００Ａの緻
密化プラズマ酸化物層とする）を、まず前記パッド酸化
物層１２および第１の窒化物層１４の上方に被着するこ
とにより、前記ホトレジストパターン１６を用いて２層
からなる酸化物／窒化物スタックの代りに３層からなる
酸化物／窒化物／酸化物スタックのパターン形成を行な
う。
かくて酸化物層２８、窒化物層２６および酸化物層２８
が前記凹陥部の底部からエッチにより除去される際に、
前記窒化物層１４が薄くなる代りに、該パッド酸化物層
２２が薄くなることとなる。この結果、第７′図゛に示
すように、前記第１の窒化物層１４はその厚み全体が当
初の厚みのままに保持されるため、その値を正確に知る
ことが可能となる。従ってこの緩衝酸化物層２２の厚み
を制御することにより、機械的変形に対する抵抗の度合
を知り、かつこれを制御することができ、ひいてはこの
機械的変形に対する抵抗を制御することにより、フィー
ルド酸化工程における浸食の度合を調節することができ
る。さらに他の実施例においては、フィールド酸化工程
に先立ってデグレーズエッチ（たとえばＨＦ ／ ＮＨ
４等の溶液を用いる）を行なって、前記第１の窒化物層
１４の上方から前記バッファ酸化物層２２の残部を（さ
らには側壁部室化物層２６から酸化物層２８を）除去す
ることにより、該第１の窒化物層１４の厚さくおよびス
チフネス）を正確に知って、残留酸化物の浸食をより正
確に予測することができる。かくて本実施例においては
、第６図および第７図に示すように、前記凹陥部の底部
露出時に前記バッファ酸化物層２２によって前記第１の
窒化物層１４の厚みが損なわれることがないが、これに
対して従来の方式においては、第４図および第５図に示
すように、第１の窒化物層１４はこの時点で相当程度薄
くなるのが避けられない。
が前記凹陥部の底部からエッチにより除去される際に、
前記窒化物層１４が薄くなる代りに、該パッド酸化物層
２２が薄くなることとなる。この結果、第７′図゛に示
すように、前記第１の窒化物層１４はその厚み全体が当
初の厚みのままに保持されるため、その値を正確に知る
ことが可能となる。従ってこの緩衝酸化物層２２の厚み
を制御することにより、機械的変形に対する抵抗の度合
を知り、かつこれを制御することができ、ひいてはこの
機械的変形に対する抵抗を制御することにより、フィー
ルド酸化工程における浸食の度合を調節することができ
る。さらに他の実施例においては、フィールド酸化工程
に先立ってデグレーズエッチ（たとえばＨＦ ／ ＮＨ
４等の溶液を用いる）を行なって、前記第１の窒化物層
１４の上方から前記バッファ酸化物層２２の残部を（さ
らには側壁部室化物層２６から酸化物層２８を）除去す
ることにより、該第１の窒化物層１４の厚さくおよびス
チフネス）を正確に知って、残留酸化物の浸食をより正
確に予測することができる。かくて本実施例においては
、第６図および第７図に示すように、前記凹陥部の底部
露出時に前記バッファ酸化物層２２によって前記第１の
窒化物層１４の厚みが損なわれることがないが、これに
対して従来の方式においては、第４図および第５図に示
すように、第１の窒化物層１４はこの時点で相当程度薄
くなるのが避けられない。
さらに本発明の他の実施態様においては、前記第２の窒
化物層２６をモート領域の底部から除去するのに用いる
エッチ溶液は、酸化物に対して選択的に作用するものを
使用する。上記酸化物窒化物スタックに用いるエッチ剤
０２１０Ｈ３Ｆ１０２Ｆ６自体は酸化物に対する選択作
用をもつものではないが、このエッチ剤を用いる場合の
酸素の流量を大きくするのみで、酸化物に対する選択的
作用を得ることができる。すなわち、本実施態様によれ
ば、酸化物よりも高い速度で窒化物のエッチを行なうこ
とを可能なエッチ剤を使用することにより、前記緩衝用
酸化物層２２の暉みを甚だしく減じることなく、前記第
２の窒化物層２６を前記凹陥部の底部から確実に除去す
ることが可能となるのである。
化物層２６をモート領域の底部から除去するのに用いる
エッチ溶液は、酸化物に対して選択的に作用するものを
使用する。上記酸化物窒化物スタックに用いるエッチ剤
０２１０Ｈ３Ｆ１０２Ｆ６自体は酸化物に対する選択作
用をもつものではないが、このエッチ剤を用いる場合の
酸素の流量を大きくするのみで、酸化物に対する選択的
作用を得ることができる。すなわち、本実施態様によれ
ば、酸化物よりも高い速度で窒化物のエッチを行なうこ
とを可能なエッチ剤を使用することにより、前記緩衝用
酸化物層２２の暉みを甚だしく減じることなく、前記第
２の窒化物層２６を前記凹陥部の底部から確実に除去す
ることが可能となるのである。
上述の窒化物／酸化物スタックのエッチを行なう各実施
態様においては、上記以外のエッチ剤を使用することも
可能であるが、ただしいずれの場合にも、使用するエッ
チ剤はシリコンに対する選択性をもつものであることが
必要である。
態様においては、上記以外のエッチ剤を使用することも
可能であるが、ただしいずれの場合にも、使用するエッ
チ剤はシリコンに対する選択性をもつものであることが
必要である。
次にチャンネルストップのイオン注入を行なうが、この
チャンネルストップに用いる不純物の種類や注入猷、お
よび使用するエネルギ等は製作対象としてのデバイスの
タイプや基板のタイプ、フィールド酸化物層の厚さおよ
び動作電圧等により適宜選択する。−例をあげれば、８
５００Ａのフィールド酸化物層で５ボルトの動作電圧を
用いる場合は、チャンネルストップの不純物としてはた
とえばホウ素な使用して、照射エネルギを８０ｋｅＶ。
チャンネルストップに用いる不純物の種類や注入猷、お
よび使用するエネルギ等は製作対象としてのデバイスの
タイプや基板のタイプ、フィールド酸化物層の厚さおよ
び動作電圧等により適宜選択する。−例をあげれば、８
５００Ａのフィールド酸化物層で５ボルトの動作電圧を
用いる場合は、チャンネルストップの不純物としてはた
とえばホウ素な使用して、照射エネルギを８０ｋｅＶ。
イオン打込み量を５ Ｘ １０” ／ｃｒｎ２とする。
あるいはまた、第１の窒化物層１４のパターン形成完了
後に１回目のチャンネルストップのイオン注入を比較的
低濃度で行ない、前記シリコンの凹陥部のエッチが完了
した後に、２回目のチャンネルストップのイオン注入を
行なうようにしてもよい。
後に１回目のチャンネルストップのイオン注入を比較的
低濃度で行ない、前記シリコンの凹陥部のエッチが完了
した後に、２回目のチャンネルストップのイオン注入を
行なうようにしてもよい。
次に第６図に示す実施例においては、シリコンのエッチ
はこれを２回に分けて行なう。すなわち、まず前記凹陥
部を前述のようにして形成した後、側壁部パッド酸化物
層２４、第２窒化物層２６およびプラズマ酸化物層２Ｂ
を、該凹陥部の底部から除去する（ただし凹陥部の側壁
部からの除去は行なわない）。本実施例においては、こ
の時点で好ましくは酸化物および窒化物に対する選択性
な有するエッチ剤な用いて、第２回目のシリコンエッチ
処理を行なう。−例として、第１回目のシリコンエッチ
は深さ１８００Ａまでとし、２回目のエッチによりさら
に６００ないし８００Ａの深さまでエッチするようにす
る。この第２回目のエッチ処理の完了後に、高濃度（た
とえば２×１０１３／ｃｒＩＬ２）でのチャンネルスト
ップイオン注入を行なうことが可能であり、これにより
前述のように寄生スレショルドや、ひいては照射硬度を
さらに大きくすることができる。
はこれを２回に分けて行なう。すなわち、まず前記凹陥
部を前述のようにして形成した後、側壁部パッド酸化物
層２４、第２窒化物層２６およびプラズマ酸化物層２Ｂ
を、該凹陥部の底部から除去する（ただし凹陥部の側壁
部からの除去は行なわない）。本実施例においては、こ
の時点で好ましくは酸化物および窒化物に対する選択性
な有するエッチ剤な用いて、第２回目のシリコンエッチ
処理を行なう。−例として、第１回目のシリコンエッチ
は深さ１８００Ａまでとし、２回目のエッチによりさら
に６００ないし８００Ａの深さまでエッチするようにす
る。この第２回目のエッチ処理の完了後に、高濃度（た
とえば２×１０１３／ｃｒＩＬ２）でのチャンネルスト
ップイオン注入を行なうことが可能であり、これにより
前述のように寄生スレショルドや、ひいては照射硬度を
さらに大きくすることができる。
あるいはまた、寄生フィールド酸化物トランジスタに過
大なスレショルド電流が生ずるのを回避すべく、チャン
ネルストップのイオン注入を２回に分けて行なうように
しでもよい。この場合、１回目のチャンネルストップイ
オン注入は、シリコン中に前記凹陥部を形成してから２
回目の窒化物層２６の被着な行なうまでに、第１図に示
す段階 ・で行なう。この１回目のチャンネルストップ
イオン注入により注入された不純物は、若干シリコン凹
陥部の側壁部内に拡散して、チャンネルエツジで寄生電
流通路がターンオンするのを防止する効果がある。１回
目のチャンネルストップイオン注入におけるイオン打込
み飯は比較的少なめ、たとえば８０ｋｅ■でＩ Ｘ １
０１１ないしＩ Ｘ １０”／ｃｒ／Ｌ２とし、２回目
のチャンネルストップイオン注入における打込み量は、
前述のようＫこれを比較的多めにする。
大なスレショルド電流が生ずるのを回避すべく、チャン
ネルストップのイオン注入を２回に分けて行なうように
しでもよい。この場合、１回目のチャンネルストップイ
オン注入は、シリコン中に前記凹陥部を形成してから２
回目の窒化物層２６の被着な行なうまでに、第１図に示
す段階 ・で行なう。この１回目のチャンネルストップ
イオン注入により注入された不純物は、若干シリコン凹
陥部の側壁部内に拡散して、チャンネルエツジで寄生電
流通路がターンオンするのを防止する効果がある。１回
目のチャンネルストップイオン注入におけるイオン打込
み飯は比較的少なめ、たとえば８０ｋｅ■でＩ Ｘ １
０１１ないしＩ Ｘ １０”／ｃｒ／Ｌ２とし、２回目
のチャンネルストップイオン注入における打込み量は、
前述のようＫこれを比較的多めにする。
本発明のさらに他の実施態様においては、チャンネルス
トップのイオン注入を３回に分けて行なう。この場合、
１回目のチャンネルストップイオン注入は、酸化物／窒
化物スタック（または酸化物／窒化物／酸化物スタック
）のパターン形成後に行なう。２回目のチャンネルスト
ップイオン注入は、側壁部の酸化物／窒化物層が前記凹
陥部上に形成される前または後にこれを行なう。また６
回目のチャンネルストップイオン注入は、上述のように
して２回目のシリコンエッチを行なった後にこれを行な
う。この３回目のチャンネルストップイオン注入は、チ
ャンネルストップに対する不純物導入の主要な工程とな
るもので、その打込み量は中程度ないしきわめて大きな
値、たとえば１×１１０１２ないし１×１０１４／ｃＴ
Ｌ２トすルコトカテキる。２回目のチャンネルストップ
イオン注入における打込み量はこれよりも小さな値とし
、凹陥部の側壁部の反転を防ぐ効果を得るものである。
トップのイオン注入を３回に分けて行なう。この場合、
１回目のチャンネルストップイオン注入は、酸化物／窒
化物スタック（または酸化物／窒化物／酸化物スタック
）のパターン形成後に行なう。２回目のチャンネルスト
ップイオン注入は、側壁部の酸化物／窒化物層が前記凹
陥部上に形成される前または後にこれを行なう。また６
回目のチャンネルストップイオン注入は、上述のように
して２回目のシリコンエッチを行なった後にこれを行な
う。この３回目のチャンネルストップイオン注入は、チ
ャンネルストップに対する不純物導入の主要な工程とな
るもので、その打込み量は中程度ないしきわめて大きな
値、たとえば１×１１０１２ないし１×１０１４／ｃＴ
Ｌ２トすルコトカテキる。２回目のチャンネルストップ
イオン注入における打込み量はこれよりも小さな値とし
、凹陥部の側壁部の反転を防ぐ効果を得るものである。
１回目のチャンネルストップイオン注入における打込み
量は、好ましくはそれよりもさらに小さな値としてよく
、この工程は前述のようにモート領域の角（かど）部に
おけるフィールげエンノ１ンスドターンオンを回避する
ことを、その主眼とするものである。
量は、好ましくはそれよりもさらに小さな値としてよく
、この工程は前述のようにモート領域の角（かど）部に
おけるフィールげエンノ１ンスドターンオンを回避する
ことを、その主眼とするものである。
上記の２段階シリコンエッチ処理工程の利点は、応力の
制限された窒化物層の最大縦方向長さがこれにより短縮
されることにある。すなわち、側壁部窒化物層のアイソ
レーションを行なう上での主たる制約は、フィールド酸
化工程期間中に該側壁部窒化物層とシリコン基板との間
のミスマツチにより発生した機械的応力により生じた欠
陥により生成する漏洩電流であるが、このような応力の
発生を避けるためには、側壁部窒化物層の最大縦方向長
さを制限することが必要となる。この場合の制限値は絶
対的なものではなく、側壁部のパッド酸化物層２４の厚
さにより変る値であって、たとえば側壁部のパッド酸化
物層２４の厚さが１５ＯＡで、同じく側壁部窒化物層２
６の厚さが４００Ａの場合は、上記最大縦方向長さは約
２０００久となる。また側壁部のパッド酸化物層２４の
厚さを３５ＯＡとした場合には、前記最大縦方向長さは
２ＤＯＤＡ程度にまでこれな大きくすることができる。
制限された窒化物層の最大縦方向長さがこれにより短縮
されることにある。すなわち、側壁部窒化物層のアイソ
レーションを行なう上での主たる制約は、フィールド酸
化工程期間中に該側壁部窒化物層とシリコン基板との間
のミスマツチにより発生した機械的応力により生じた欠
陥により生成する漏洩電流であるが、このような応力の
発生を避けるためには、側壁部窒化物層の最大縦方向長
さを制限することが必要となる。この場合の制限値は絶
対的なものではなく、側壁部のパッド酸化物層２４の厚
さにより変る値であって、たとえば側壁部のパッド酸化
物層２４の厚さが１５ＯＡで、同じく側壁部窒化物層２
６の厚さが４００Ａの場合は、上記最大縦方向長さは約
２０００久となる。また側壁部のパッド酸化物層２４の
厚さを３５ＯＡとした場合には、前記最大縦方向長さは
２ＤＯＤＡ程度にまでこれな大きくすることができる。
ただし、いずれの場合にも、最大縦方向長さの上限は、
欠陥を発生することのない値とすることが必要である。
欠陥を発生することのない値とすることが必要である。
上述のようなダブルシリコンエッチ法の重要な長所は、
凹陥部の深さの程度に制約を与えることなく、前記最大
縦方向長さを制限することができるという点である。す
なわち、シリコン凹陥部の深さがわずか１０日０χの場
合は、アイソレーション領域には十分な凹陥部が形成さ
れない、すなわち、８５００χに成長した酸化物層が基
板１０の上面から実質的に突き出すこととなって、側壁
部窒化物層の利点を犠牲にしてしまう結果となる。さら
にまた、上記のようにシリコン凹陥部が浅い場合には、
チャンネルストップに注入する不純物によって能動デバ
イス領域が汚染されないように、イオン打込み量をあま
り大きくしてはならないといった配慮も要求される。
凹陥部の深さの程度に制約を与えることなく、前記最大
縦方向長さを制限することができるという点である。す
なわち、シリコン凹陥部の深さがわずか１０日０χの場
合は、アイソレーション領域には十分な凹陥部が形成さ
れない、すなわち、８５００χに成長した酸化物層が基
板１０の上面から実質的に突き出すこととなって、側壁
部窒化物層の利点を犠牲にしてしまう結果となる。さら
にまた、上記のようにシリコン凹陥部が浅い場合には、
チャンネルストップに注入する不純物によって能動デバ
イス領域が汚染されないように、イオン打込み量をあま
り大きくしてはならないといった配慮も要求される。
かくて第３図に示す実施例においては、応力による欠陥
な招来することなく、高濃度の不純物を注入したチャン
ネルストップを形成し、かつ充分な深さのアイソレーシ
ョン領域を形成することが可能となるのである。フィー
ルド酸化物層（第１５図）はシリコンエツチングの深さ
のおよそ３倍の最終厚さにまで成長させることが可能で
あり、従ってモート領域の側壁部に応力による欠陥を発
生させることなく、厚いフィールド酸化物層を形成する
ことができるのである。
な招来することなく、高濃度の不純物を注入したチャン
ネルストップを形成し、かつ充分な深さのアイソレーシ
ョン領域を形成することが可能となるのである。フィー
ルド酸化物層（第１５図）はシリコンエツチングの深さ
のおよそ３倍の最終厚さにまで成長させることが可能で
あり、従ってモート領域の側壁部に応力による欠陥を発
生させることなく、厚いフィールド酸化物層を形成する
ことができるのである。
つぎに本発明による方法において、シリコン凹陥部を中
稈度の深さとした場合のベースラインプロセスフローに
つき、第８図ないし第１２図を参照して説明する。この
プロセスフローにおいてはまず、最初の６０ ｎｍＯｍ
耐熱物層１２を９００°Ｃで成長させて、その上面に１
２ｏｏＸのＬＰＯＶＤ窒化物層１４を被着する（第８図
）。つづいてモート領域のパターン形成を行なった後、
異方性プラズマエッチ法を用いてこれら窒化物および酸
化物の層１４．１２を反転モート領域から除去する。
稈度の深さとした場合のベースラインプロセスフローに
つき、第８図ないし第１２図を参照して説明する。この
プロセスフローにおいてはまず、最初の６０ ｎｍＯｍ
耐熱物層１２を９００°Ｃで成長させて、その上面に１
２ｏｏＸのＬＰＯＶＤ窒化物層１４を被着する（第８図
）。つづいてモート領域のパターン形成を行なった後、
異方性プラズマエッチ法を用いてこれら窒化物および酸
化物の層１４．１２を反転モート領域から除去する。
つぎに深さ６０ ｎｍの縦方向ドライシリコンエッチ処
理な行ない（第９図）、通常のごとく５×１０１２イオ
ン／ｃＩｒＬ２．９０ｋｅ■でホウ素によるチャンネル
ストップのイオン注入を行なってフィールドスレショル
ド電圧の向上を図る。ついで当該スライスに対してＨＦ
／ＮＨ４Ｆの溶液により６０ないし６０秒間エッチ処理
を施すことにより、前記したようなキャビティを形成さ
せる。つづいてこのスライスを洗浄し、しかる後に１５
ｎｍの応力除去酸化物層をシリコンの縦方向側壁部に成
長させ、さらに４ Ｑ ｎｍのＬＰＯＶＤ窒化シリコン
層および２００ ｎｍ０ＬＰＯＶＤ層を蒸着した後（第
１０図）、この酸化物／窒化物スタックを縦方向にエッ
チして側壁部を確保しつつ、側壁部窒化物酸化マスクを
形成する。ここで上記２００ ｎｍの酸化物層をとくに
形成するのは、エッチ処理により側壁部の窒化物層の厚
みが減じるのを防ぐためである。上記縦方向エッチ処理
の終了後、エッチ時における緩衝層としての酸化物層を
ウェットエツチングにより除去することにより（第１１
図）、全周にわたって上面および側壁部の窒化物層によ
り囲まれた能動デバイス領域が残ることとなる。そこで
この領域に常法により、水蒸気の雰囲気中において９０
０℃で局部的なフィールド酸化処理を行なう（第１２図
）。
理な行ない（第９図）、通常のごとく５×１０１２イオ
ン／ｃＩｒＬ２．９０ｋｅ■でホウ素によるチャンネル
ストップのイオン注入を行なってフィールドスレショル
ド電圧の向上を図る。ついで当該スライスに対してＨＦ
／ＮＨ４Ｆの溶液により６０ないし６０秒間エッチ処理
を施すことにより、前記したようなキャビティを形成さ
せる。つづいてこのスライスを洗浄し、しかる後に１５
ｎｍの応力除去酸化物層をシリコンの縦方向側壁部に成
長させ、さらに４ Ｑ ｎｍのＬＰＯＶＤ窒化シリコン
層および２００ ｎｍ０ＬＰＯＶＤ層を蒸着した後（第
１０図）、この酸化物／窒化物スタックを縦方向にエッ
チして側壁部を確保しつつ、側壁部窒化物酸化マスクを
形成する。ここで上記２００ ｎｍの酸化物層をとくに
形成するのは、エッチ処理により側壁部の窒化物層の厚
みが減じるのを防ぐためである。上記縦方向エッチ処理
の終了後、エッチ時における緩衝層としての酸化物層を
ウェットエツチングにより除去することにより（第１１
図）、全周にわたって上面および側壁部の窒化物層によ
り囲まれた能動デバイス領域が残ることとなる。そこで
この領域に常法により、水蒸気の雰囲気中において９０
０℃で局部的なフィールド酸化処理を行なう（第１２図
）。
以上、本発明を窒化シリコンについて記載してきたが、
これは該窒化シリコンが半導体の分野において一般に好
んで用いられる材料であることによるものであって、所
望ならば他の酸化マスク材料を用いてもよいことはいう
までもない。
これは該窒化シリコンが半導体の分野において一般に好
んで用いられる材料であることによるものであって、所
望ならば他の酸化マスク材料を用いてもよいことはいう
までもない。
さらに、以上の記載はもっばら本発明をＭＯ８集積回路
の製造に用いるものとして説明してきたが、本発明によ
る方法は以下に述べるように、バイポーラ型の集積回路
にも適用しうるものである。
の製造に用いるものとして説明してきたが、本発明によ
る方法は以下に述べるように、バイポーラ型の集積回路
にも適用しうるものである。
第１６図はこのバイポーラ型集積回路の製造プロセスの
初期の段階における構成を示すもので、シリコン基板１
００にイオン注入な行なうことにより、Ｎ十埋込み層１
０２およびＰ十埋込み層１０４を適宜の配置で形成する
。つづいて基板１００とこれら埋込み層１０２．１０４
の上面に低濃度エピタキシャル層１０６を成長させる。
初期の段階における構成を示すもので、シリコン基板１
００にイオン注入な行なうことにより、Ｎ十埋込み層１
０２およびＰ十埋込み層１０４を適宜の配置で形成する
。つづいて基板１００とこれら埋込み層１０２．１０４
の上面に低濃度エピタキシャル層１０６を成長させる。
通常はさらにＮ十接点領域１０８およびＰ＋接点領域１
１０を形成し、しかる後に本発明による方法を用いて酸
化物アイソレーション領域１１２の形成を行なう。この
ためには、たとえばまず３５０Ａのパッド酸化物層を形
成させた後、第１の窒化物層（たとえば１０００ÅのＬ
ＰＯＶＤ窒化物）をその上面に被着させる。このように
して形成された窒化物／酸化物スタックにパターン形成
を行なって、酸化物アイソレーション領域１１２の所望
の部位を露出させる。この酸化物アイソレーション領域
１１２を形成する際の要件は、これはＭＯＢフィールド
酸化物の形成にあてはまるものではないが、これら酸化
物アイソレーション領域１１２を、前記エピタキシャル
層１０６を貫通するように形成することが、とくに必要
である。またこれらの酸化物アイソレーション領域１１
２は好ましくは全面的にゾレーナ構成として、後続する
バイポーラプロセスの各工程が容易に行なわれるように
するのがよい。
１０を形成し、しかる後に本発明による方法を用いて酸
化物アイソレーション領域１１２の形成を行なう。この
ためには、たとえばまず３５０Ａのパッド酸化物層を形
成させた後、第１の窒化物層（たとえば１０００ÅのＬ
ＰＯＶＤ窒化物）をその上面に被着させる。このように
して形成された窒化物／酸化物スタックにパターン形成
を行なって、酸化物アイソレーション領域１１２の所望
の部位を露出させる。この酸化物アイソレーション領域
１１２を形成する際の要件は、これはＭＯＢフィールド
酸化物の形成にあてはまるものではないが、これら酸化
物アイソレーション領域１１２を、前記エピタキシャル
層１０６を貫通するように形成することが、とくに必要
である。またこれらの酸化物アイソレーション領域１１
２は好ましくは全面的にゾレーナ構成として、後続する
バイポーラプロセスの各工程が容易に行なわれるように
するのがよい。
上記１０００Ａの窒化物層のパターン形成が完了後、酸
化物および窒化物に対する選択性なもったシリコンエッ
チを行なって、凹陥部１１２を前記エピタキシャル層１
０６の厚さの％の深さとする。
化物および窒化物に対する選択性なもったシリコンエッ
チを行なって、凹陥部１１２を前記エピタキシャル層１
０６の厚さの％の深さとする。
つづいて酸化物領域１１２を本発明による方法により前
述のようにして形成する。すなわち、上記シリコン凹陥
部のエッチが終った後、第１のパッド酸化物層にウェッ
トエッチを簡略に施すことにより、第１の窒化物層の周
縁に軽微なアンダーカットを形成し、さらに比較的薄い
第２の窒化物層を前記第１の窒化物層と形状が対応すべ
く被着させ、つづいて長時間の成長工程により酸化物領
域１１２を成長させる。
述のようにして形成する。すなわち、上記シリコン凹陥
部のエッチが終った後、第１のパッド酸化物層にウェッ
トエッチを簡略に施すことにより、第１の窒化物層の周
縁に軽微なアンダーカットを形成し、さらに比較的薄い
第２の窒化物層を前記第１の窒化物層と形状が対応すべ
く被着させ、つづいて長時間の成長工程により酸化物領
域１１２を成長させる。
上述の実施態様の主たる利点は、酸化物領域１１２にお
ける前記したような横方向浸食がきわめて厳密に制御し
うる点にあり、このため横方向の間隔を密にすることが
可能となる。
ける前記したような横方向浸食がきわめて厳密に制御し
うる点にあり、このため横方向の間隔を密にすることが
可能となる。
さらに本発明による方法を上記のようにバイポーラ型の
プロセスに適用した場合の利点としては、Ｍ０Ｓプロセ
スの場合と異なり、きわめて高濃度に不純物を導入した
接点領域１０８．１１０間で酸化物が頻繁に成長される
という点があげられる。
プロセスに適用した場合の利点としては、Ｍ０Ｓプロセ
スの場合と異なり、きわめて高濃度に不純物を導入した
接点領域１０８．１１０間で酸化物が頻繁に成長される
という点があげられる。
また側壁部窒化物プロセスを用いることによって、酸化
物成長工程の期間中に有害な不純物移動効果が生ずるの
な最小限とすることもできる。
物成長工程の期間中に有害な不純物移動効果が生ずるの
な最小限とすることもできる。
本発明のさらに他の実施態様においては、前記酸化物領
域１１２の最初のパターン形成な行なうに当って、酸化
物／窒化物スタックのみならず、酸化物／窒化物／酸化
物／窒化物スタックを用いてこれを行なうことが可能で
ある。前述のごとく、このことはすなわち、前記酸化物
領域１１２を形成するフィールド酸化工程期間中におけ
る窒化物層の厚みを正確に知ることが可能となるという
ことにはかならず、従って該領域１１２における横方向
浸食に対する制御を、さらに厳密なものとすることが可
能となるのである。
域１１２の最初のパターン形成な行なうに当って、酸化
物／窒化物スタックのみならず、酸化物／窒化物／酸化
物／窒化物スタックを用いてこれを行なうことが可能で
ある。前述のごとく、このことはすなわち、前記酸化物
領域１１２を形成するフィールド酸化工程期間中におけ
る窒化物層の厚みを正確に知ることが可能となるという
ことにはかならず、従って該領域１１２における横方向
浸食に対する制御を、さらに厳密なものとすることが可
能となるのである。
以上本発明の実施態様につき各種説明してきたが、本発
明による方法および集積回路の構造はこれら実施態様に
限定されるものでなく、記載の実施態様に適宜各種の追
加ないし変更を加えてもよいことはいうまでもない。
明による方法および集積回路の構造はこれら実施態様に
限定されるものでなく、記載の実施態様に適宜各種の追
加ないし変更を加えてもよいことはいうまでもない。
第１図は本発明の第１の実施態様を示す概略断面図で、
第１の応力除去酸化物層をその下方に形成した第１の窒
化物層に対してパターン形成を行なった後、シリコン露
出部にエッチ処理を施すことにより、該第１の応力除去
酸化物層にアンダーカットを形成させて第１のと、この
後に形成される第２の窒化物層との間の結合を確実に行
なわせるようにした段階におけるスライスの構造の一部
を示すものであり、第２図は第１図に示す構造のスライ
スにおいて、前記第１の窒化物層と形状が合致すべく第
２の窒化物層を応力除去用の側壁部パッド酸化物層をそ
の下方に形成しつつ被着した段階におけるスライスの構
造の一部な示す概略断面図であり、第３＠は本発明の他
の実施態様を示す概略断面図で、エッチ処理を２回に分
けて行なうとともにチャンネルストップに対するイオン
注入を２回あるいは６回行なうようにした場合のプロセ
スの１段階を示すものであり、第４図および第５図は従
来の集積回路製造プロセスにおいて、第２の窒化物層を
シリコンの凹陥部の底部から除去するエッチ処理期間中
に第１の窒化物層が薄くなってしまう様子を示す概略断
面図であり、第６図および第７図は本発明のさらに他の
実施態様を示す概略断面図で、第１の窒化物層の上面に
酸化物な被着した後該第１の窒化物層のパターン形成を
行ない、第２の窒化物層を除去すべく行なうエッチ処理
の後においても該第１の暉みがなんら減少することがな
く、従ってモート領域における横方向浸食をより良好に
制御することができるとともに、チャンネルストップの
イオン注入に際しては、より大きな電力およびイオン打
込み量を用いることができるようにした例を示すもので
あり、第８図ないし第１２図は本発明による方法のさら
に他の実施態様における一連のプロセスフローを示す概
略断面図であり、第１６図は従来のプロセスにより製作
したデバイスのサブスレショルド特性に現れるいわゆる
ダブルスレショルド特性を示すグラフ図であり、第１４
図は本発明によるプロセスでチャンネルストップのイオ
ン注入を２回に分けて行なって得たデバイスのサブスレ
ショルド特性では上記ダブルスレショルド特性が解消さ
れていることを示すグラフ図であり、第１５図は第３図
に示すプロセスにつづいてフィールド酸化物領域を形成
した後の段階を示す概略断面図であり、第１６図は本発
明による方法をバイポーラ型の集積回路の製作に適用し
た場合の１段階を示す概略断面図である。 １０・・・シリコン基板、 １２・・・パッド酸化物層、 １３・・・アンダーカット（キャビティ）、１４・・・
第１の窒化シリコン層、 １６・・・ホトレジストパターン、 １８・・・モート領域（能動デバイス領域）、２０・・
・フィールド酸化物領域形成予定部、２２・・・緩衝酸
化物層、 ２４・・・側壁部パッド酸化物層、 ２６・・・第２の窒化シリコン層、 ２８・・・第２の酸化物層（プラズマ酸化物）、１００
・・・シリコン基板、 １０２・・・Ｎ十埋込み層、 １０４・・・Ｐ十埋込み層、 １０６・・・エピタキシャル層、 １０８・・・Ｎ＋接点領域、 １１０・・・Ｐ＋接点領域、 １１２・・・シリコン酸化物アイソレーション領域。
第１の応力除去酸化物層をその下方に形成した第１の窒
化物層に対してパターン形成を行なった後、シリコン露
出部にエッチ処理を施すことにより、該第１の応力除去
酸化物層にアンダーカットを形成させて第１のと、この
後に形成される第２の窒化物層との間の結合を確実に行
なわせるようにした段階におけるスライスの構造の一部
を示すものであり、第２図は第１図に示す構造のスライ
スにおいて、前記第１の窒化物層と形状が合致すべく第
２の窒化物層を応力除去用の側壁部パッド酸化物層をそ
の下方に形成しつつ被着した段階におけるスライスの構
造の一部な示す概略断面図であり、第３＠は本発明の他
の実施態様を示す概略断面図で、エッチ処理を２回に分
けて行なうとともにチャンネルストップに対するイオン
注入を２回あるいは６回行なうようにした場合のプロセ
スの１段階を示すものであり、第４図および第５図は従
来の集積回路製造プロセスにおいて、第２の窒化物層を
シリコンの凹陥部の底部から除去するエッチ処理期間中
に第１の窒化物層が薄くなってしまう様子を示す概略断
面図であり、第６図および第７図は本発明のさらに他の
実施態様を示す概略断面図で、第１の窒化物層の上面に
酸化物な被着した後該第１の窒化物層のパターン形成を
行ない、第２の窒化物層を除去すべく行なうエッチ処理
の後においても該第１の暉みがなんら減少することがな
く、従ってモート領域における横方向浸食をより良好に
制御することができるとともに、チャンネルストップの
イオン注入に際しては、より大きな電力およびイオン打
込み量を用いることができるようにした例を示すもので
あり、第８図ないし第１２図は本発明による方法のさら
に他の実施態様における一連のプロセスフローを示す概
略断面図であり、第１６図は従来のプロセスにより製作
したデバイスのサブスレショルド特性に現れるいわゆる
ダブルスレショルド特性を示すグラフ図であり、第１４
図は本発明によるプロセスでチャンネルストップのイオ
ン注入を２回に分けて行なって得たデバイスのサブスレ
ショルド特性では上記ダブルスレショルド特性が解消さ
れていることを示すグラフ図であり、第１５図は第３図
に示すプロセスにつづいてフィールド酸化物領域を形成
した後の段階を示す概略断面図であり、第１６図は本発
明による方法をバイポーラ型の集積回路の製作に適用し
た場合の１段階を示す概略断面図である。 １０・・・シリコン基板、 １２・・・パッド酸化物層、 １３・・・アンダーカット（キャビティ）、１４・・・
第１の窒化シリコン層、 １６・・・ホトレジストパターン、 １８・・・モート領域（能動デバイス領域）、２０・・
・フィールド酸化物領域形成予定部、２２・・・緩衝酸
化物層、 ２４・・・側壁部パッド酸化物層、 ２６・・・第２の窒化シリコン層、 ２８・・・第２の酸化物層（プラズマ酸化物）、１００
・・・シリコン基板、 １０２・・・Ｎ十埋込み層、 １０４・・・Ｐ十埋込み層、 １０６・・・エピタキシャル層、 １０８・・・Ｎ＋接点領域、 １１０・・・Ｐ＋接点領域、 １１２・・・シリコン酸化物アイソレーション領域。
Claims (9)
- （１）単結晶シリコン基板を形成する工程と、前記基板
の所定の部分を第１のパッド層とこの第１のパッド層の
上方に形成した第１の窒化シリコン層とからなる第１の
パターン形成複合層により被覆する工程と、 前記基板の前記第１のパターン形成複合層により被覆さ
れてない部分に異方性エッチにより凹陥部を形成する工
程と、 前記パッド層をエッチして前記第１の窒化シリコン層の
端縁部下方にキャビティを形成する工程と、 前記凹陥部の側壁部にこれと形状の対応する側壁部マス
ク層を被着して該側壁部を被覆するとともに前記キャビ
ティを充満させる工程と、 前記側壁部マスク層に異方性エッチを施して前記凹陥部
の底部を実質的に除去する工程と、シリコンの露出部を
酸化して前記凹陥部内にアイソレーシヨン酸化物層を形
成する工程と、前記第１のパターン形成複合層を除去す
る工程と、 前記基板の前記第１のパターン形成複合層により被覆さ
れていた部分に所望の能動デバイスを形成する工程とか
らなることを特徴とする集積回路の製造方法。 - （２）前記工程に加えてさらに、前記基板エッチ工程の
後でかつ前記シリコンの酸化工程の前にチヤンネルスト
ツプにイオン注入を行なう工程を有することとした特許
請求の範囲第１項に記載の集積回路の製造方法。 - （３）前記基板エッチ工程によるエッチ深さはこれを５
００Å以上とした特許請求の範囲第１項に記載の集積回
路の製造方法。 - （４）前記側壁部マスク層の厚さはこれを１００ないし
１０００Åの範囲内とした特許請求の範囲第１項に記載
の集積回路の製造方法。 - （５）前記酸化工程により厚さが３０００ないし１３０
００Åの範囲内の酸化物を形成することとした特許請求
の範囲第１項に記載の集積回路の製造方法。 - （６）前記基板のエッチは４０°ないし７５°の角度の
側壁部を形成するようにこれを行なうこととした特許請
求の範囲第１項に記載の集積回路の製造方法。 - （７）前記第１の窒化シリコン層はその厚さを５００か
ら３０００Åの範囲内とした特許請求の範囲第１項に記
載の集積回路の製造方法。 - （８）前記酸化工程は水蒸気を含む雰囲気中において少
なくとも２０分間、少なくとも９００℃で行なうことと
した特許請求の範囲第１項に記載の集積回路の製造方法
。 - （９）前記第１のパッド酸化物層はその厚さを１００か
ら５００Åの範囲内とした特許請求の範囲第１項に記載
の集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/621,019 US4580330A (en) | 1984-06-15 | 1984-06-15 | Integrated circuit isolation |
| US621019 | 1996-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175539A true JPS6175539A (ja) | 1986-04-17 |
Family
ID=24488399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60129746A Pending JPS6175539A (ja) | 1984-06-15 | 1985-06-14 | 集積回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4580330A (ja) |
| JP (1) | JPS6175539A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6340337A (ja) * | 1986-07-07 | 1988-02-20 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路分離法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281727A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | 埋込型素子分離溝の形成方法 |
| US4892614A (en) * | 1986-07-07 | 1990-01-09 | Texas Instruments Incorporated | Integrated circuit isolation process |
| US4728606A (en) * | 1987-03-30 | 1988-03-01 | Motorola Inc. | Self-aligned transistor method |
| US4855804A (en) * | 1987-11-17 | 1989-08-08 | Motorola, Inc. | Multilayer trench isolation process and structure |
| US4871689A (en) * | 1987-11-17 | 1989-10-03 | Motorola Inc. | Multilayer trench isolation process and structure |
| US4960727A (en) * | 1987-11-17 | 1990-10-02 | Motorola, Inc. | Method for forming a dielectric filled trench |
| GB2238658B (en) * | 1989-11-23 | 1993-02-17 | Stc Plc | Improvements in integrated circuits |
| US5118382A (en) * | 1990-08-10 | 1992-06-02 | Ibm Corporation | Elimination of etch stop undercut |
| JPH05102133A (ja) * | 1991-03-04 | 1993-04-23 | Ncr Corp | 集積回路のバーズビーク軽減方法 |
| EP0518418A1 (en) * | 1991-06-10 | 1992-12-16 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device whereby field oxide regions are formed in a surface of a silicon body through oxidation |
| US5433823A (en) * | 1993-09-30 | 1995-07-18 | Cain; John L. | Selective dry-etching of bi-layer passivation films |
| US5470783A (en) * | 1994-06-06 | 1995-11-28 | At&T Ipm Corp. | Method for integrated circuit device isolation |
| GB2291261B (en) * | 1994-07-06 | 1999-03-24 | Hyundai Electronics Ind | Method of forming a field oxide film in a semiconductor device |
| GB2326025B (en) * | 1994-07-06 | 1999-03-24 | Hyundai Electronics Ind | Method of forming a field oxide film in a semicondutor device |
| US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
| US5719085A (en) * | 1995-09-29 | 1998-02-17 | Intel Corporation | Shallow trench isolation technique |
| KR100361763B1 (ko) * | 1995-12-22 | 2003-02-11 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막제조방법 |
| KR100242466B1 (ko) * | 1996-06-27 | 2000-02-01 | 김영환 | 채널스탑이온주입에 따른 좁은폭효과 방지를 위한 소자분리 구조를 갖는 반도체장치 및 그 제조방법 |
| KR100189733B1 (ko) * | 1996-07-22 | 1999-06-01 | 구본준 | 반도체장치의 소자분리막 형성방법 |
| US5834360A (en) * | 1996-07-31 | 1998-11-10 | Stmicroelectronics, Inc. | Method of forming an improved planar isolation structure in an integrated circuit |
| KR100223915B1 (ko) | 1996-10-22 | 1999-10-15 | 구본준 | 반도체 소자의 구조 및 제조방법 |
| US5721174A (en) * | 1997-02-03 | 1998-02-24 | Chartered Semiconductor Manufacturing Pte Ltd | Narrow deep trench isolation process with trench filling by oxidation |
| TW388100B (en) * | 1997-02-18 | 2000-04-21 | Hitachi Ulsi Eng Corp | Semiconductor deivce and process for producing the same |
| US6624495B2 (en) * | 1997-04-23 | 2003-09-23 | Altera Corporation | Adjustable threshold isolation transistor |
| US5960297A (en) * | 1997-07-02 | 1999-09-28 | Kabushiki Kaisha Toshiba | Shallow trench isolation structure and method of forming the same |
| US6002160A (en) * | 1997-12-12 | 1999-12-14 | Advanced Micro Devices, Inc. | Semiconductor isolation process to minimize weak oxide problems |
| JP4592837B2 (ja) * | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100308198B1 (ko) * | 1999-09-14 | 2001-11-07 | 윤종용 | 에스오아이 반도체 소자 분리 방법 |
| US6518148B1 (en) * | 2001-09-06 | 2003-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for protecting STI structures with low etching rate liners |
| US7332737B2 (en) * | 2004-06-22 | 2008-02-19 | Micron Technology, Inc. | Isolation trench geometry for image sensors |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898944A (ja) * | 1981-12-08 | 1983-06-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6021541A (ja) * | 1983-07-15 | 1985-02-02 | Nec Corp | 半導体装置の製造方法 |
| JPS60129747A (ja) * | 1983-12-16 | 1985-07-11 | Konishiroku Photo Ind Co Ltd | 感光材料の自動現像機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462846A (en) * | 1979-10-10 | 1984-07-31 | Varshney Ramesh C | Semiconductor structure for recessed isolation oxide |
-
1984
- 1984-06-15 US US06/621,019 patent/US4580330A/en not_active Expired - Fee Related
-
1985
- 1985-06-14 JP JP60129746A patent/JPS6175539A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898944A (ja) * | 1981-12-08 | 1983-06-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6021541A (ja) * | 1983-07-15 | 1985-02-02 | Nec Corp | 半導体装置の製造方法 |
| JPS60129747A (ja) * | 1983-12-16 | 1985-07-11 | Konishiroku Photo Ind Co Ltd | 感光材料の自動現像機 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6340337A (ja) * | 1986-07-07 | 1988-02-20 | テキサス インスツルメンツ インコ−ポレイテツド | 集積回路分離法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4580330A (en) | 1986-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6175539A (ja) | 集積回路の製造方法 | |
| US5445989A (en) | Method of forming device isolation regions | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPS6175540A (ja) | 集積回路の製法 | |
| US4541167A (en) | Method for integrated circuit device isolation | |
| JPH05144806A (ja) | 陥凹式かつ側壁シール式ポリバツフア形ロコス分離帯を有する半導体デバイスおよびその製造方法 | |
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| JPH0322695B2 (ja) | ||
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JPS6175541A (ja) | 集積回路の製造方法 | |
| KR930010987B1 (ko) | 반도체 장치의 소자분리방법 | |
| JPH09181170A (ja) | 素子分離膜形成方法 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS63253640A (ja) | 半導体装置の製造方法 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| JPH0228929A (ja) | 多結晶シリコンの乾式エッチングを利用したｌｏｃｏｓ方法 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| KR0126645B1 (ko) | 반도체소자의 소자분리산화막 제조방법 | |
| KR930008645B1 (ko) | 반도체 소자 격리방법 | |
| KR960000381B1 (ko) | 반도체소자의 필드산화막 형성방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 |