KR100223915B1 - 반도체 소자의 구조 및 제조방법 - Google Patents

반도체 소자의 구조 및 제조방법 Download PDF

Info

Publication number
KR100223915B1
KR100223915B1 KR1019960047452A KR19960047452A KR100223915B1 KR 100223915 B1 KR100223915 B1 KR 100223915B1 KR 1019960047452 A KR1019960047452 A KR 1019960047452A KR 19960047452 A KR19960047452 A KR 19960047452A KR 100223915 B1 KR100223915 B1 KR 100223915B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
region
active region
insulating film
field
Prior art date
Application number
KR1019960047452A
Other languages
English (en)
Other versions
KR19980028403A (ko
Inventor
길경선
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960047452A priority Critical patent/KR100223915B1/ko
Priority to US08/926,027 priority patent/US6001692A/en
Priority to JP26143697A priority patent/JP3200701B2/ja
Publication of KR19980028403A publication Critical patent/KR19980028403A/ko
Application granted granted Critical
Publication of KR100223915B1 publication Critical patent/KR100223915B1/ko
Priority to US09/421,089 priority patent/US6294803B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로 특히, 고집적 트랜지스터를 형성하도록 한 반도체 소자의 구조 및 제조방법에 관한 것이다.
이와같은 본 발명의 반도체 소자의 구조는 반도체 기판; 상기 반도체 기판에 컨케이브형과 컨벡스형이 서로 교번되어 형성되는 복수개의 활성영역; 상기 활성영역과 활성영역사이의 필드영역에 일부는 상기 반도체 기판과 평행하게, 다른 일부는 상기 반도체 기판과 수직되게 형성되는 필드 절연막을 포함하여 구성됨에 그 특징이 있다.

Description

반도체 소자의 구조 및 제조방법
본 발명은 반도체 소자에 관한 것으로 특히, 고집적 트랜지스터를 형성하도록 한 반도체 소자의 구조 및 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 구조 및 제조방법을 설명하면 다음과 같다.
도1은 종래의 반도체 소자의 구조를 나타낸 구조단면도이다.
종래의 반도체 소자의 구조는 도1에 도시된 바와같이 활성영역과 필드영역으로 정의된 반도체 기판(11)의 필드영역에 필드 산화막(15)이 형성되고, 상기 활성영역의 소정부분에 게이트 절연막(16) 및 게이트 전극(19)이 형성된다.
그리고 게이트 절연막(16) 및 게이트 전극(19) 양측면에 측벽 스페이서(21)가 형성되고, 상기 게이트 전극(19)과 측벽 스페이서(21) 양측의 반도체 기판(11)에 LDD 구조의 소오스/드레인 불순물 확산영역(22)이 형성된다.
도2a - 도2e는 상기와 같은 구조를 갖는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도2a에 도시된 바와같이 반도체 기판(11)상에 후공정에서 기판의 계면에 가해지는 스트레스(Stress)를 줄이기 위해 초기 산화막(12)을 형성하고, 상기 초기 산화막(12) 상의 전면에 질화막(13)을 증착한다.
이어서, 도2b에 도시된 바와같이 상기 질화막(13) 상에 제 1 감광막(14)을 도포한 후, 상기 제 1 감광막(14)을 노광 및 현상공정으로 패터닝(Pattering)하고, 상기 패터닝된 제 1 감광막(14)을 마스크로 하여 상기 질화막(13)을 선택적으로 제거하여 활성영역과 필드영역을 정의한다.
여기서 상기 질화막(13)이 제거된 부분이 필드영역이 되고, 그 이외의 부분은 활성영역이 된다.
이어, 상기 제 1 감광막(14)을 마스크로 하여 상기 필드영역에 이온주입을 실시함으로써 필드영역의 절연성을 증가시키고 주입되는 이온의 농도를 높여 임계 전압(Threshold Voltage)값을 증가시킨다.
그리고 도2c에 도시된 바와같이 필드 이온 주입시 마스크로 사용했던 제 1 감광막(14)을 제거하고, 상기 질화막(13)을 마스크로 하여 산화 공정을 실시하여 상기 필드영역에 필드 산화막(15)을 형성한다.
그리고 상기 질화막(13)과 초기 산화막(12)을 제거하고, 상기 필드 산화막(15)을 포함한 전면에 게이트 절연막(16)과 게이트 전극용 폴리 실리콘층(17)을 형성한다.
이어서, 상기 폴리 실리콘층(17)상에 제 2 감광막(18)을 도포한 후, 상기 제 2 감광막(18)을 노광 및 현상공정으로 패터닝한다.
이어서, 도2d에 도시된 바와같이 상기 패터닝된 제 2 감광막(18)을 마스크로 하여 상기 폴리 실리콘층(17)과 게이트 절연막(16)을 선택적으로 제거하여 게이트 전극(19)을 형성하고, 상기 게이트 전극(19)을 마스크로 하여 전면에 저농도 불순물 이온을 주입하여 상기 반도체 기판(11)에 저농도 불순물 영역(20)을 형성한다.
그리고 도2e에 도시된 바와같이 상기 게이트 전극(19)을 포함한 전면에 절연막(도면에 도시하지 않음)을 증착하고, 에치백 공정을 실시하여 상기 게이트 절연막(16) 및 게이트 전극(19)의 양측면에 측벽 스페이서(21)를 형성한다.
이어서, 상기 게이트 전극(19)과 측벽 스페이서(21)를 마스크로 하여 양측의 반도체 기판(11)에 고농도 불순물 이온을 주입하여 LDD(Lightly Doped Drain) 구조를 갖는 소오스/드레인 불순물 확산영역(22)을 형성한다.
그러나 이와같은 종래의 반도체 소자의 구조 및 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 소자 격리영역으로 사용되는 필드 산화막이 차지하는 면적이 크기 때문에 고집적 소자의 제조에 적합하지 않다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 필드 산화막을 수직방향으로 형성하여 최소의 면적을 갖도록 한 반도체 소자의 구조 및 제조방법을 제공하는데 그 목적이 있다.
도1은 종래의 반도체 소자의 구조를 나타낸 구조단면도
도2a - 도2e는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도
도3은 본 발명의 제 1 실시예에 따른 반도체 소자의 사시도
도4는 도3의 A-A'선에 따른 구조를 나타낸 구조단면도
도5a - 도5f는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도
도6은 본 발명의 제 2 실시예에 따른 반도체 소자의 사시도
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 32 : 감광막
33 : 트랜치 34 : 제 1 절연막
35 : 측벽 스페이서 36 : 제 2 절연막
37 : 채널 스톱 영역 38 : 패드 산화막
39 : 질화막 40 : 필드 산화막
41 : 게이트 절연막 42 : 폴리 실리콘층
43 : 게이트 전극 44 : 소오스/드레인 불순물 영역
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 구조는 반도체 기판; 상기 반도체 기판에 컨케이브형과 컨벡스형이 서로 교번되어 형성되는 복수개의 활성영역; 상기 활성영역과 활성영역사이의 필드영역에 일부는 상기 반도체 기판과 평행하게, 다른 일부는 상기 반도체 기판과 수직되게 형성되는 필드 절연막을 포함하여 구성되며, 상기와 같은 구조를 갖는 본 발명의 반도체 소자의 제조방법은 반도체 기판을 준비하는 단계; 상기 반도체 기판에 컨케이브형과 컨벡스형이 서로 교번되도록 복수개의 활성영역을 형성하는 단계; 상기 활성영역과 활성영역사이의 필드영역에 일부는 상기 반도체 기판과 평행하게, 다른 일부는 상기 반도체 기판과 수직되도록 필드 절연막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 구조 및 제조방법을 상세히 설명하면 다음과 같다.
도3은 본 발명의 제 1 실시예에 따른 반도체 소자의 사시도이다.
도3에 도시된 바와같이 반도체 기판(31)에 일방향으로 트랜치(33)가 형성되고, 상기 트랜치(33)의 측벽 및 상기 트랜치(33)에 수직한 방향으로 일정한 간격을 갖고 필드 산화막(40)이 형성된다.
그리고 상기 필드 산화막(40)에 의해 격리되어 있는 액티브 영역에 복수개의 게이트 전극(43)이 형성되고, 상기 게이트 전극(43) 양측의 기판에는 소오스/드레인 불순물 확산영역(44)이 형성된다.
도4는 도3의 A-A'선에 따른 본 발명의 반도체 소자의 구조를 나타낸 구조단면도이다.
도4에 도시된 바와같이 본 발명의 반도체 소자의 구조는 반도체 기판(31) 내에 일정깊이로 트랜치(33)가 형성되고, 상기 트랜치(33) 측면에 수직으로 채널 스톱 영역(37) 및 필드 산화막(40)이 형성된다.
그리고 상기 트랜치(33) 및 반도체 기판(31)상의 소정영역에 형성되는 게이트 절연막(41) 및 게이트 전극(43)과, 상기 게이트 전극(43) 양측의 반도체 기판(31) 내에 형성되는 소오스/드레인 불순물 확산영역(44)을 포함한 구조를 갖는다.
상기와 같은 구조를 갖는 본 발명의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도5a - 도5f는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도5a에 도시된 바와같이 반도체 기판(31)상의 전면에 감광막(32)을 도포한 후, 상기 감광막(32)을 노광 및 현상공정으로 패터닝(Pattering)하고, 상기 패터닝된 감광막(32)을 마스크(Mask)로 하여 상기 반도체 기판(31)내에 일정한 깊이로 복수개의 트랜치(Trench)(33)를 형성한다.
이어서, 도5b에 도시된 바와같이 상기 감광막(32)을 제거하고, 상기 트랜치(33)를 포함한 상기 반도체 기판(31) 상의 전면에 CVD(Chemical Vapour Deposition)법을 이용하여 제 1 절연막(34)을 형성한다.
여기서, 상기 제 1 절연막(34)은 기판이 n형일 경우 BSG(Boron Silicate Glass), 또한, p형일 경우 PSG(Phosphrous Silicate Glass)의 언도우프트 절연막(Undoped Oxide)이다.
다음에, 도5c에 도시된 바와같이 상기 제 1 절연막(34)을 에치 백(Etch Back) 공정을 실시하여 상기 트랜치(33) 측면의 반도체 기판(31)에 측벽 스페이서(Sidewall Space)(35)를 형성한다.
그리고 상기 측벽 스페이서(35)을 포함한 전면에 CVD법을 이용하여 제 2 절연막(36)을 형성한다.
여기서 상기 제 2 절연막(36)은 도펀트(Dopant)의 아웃 디퓨젼(Out Diffusion) 방지를 목적으로 하는 언도우프트 절연막이다.
이어서, 도5d에 도시된 바와같이 상기 측벽 스페이서(35) 및 제 2 절연막(36)의 전면에 어닐링(Annealing) 공정을 실시하여 채널 스톱 영역(Channal Stop Region)(37)을 형성하고, 상기 측벽 스페이서(35)와 제 2 절연막(36)을 제거한다.
여기서 상기 채널 스톱 영역(37)은 상기 트랜치(33) 측면의 반도체 기판(31)에 어닐링 공정시 열 확산에 의하여 형성된다.
그리고 전면에 패드 옥사이드(Pad Oxide)(38) 및 질화막(39)을 차례로 증착하고, 상기 질화막(39)상에 감광막(도면에 도시하지 않음)을 도포한 후, 상기 감광막을 노광 및 현상공정으로 패터닝하고, 상기 패터닝된 감광막을 마스크로 하여 상기 질화막(39)을 선택적으로 제거한다.
그리고 도5e에 도시된 바와같이 상기 질화막(39)을 마스크로 하여 LOCOS(LOCal Oxidation of Silicon) 공정을 실시하여 필드 산화막(40)을 형성한다.
이어서, 상기 질화막(39)와 패드 산화막(38)을 제거하고, 상기 필드 산화막(40)을 포함한 전면에 게이트 절연막(41)과 게이트 전극용 폴리 실리콘층(42)을 형성한다.
이어서, 도5f에 도시된 바와같이 상기 폴리 실리콘층(42)상에 감광막(도면에 도시하지 않음)을 도포한 후, 상기 감광막을 노광 및 현상공정으로 패터닝하고, 상기 패터닝된 감광막을 마스크로 하여 상기 폴리 실리콘층(42)과 게이트 절연막(41)을 선택적으로 제거하여 게이트 전극(43)을 형성한다.
그리고 상기 게이트 전극(43)을 마스크로 하여 불순물 이온을 주입하여 상기 게이트 전극(43) 양측의 반도체 기판(31)에 소오스/드레인 불순물 확산영역(44)을 형성한다.
도6은 본 발명의 제 2 실시예에 따른 반도체 소자의 사시도이다.
도6에 도시된 바와같이 반도체 기판(31)에 체크 패턴(Check Pattern)처럼 대각선 방향으로 복수개의 트랜치(33)가 형성되고, 상기 각 트랜치의 측벽 및 상기 트랜치(33)에 수직 수평 방향으로 일정한 간격을 필드 산화막(40)이 형성되고, 상기 필드 산화막(40)에 의해 격리되어 있는 액티브 영역에 복수개의 게이트 전극(43)이 형성된다.
그리고 상기 게이트 전극(43) 양측의 기판에는 소오스/드레인 불순물 확산영역(44)이 형성된다.
이상에서 설명한 바와같이 본 발명의 반도체 소자의 구조 및 제조방법은 접합분리(Juction Isolation)를 위하여 성장시키는 필드 산화막을 수직으로 성장시키고 접합 블레이크다운(Junction Breakdown)을 막기 위하여 접합 끼리 유지하여야 한 최소한의 간격을 수직방향으로 간격을 유지함으로써 분리를 위해 필요한 면적을 감소시키는 효과가 있다.

Claims (6)

  1. 반도체 기판; 상기 반도체 기판에 컨케이브형과 컨벡스형이 서로 교번되어 형성되는 복수개의 활성영역; 상기 활성영역과 활성영역사이의 필드영역에 일부는 상기 반도체 기판과 평행하게, 다른 일부는 상기 반도체 기판과 수직되게 형성되는 필드 절연막을 포함하여 구성됨을 특징으로 하는 반도체 소자의 구조.
  2. 제1항에 있어서, 상기 반도체 기판과 수직되어 형성되는 필드 절연막은 상기 컨케이브형의 활성영역의 측면에 형성됨을 특징으로 하는 반도체 소자의 구조.
  3. 제1항에 있어서, 상기 컨케이브형과 컨벡스형의 활성영역이 대각선 방향으로 교번되어 형성됨을 특징으로 하는 반도체 소자의 구조.
  4. 반도체 기판; 상기 반도체 기판에 컨케이브형과 컨벡스형이 서로 교번되어 형성되는 복수개의 활성영역; 상기 활성영역과 활성영역사이의 필드영역에 일부는 상기 반도체 기판과 평행하게, 다른 일부는 상기 반도체 기판과 수직되게 형성되는 필드 절연막; 상기 활성영역상에 형성되는 게이트 전극; 상기 게이트 전극 양측의 활성영역에 형성되는 불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 소자의 구조.
  5. 제4항에 있어서, 상기 필드 절연막에 대응되는 상기 반도체 기판에 형성되는 채널스톱영역을 포함하여 형성됨을 특징으로 하는 반도체 소자의 구조.
  6. 반도체 기판을 준비하는 단계; 상기 반도체 기판에 컨케이브형과 컨벡스형이 서로 교번되도록 복수개의 활성영역을 형성하는 단계; 상기 활성영역과 활성영역사이의 필드영역에 일부는 상기 반도체 기판과 평행하게, 다른 일부는 상기 반도체 기판과 수직되도록 필드 절연막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조 방법.
KR1019960047452A 1996-10-22 1996-10-22 반도체 소자의 구조 및 제조방법 KR100223915B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960047452A KR100223915B1 (ko) 1996-10-22 1996-10-22 반도체 소자의 구조 및 제조방법
US08/926,027 US6001692A (en) 1996-10-22 1997-09-09 Method of fabricating trench MOS
JP26143697A JP3200701B2 (ja) 1996-10-22 1997-09-26 半導体装置の構造及び製造方法
US09/421,089 US6294803B1 (en) 1996-10-22 1999-10-19 Semiconductor device having trench with vertically formed field oxide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960047452A KR100223915B1 (ko) 1996-10-22 1996-10-22 반도체 소자의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR19980028403A KR19980028403A (ko) 1998-07-15
KR100223915B1 true KR100223915B1 (ko) 1999-10-15

Family

ID=19478421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047452A KR100223915B1 (ko) 1996-10-22 1996-10-22 반도체 소자의 구조 및 제조방법

Country Status (3)

Country Link
US (2) US6001692A (ko)
JP (1) JP3200701B2 (ko)
KR (1) KR100223915B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346438B1 (en) * 1997-06-30 2002-02-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6051465A (en) * 1997-07-30 2000-04-18 Matsushita Electronics Corporation Method for fabricating nonvolatile semiconductor memory device
TW469650B (en) 1998-03-20 2001-12-21 Seiko Epson Corp Nonvolatile semiconductor memory device and its manufacturing method
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
JP2006196622A (ja) * 2005-01-12 2006-07-27 Nec Electronics Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US7223650B2 (en) * 2005-10-12 2007-05-29 Intel Corporation Self-aligned gate isolation
US8530355B2 (en) 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
JP2007294857A (ja) * 2006-03-28 2007-11-08 Elpida Memory Inc 半導体装置及びその製造方法
JP5415135B2 (ja) * 2009-04-16 2014-02-12 株式会社東芝 不揮発性半導体記憶装置
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US9704969B1 (en) * 2015-12-31 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin semiconductor device having multiple gate width structures

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
JPS63239864A (ja) * 1986-11-28 1988-10-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2819582B2 (ja) * 1989-02-06 1998-10-30 日本電気株式会社 半導体装置の製造方法
JPH0376225A (ja) * 1989-08-18 1991-04-02 Fujitsu Ltd 半導体装置の製造方法
US5049515A (en) * 1990-03-09 1991-09-17 Intel Corporation, Inc. Method of making a three-dimensional memory cell with integral select transistor
US5293061A (en) * 1990-04-09 1994-03-08 Seiko Instruments Inc. Semiconductor device having an isolation layer region on the side wall of a groove
US5212397A (en) * 1990-08-13 1993-05-18 Motorola, Inc. BiCMOS device having an SOI substrate and process for making the same
US5180680A (en) * 1991-05-17 1993-01-19 United Microelectronics Corporation Method of fabricating electrically erasable read only memory cell
JPH0567791A (ja) * 1991-06-20 1993-03-19 Mitsubishi Electric Corp 電気的に書込および消去可能な半導体記憶装置およびその製造方法
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
US5292683A (en) * 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JPH07254651A (ja) * 1994-03-16 1995-10-03 Toshiba Corp 半導体集積回路装置
US5414287A (en) * 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
KR0161398B1 (ko) * 1995-03-13 1998-12-01 김광호 고내압 트랜지스터 및 그 제조방법
DE19600423C2 (de) * 1996-01-08 2001-07-05 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
JPH09312391A (ja) * 1996-05-22 1997-12-02 Toshiba Corp 半導体装置およびその製造方法
US5808319A (en) * 1996-10-10 1998-09-15 Advanced Micro Devices, Inc. Localized semiconductor substrate for multilevel transistors
US5780340A (en) * 1996-10-30 1998-07-14 Advanced Micro Devices, Inc. Method of forming trench transistor and isolation trench
US6140163A (en) * 1997-07-11 2000-10-31 Advanced Micro Devices, Inc. Method and apparatus for upper level substrate isolation integrated with bulk silicon
US5898189A (en) * 1997-08-04 1999-04-27 Advanced Micro Devices, Inc. Integrated circuit including an oxide-isolated localized substrate and a standard silicon substrate and fabrication method

Also Published As

Publication number Publication date
JP3200701B2 (ja) 2001-08-20
US6294803B1 (en) 2001-09-25
JPH10125772A (ja) 1998-05-15
US6001692A (en) 1999-12-14
KR19980028403A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR100246349B1 (ko) 모스페트 소자 및 그 제조방법
KR100223915B1 (ko) 반도체 소자의 구조 및 제조방법
US20050176207A1 (en) Method of manufacturing a semiconductor device
KR0150105B1 (ko) 반도체 소자의 트랜지스터 제조방법
US5976923A (en) Method for fabricating a high-voltage semiconductor device
KR0175041B1 (ko) 반도체 장치의 트렌치형 소자분리 방법
KR100234692B1 (ko) 트랜지스터 및 그 제조방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR940010543B1 (ko) 모스 트랜지스터의 제조방법
KR100220251B1 (ko) 반도체 소자 및 그의 제조방법
KR100903277B1 (ko) 반도체 소자 및 그 제조 방법
KR100296105B1 (ko) 반도체 장치의 제조방법
KR100900152B1 (ko) 반도체 소자의 제조 방법
KR100223936B1 (ko) 트랜지스터 및 그의 제조 방법
KR100305205B1 (ko) 반도체소자의제조방법
KR100309645B1 (ko) 반도체장치 및 그 제조방법
KR100226496B1 (ko) 반도체장치의 제조방법
KR101271309B1 (ko) 반도체 소자의 제조방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR100304500B1 (ko) 반도체장치의제조방법
KR100529447B1 (ko) 반도체 장치의 모스 트랜지스터 제조 방법
KR100569570B1 (ko) 반도체소자의 모스전계효과 트렌지스터 제조방법
KR100262012B1 (ko) 반도체장치의 제조 방법
KR100458770B1 (ko) 반도체 소자의 제조 방법
KR100562330B1 (ko) 소자 분리막으로서의 수직 산화막을 갖는 모스 트랜지스터및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070622

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee