JPH0376225A

JPH0376225A - 半導体装置の製造方法

Info

Publication number: JPH0376225A
Application number: JP21264889A
Authority: JP
Inventors: Masayuki Higashimoto; 東本　正之
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-08-18
Filing date: 1989-08-18
Publication date: 1991-04-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕半導体装置の製造方法、更に詳しく言えば、選択酸化工
程を含む半導体装置の製造方法に関し、バーズビークの
形成を防止することができる選択酸化方法を提供するこ
とを目的とし、半導体基板上に第１の酸化防止用絶縁膜
を形成する工程と、前記第１の酸化防止用絶縁膜に第１
の開口部を形成する工程と、前記第１の酸化防止用絶縁
膜の膜厚よりも薄い膜厚の第２の酸化防止用絶縁膜を前
記第１の開口部内に形成する工程と、前記第２の酸化防
止用絶縁膜に第２の開口部を形成する工程と、前記第１
、及び第２の開口部を介して前記半導体基板を酸化する
工程とを含み構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法、更に詳しく言えば、
選択酸化工程を含む半導体装置の製造方法に関する。

〔従来の技術〕

第３図（ａ）〜（ｇ）は、ＳＬ基板上に選択酸化法によ
りフィールド酸化膜を形成する方法を説明する断面図で
ある。

まず、同図（ａ）に示すように、Ｓｉ基板ｌ上にイオン
注入マスク用及び酸化防止用絶縁膜となる５ｉＪｓ膜２
を形成する。

次に、同図（ｂ）に示すように、この５ｉｌＮ４膜２を
パターニングして開口部３を形成し、Ｓｔ基板１を露出
する。

続いて、同図（Ｃ）に示すように、５ｉＪａ膜２をマス
クとして開口部３よりＳｔ基板１内ヘボロンイオンを注
入する。

次に、同図（ｄ）に示すように、５ｉｓＮｉｌ１２をマ
スクとしてＳｉ基板１表面を熱酸化法により選択的に酸
化し、開口部３の部分にフィールド酸化膜４を形成する
。

このとき、注入されたボロンは深く拡散され、フィール
ド酸化膜４の下に分離拡散領域５が形成される。

次に、同図（ｅ）に示すように、５ｉｓＮａ　ｓ２を除
去する。

続いて、同図（ｆ）に示すように、フィールド酸化Ｍ４
によって分離された素子形成領域６のＳｉ基板１表面を
酸化してゲート酸化ｌＩ７を形成した後、ゲート電極８
を形成する。続いて、ｎ°型のソース・ドレイン（Ｓ／
Ｄ）８Ｎ域９を形成して（同図（ｇ））、半導体装置が
完成する。

なお、第４図はこのような半導体装置の斜視図を示し、
第３図（ｆ）は第４図のＣ−Ｃ矢視断面図を、第３図（
ｇ）は第４図のＤ−Ｄ矢視断面図を示している。なお、
第３図（ａ）〜（ｇ）の符号とおなしものは第３図（ａ
）〜（ｇ）の符号で示すものと同一のものを示している
。

〔発明が解決しようとする課題〕

ところで、第３図（ｄ）に示すように、Ｓｉ基板１表面
の選択酸化の際、開口部３周辺の５ｉｓＮ４膜２の下の
Ｓｉ基基板裏表面おいても酸化がすすみ、バーズビーク
４ａが形成される。

このため、素子形成領域６の幅が実質的に減少し、この
部分に形成されるゲート幅の減少をもたらす、その結果
、素子の電流利得（ｇ、）が小さくなったり、チャネル
抵抗が大きくなったりするという問題がある。

これを避けるため、あらかじめ素子形成領域６を大きく
すると、高密度化できないという問題がある。

また、バーズビーク４ａを含めた見掛は上のフィールド
酸化１１４の幅を分離のために必要な設計幅になるよう
にすると、バーズビーク４ａの部分の酸化膜厚は薄いの
で、この部分のＳｉ基板１表面はフィールド酸化１ｌ１
４表面の電荷の影響を受けやすくなって反転しやすくな
る。このため、実質的に反転の防止に有効なフィールド
酸化膜４の幅が狭くなって、隣接する素子形成領域６の
ソース・ドレイン領域９からの空乏層がつながり易くな
り、素子分離が十分でなくなるという問題がある。

本発明は、かかる従来の問題点に鑑みてなされたもので
あり、バーズビークの形成を防止することができる選択
酸化方法を提供することを目的とするものである。

〔課題を解決するための手段〕

上記課題は、半導体基板上に第１の酸化防止用絶縁膜を
形成する工程と、前記第１の酸化防止用絶縁膜に第１の
開口部を形成する工程と、前記第１の酸化防止用絶縁膜
の膜厚よりも薄い膜厚の第２の酸化防止用絶縁膜を前記
第１の開口部内に形成する工程と、前記第２の酸化防止
用絶縁膜に第２の開口部を形成する工程と、前記第１、
及び第２の開口部を介して前記半導体基板を酸化する工
程とを有することを特徴とする半導体装置の製造方法に
よって解決される。

〔作　用〕

本発明の半導体装置の製造方法においては、第１の開口
部内の底面を被覆して膜厚の薄い第２の耐熱酸化絶縁膜
を形成し、第１の開口部内に第２の開口部を形成してい
る。

従って、第１の開口部内に酸化膜を形成する場合、まず
、第２の開口部内の半導体基板の酸化が進む、このとき
、第２の開口部の側壁から横方向にも酸化反応が進んで
、第２の耐熱酸化絶縁膜の下にも酸化膜が形成され、バ
ーズビーク形状となる。しかし、バーズビークの先端は
まだ第１の開口部側壁よりも内側にとどまっている。

一方、第２の耐熱酸化絶縁膜は薄いので、酸素は第２の
耐熱酸化絶縁膜中を通り抜け、半導体基板の表面に到達
する。

すると、この部分でも急激に酸化が進み、横方向の酸化
との相乗効果により、酸化膜が厚く形成されるようにな
る。

このようにして、横方向の酸化反応が第１の開口部の外
側に到達する前に酸化を終えるようにすると、酸化膜の
薄い部分はほとんど形成されない。

以上のように、本発明の半導体装置の製造方法によれば
、酸化はほぼ第１の開口部の範囲に限定されて行われ、
かつ十分に厚い膜厚の酸化膜が形成される。これにより
、バーズビークの形成を防止することができ、はぼ設計
値通りの幅で゛膜厚の厚いフィールド酸化膜の領域が形
成される。

〔実施例〕

以下、本発明の実施例について図を参照しながら、ｎチ
ャネルＭＯ９ＦＢＴの製造工程により具体的に説明する
。

第１図（ａ）〜（ｊ）は、本発明の選択酸化方法をＳｉ
基板上にフィールド酸化膜を形成する場合に適用した実
施例を説明する断面図である。

まず、同図（ａ）に示すように、ｐ型のＳｔ基板（半導
体基板）１０上に膜厚１０００〜３０００人の第１の５
ｂＮａ　ＩＩＩ（第１の酸化防止用絶縁膜）１１をＣＶ
　Ｄ　（Ｃｈｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔ
ｉｏｎ）法により形成する。

次に、同図（ｂ）に示すように、不図示のバターニング
されたレジスト膜をマスクとして第１の５ｉＪ４膜１１
をＣＦ、ガスによりエツチングして、幅３μ−の第１の
開口部１２を形成する。

次いで、同図（ｃ）に示すように、第１の５１３Ｎ４膜
１１の膜厚より薄い膜厚１００〜３００人の第２のＳｉ
３Ｎ、膜１３をＣＶＤ法により形成する。

続いて、不図示のレジストパターンを形成し、これをマ
スクとして、第２のＳｉＪ＊膜１３をＣＦ。

ガスにより選択的にエツチングし、第１の開口部１２内
に第１の開口部１２の幅の０．７〜０．９に相当する幅
、即ち２．１〜２．７μ書の第２の開口部１４を形成す
る（同図（ｄ））。

次に、レジストパターンを除去した後、同図（ｅ）に示
すように、分離拡散領域を形成するため、第２のＳｉ３
Ｎ４　ｍ　（第２の酸化防止用絶縁ＩＩ）１３及び第２
の開口部１４を介してＳｔ基基板ｌ円内ドーズ量Ｉ　Ｘ
ＩＯ”ｃｍ−”のボロンイオンを注入する。

次いで、同図（ｆ）に示すように、温度６０〜７０℃の
温水中を通過させて湿らせた酸素を温度１０００℃に加
熱した熱処理炉に導入してＳｉ基板１０を酸化する。こ
のとき、まず、第２の開口部１４内のＳｌ基板１０の酸
化が進む、また、第２の開口部１４周辺の第２の５Ｉ３
Ｎａ膜１３の下にも酸化膜が形成され、バーズビーク形
状となる。しかし、バーズビークの先端はまだ第１の開
口部１２側壁よりも内側に止まっている。一方、第２の
５ｉｓＮｎ膜１３は薄イノテ、酸素は第２１７）ＳｉＪ
４ｗｊ４１３中を通り抜け、Ｓｉｉ板ｌＯの表面に到達
する。すると、この部分でも急激に酸化が進み、横方向
の酸化との相乗効果により、酸化膜が厚く形成されるよ
うになる。

このようにして、横方向の酸化反応が第１の開口部１２
の外側に到達する前に酸化を終えるようにすると、酸化
膜の薄い部分はほとんど形成されない（同図（ｇ））。

以上のように、酸化はほぼ第１の開口部１２の範囲に限
定されて行われ、がっ十分に厚い膜厚の酸化膜が形成さ
れる。これにより、バーズビークの形成を防止すること
ができ、はぼ設計値通りの幅で膜厚の厚いフィールド酸
化１１１５の領域が形成される。更に、このとき同時に
あらかじめフィールド酸化膜１５の形成される部分に導
入されていたボロンが深く拡散して、ｐ゛型の分離拡散
領域１６が形成される。

次に、同図（ｈ）に示すように、マスクとして用いた第
１及び第２のＳｉ、ＩＮ、膜１１及び１３をすン酸によ
り除去する。

その後、同図（ｉ）に示すように、フィールド酸化膜１
５により分離された素子形成領域１７のＳｉ基板１０表
面に膜厚１００人程０のゲート酸化膜１８を形成した後
、ポリシリコンからなるゲート電極１９を形成する０次
いで砒素イオン（＾Ｓ゛）。

リンイオン（Ｐｌ）等をドーズ量約Ｉ　Ｘｌ０ＩＳｃ　
ｍ−”で打ち込んだ後、アニールして深さ約０．５μ−
程度のｎＩ型のソース・ドレイン領域２０を形成しく同
図（ｊ））、半導体装置が完成する。

なお、第２図はこのような半導体装置の斜視図を示し、
第１図（ｉ）は第２図のＡ−Ａ矢視断面図を、第１図（
ｊ）は第２図のＢ−Ｂ矢視断面図を示している。なお、
第１図（ａ）〜（Ｊ）の符号とおなしものは第１図（ａ
）〜（ｊ）の符号で示すものと同一のものを示している
。

以上のように、本発明の実施例の選択酸化法によれば、
第１図（ｇ）に示すように、バーズビークの形成を防止
し、第１の開口部１２の範囲内にほぼ限定して膜厚の厚
いフィールド酸化膜１５を形成することができる。この
ため、必要かつ十分な幅の分離領域を形成できるので、
半導体装置の高密度化が可能となる。

また、バーズビークのために素子形成領域が狭められる
こともないので、電流利得（ｇ、）の低下やチャネル抵
抗の増大も防止できる。

なお、本発明の実施例ではＳｔ基板上に直接５ｉｓＮ４
膜を形成しているが、ｓｉｏ＊ｌ！を介してＳｉＪ４Ｍ
を形成しても本発明を適用できる。

〔発明の効果〕

以上のように、本発明の半導体装置の製造方法によれば
、バーズビークの形成を防止し、第１の開口部の範囲内
にほぼ限定して膜厚の厚い酸化膜を形成することができ
る。このため、この製造方法をフィールド酸化膜の形成
に適用した場合、必要かつ十分な幅の分離領域を形成で
きるので、半導体装置の高密度化が可能となる。

また、バーズビークのために素子形成領域が狭められる
こともないので、性能の向上を図ることができる。

【図面の簡単な説明】

第１図は、本発明の実施例の選択酸化法を用いたフィー
ルド酸化膜の形成方法を説明する断面図、第２図は、本
発明の実施例の選択酸化法を用いて作成した半導体装置
の斜視図、第３図は、従来例の選択酸化法を用いたフィールド酸化
膜の形成方法を説明する断面図、第４図は、従来例の選
択酸化法を用いて作成した半導体装置の斜視図である。〔符号の説明〕ｌ・・・Ｓｉ基板、２・・・ＳｉＪａ膜、３・・・開口部、４．１５・・・フィールド酸化膜、４ａ・・・バーズビーク、５．１６・・・分離拡散領域、３・・・開口部、４．１５・・・フィールド酸化膜、４ａ・・・バーズビーク、５．１６・・・分離拡散領域、６．１７・・・素子形成領域、７．１８・・・ゲート酸化膜、８．１９・・・ゲート電極、９．２０・・・ソース・ドレイン領域、ＩＯ・・・Ｓｉ
基板（半導体基板）、１１・・・第１の５ｋｓＮａ膜（第１の酸化防止用絶縁
Ｍｌ）、１２・・・第１の開口部、１３・・・第２の５ｉＪｎ膜（第２の酸化防止用絶縁膜
）、１４・・・第２の開口部、１５ａ・・・ＳｉＯ□膜。

Claims

【特許請求の範囲】半導体基板上に第１の酸化防止用絶縁膜を形成する工程
と、前記第１の酸化防止用絶縁膜に第１の開口部を形成する
工程と、前記第１の酸化防止用絶縁膜の膜厚よりも薄い膜厚の第
２の酸化防止用絶縁膜を前記第１の開口部内に形成する
工程と、前記第２の酸化防止用絶縁膜に第２の開口部を形成する
工程と、前記第１、及び第２の開口部を介して前記半導体基板を
酸化する工程とを有することを特徴とする半導体装置の
製造方法。