JPS60178668A - Ｍｉｓ電界効果型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ホット・キャリヤが注入されて闇値電圧Ｖい
が変動するのを抑止したＭｉｓ（ｍｅｔａｌ　１ｎｓｕ
ｌａｔｏｒ　５ｅｔｎｉｃｏｎｄｕｃｔｏｒ）電界効果
型半導体装置を製造するのに好適な方法に関する。

従来技術と問題点 一般に、ＭＩＳ電界効果型トランジスタに於いて、高速
化及び高集積化等を図る為、チャネルを短くすると、所
謂、ショート・チャネル効果が現れる。即ち、ドレイン
近傍の高い電界でキャリヤが加速されて高いエネルギを
持ったホット・キャリヤがゲート絶Ｉｉ膜に注入され、
その結果、ＭＩＳｉ界効果型トランジスタの闇値電圧ｖ
０が高くなってしまう。

従来、このような欠点を解消する為、種々の対策が採ら
れている。

例えば、ｎチャネル・トランジスタを製造する方法の場
合、ｐ型シリコン半導体基板上のゲート電極をマスクに
利用してｎ型不純物となるｇ（Ｐ）イオンを低濃度に注
入し、その後、化学気相堆積（ｊ：　ｌ＋　ｅ　ｍ　ｉ
　ｃ　ａ　Ｉ　ｖ　ａ　ｐ　ｏ　ｕ　ｒ　ｄ　ｅ　ｐ　
ｏ　ｓｉ　ｔ　ｉ　ｏｎ　：ＣＶＩ））法を適用してゲ
ート電極の両側端面に二酸化シリコン（Ｓｉ０２）のザ
イ１゛・ウオールを形成し、これをマスクとしてｎ型不
純物である砒素（Ａｓ）を高濃度にイオン注入してソー
ス領域及びドレイン領域を形成する方法が知られている
。このようにして得られたＭＩＳ電界効果型トランジス
タでは、ソース領域及びドレイン領域のチャネルに対向
する面に低濃度のｎ型部分が存在することになり、トレ
イン領域近傍での電界は低く維持されるものである。

然しなから、この方法では、前記サイド・ウオールの形
成条件に依って前記低濃度のｎ型部分、即ら、ｒｌ−型
部分の幅が変化し、ＭＩＳ電界効果型トランジスタの特
性を正確に制御することが困難であり、また、ｎ−型部
分を４（ｉ成゛ジる燐原子がゲート電極の両側端面近傍
以外にも一様にドープされるので接合容量の増大を招来
することになり、高速スイッチング動作が妨げられる。

発明の目的 本発明は、前記のようなサイド・ウオールの技術を用い
ることなくゲート電極の両側端面近傍に低濃度不純物領
域を形成することができるようにして、トランジスタ特
性の制御性を損なうことなく、且つ、接合容量の増大を
招来することなく、ゲート絶縁膜へのホット・キャリヤ
の注入を抑止することが可能なＭＩＳ電界効果型半導体
装置を製造できるようにする。

発明の構成 本発明のＭｉｓ電界効果型半導体装置の製造方法では、
金属或いは金属シリサイド膜をその上に形成したレジス
ト膜をマスクにして塩素系ガスと酸素ガスとの混合ガス
をエッチャントとする反応性イオン・エツチング法を適
用してエツチングするとレジスト膜の周辺に於ける前記
金属或いは金属シリサイド膜に幅０．３　〔μｒｎ３程
度の開口を形成することができる旨の技術（要すれば、
特願昭５７−２０９１７号参照）を応用しているもので
あり、半４体基板上に絶縁膜と金属或いは金属シリサイ
ド膜とレジスト＋１９とを順に形成し、次いで、該レジ
スト膜をゲート電極の形状にバターニングし、次いで、
塩素系ガスと酸素ガスとの混合ガスをエッチャントとす
る反応性イオン・エツチング法を適用して前記バターニ
ングされたレジスト膜の周辺に於ける前記金属或いは金
属シリサイド膜を選択的にエツチングしてゲート電極及
びその周辺の開口を形成し、次いで、該開口内にｇ’Ａ
　Ｉｌ＋された前記絶縁膜をエツチングして前記半環体
ＪＮ板表面を選択的にｎ出させる１１旧」を形成し、“
Ｃから不純物の被着を行って前記半導体基板に低濃度の
不純物領域を形成し、しかる後、前記ゲート電極をマス
クとして高濃度の不純物領域を形成する工程が含まれて
なることを特徴とする構成を採っている。

本発明を実施することに依り得られるＭｉｓ電界効果型
半導体装置では、ドレイン領域近傍の高電界を緩和する
為の低濃度の不純物領域がゲート電極周辺に僅か０．３
〔μｍ〕程度の幅をもって存在する構造になっていて、
しかも、そのような幅を有する不純物領域を再現性良く
実現することができる為、ＭＩＳ電界効果型半導体装置
の特性は正確に制御性され、また、接合容量も僅少であ
って高速スイッチング動作性は向上する。

発明の実施例 第１図乃至第３図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図であり、以下
、これ等の図を参照しつつ説明する。

第１図参照 ｔａｔ　ｐ型シリコン半導体基板■に例えばＬＯＧＯ３
（ｌｏｃａｌ　ｏｘｉｄａｔｉｏｎ　ｏｆｓｉｌｉｃｏ
ｎ）法を適用してフィールド絶縁膜２を形成する。

（ｂｌ　例えば熱酸化法を適用してゲート絶縁膜３を厚
さ例えば４００　〔人〕程度に形成する。

（ｃｌ　例えばＤＣマグネトロン・スパッタ法を適用し
て；［リブデン・シリサイド膜４を厚さ例えば３０００
　（人〕程度に形成する。

（ｄｌ　通常の技法を適用してレジスト膜５を形成する
。

この場合のレジストとじては、例えばΔＺ１３５０Ｊ　
（ＳＨＩＰＬＥＹ社製　米国）を用いて良い。

（ｅｌ　通常の技法を適用してレジスト１模５をゲート
電極形状にバターニングする。

第２図参照 （「）塩素系ガスと酸素ガスとの混合ガス、例えばＣＣ
Ｘ、トＯｔ　（７０（％））ガスをエッチャントとする
反応性イオン・エツチング法を適用してモリブデン・シ
リサイド膜４のエツチングを行う。

これに依り、ゲート電極形状をなずレジスト１１り５の
周辺に幅０．３〔μｍ）程度の溝状の開１」４Ａ及びゲ
ート電極６を形成することができる。

このような微細な開Ｄ　４　Ａをレジスト膜５の周辺の
みに形成することができる原理は前記既出の発明に於り
る明細書に詳細に開示されている。

伊）　エッチャントを前記混合ガスからトリフロロメタ
ン（ＣＨＦ、）に変更し、ゲート絶縁膜３のエツチング
を行う。

これに依り、ゲート絶縁膜３には開口４Ａと同じパター
ンの開口３Ａが形成される。

（ｈｌ　イオン注入法を適用し、開口４Ａ及び３Ａを介
し“Ｃ例えば燐イオン（Ｐ＋）の打ち込みを行いｎ−型
不純物領域７を形成する。

この場合に於ける燐イオンのドーズ量としてはｌ　Ｘ　
Ｉ　Ｑ１０（ａｍ−”）程度を選択して良い。

尚、この時点で不純物活性化の為の熱処理は行わず、本
実施例では、次ぎの工程（１１で実施するものとする。

第３図参照 （１１レジスト膜５で覆われているゲート電極６以外の
モリブデン・シリサイド膜４を全て除去する。

（」）　引き続きレジスト膜５及びゲート電極６で覆わ
れているゲート絶縁１ｌＲ３以外のゲート絶縁膜３を全
゛ζ除去し、ｐ型シリコン半導体基板１の表面を選択的
に露出させる。

（ｋｌ　イオン注入法を適用するごとに依り砒素イオン
（Ａ　ｓ　”　）の打ち込みを行ってｎ＋＋ソース領域
８及びｎ＋型トドレイン領域９形成する。

この場合に於＆Ｊる砒素イオンのドーズ量としては５　
Ｘ　Ｉ　Ｑ１５（、ｃｍ−”）程度とする。

ｆｌｌ　この後、不純物イオン活性化の為の熱処理、電
極配線の形成など通常の工程を経てＭＩＳ電界効果半導
体装置を完成する。

尚、前記熱処理は、温度を１０００（”Ｃ）、時間を２
０〔分〕とする条件で行うことができる。また、前記実
施例の場合、燐は砒素に比較して拡散係数が大であるか
ら、ｎ−型不純物領域７は８０００　（人）〜ｌ（μｍ
）の深さに達し、そし°Ｃ，ｎ＋型ソース領域８及びｎ
＋型トドレイン領域９３０００　（人〕の深さとなる。

発明の効果 本発明のＭｌ、Ｓ電界効果型半導体装置の製造方法に於
いては、半導体基板上に絶縁膜と金属或いは金属シリサ
イド膜とレジスト膜とを順に形成し、次いで、該レジス
ト膜をゲート電極の形状にバターニングし、次いで、塩
素系ガスと酸素ガスとの混合ガスをエッチャントとする
反応性イオン・エツチング法を適用して前記バターニン
グされたレジストｎりの周辺に於ける前記金属或いは金
属シリサイド）１２を選択的にエツチングしてゲート電
極及びその周辺の開口を形成し、次いで、該開口内に露
出された前記絶縁膜をエツチングして前記半導体基板表
面を選択的に露出させる開口を形成してから不純物の被
着を行って前記半導体基板に低濃度の不純物領域を形成
し、しかる後、前記ゲート電極をマスクとして高濃度の
不純物領域を形成する工程が含まれてなる構成を採って
いる。

この構成によれば、ホット・キャリヤのゲート絶縁膜へ
の注入が抑止されるＭＩＳ電界効果半導体装置を製造す
ることができるのは勿論のこと、前記低濃度の不純物領
域に於ける幅を極めて狭小に、しかも、制御性良く形成
することができるから、従来技術に於けるそれのように
、トランジス夕特性にバラツキを招来するようなことは
ない。

また、前記低濃度の不純物領域はゲート電極の周辺にご
く僅少な幅で形成されているので、従来技術に依った場
合のように、不純物が全体に分布して接合容量を増大さ
せる等の欠点もなく、充分に高速性を維持することが可
能である。

【図面の簡単な説明】

第１図乃至第３図は本発明一実施例を説明する為の工程
要所に於けるＭＩＳ１ｉ界効果型半導体装置の要部切断
側面図をそれぞれ表し°ζいる。 図に於いて、１はｐ型シリコン半導体基板、２はフィー
ルド絶縁膜、３はゲート絶縁膜、３Ａは開口、４はモリ
ブデン・シリサイド膜、４八は開口、５はレジスト膜、
６はゲート電極、７は低濃度の不純物領域であるｎ−型
不純物領域、８は＋１”型ソース領域、９はｎ＋型ドレ
インｉＩＩ域をそれぞれ示している。 特許出願人　富士通株式会社 代理人弁理士　相　谷　昭　司 代理人弁理士　渡　邊　弘　− 第１図 ζ 第２図 第９図 ぢ

Claims (1)

【特許請求の範囲】
1. 半纏体裁板上に絶縁膜と金属或いは金属シリ・す・イド
   膜とレジスト膜とを順に形成し、次いで、該レジスト膜
   をゲート電極の形状にパターニングし、次いで、塩素系
   ガスと酸素ガスとの混合ガスをエッチャントとする反応
   性イオン・エツチング法を適用して前記パターニングさ
   れたレジスト膜の周辺に於ける前記金属或いは金属シリ
   ザイＦｌ１９を選択的にエツチングしてゲート電極及び
   その周辺の開目を形成し、次いで、該開口内に露出され
   た前記絶縁膜をエツチングしてｎ；Ｉ起生導体基板表面
   を選択的に露出させる開口を形成し°Ｃから不純物の被
   着を行って前記半導体基板に低濃度の不純物領域を形成
   し、しかる後、前記ゲート電極をマスクとし′ζ高濃度
   の不純物領域を形成する工程が含まれＣなることを特徴
   とするＭＩＳ電界効果型半導体装置の製造方法。