KR100267770B1 - 반도체소자의산화막형성방법 - Google Patents

반도체소자의산화막형성방법 Download PDF

Info

Publication number
KR100267770B1
KR100267770B1 KR1019970050955A KR19970050955A KR100267770B1 KR 100267770 B1 KR100267770 B1 KR 100267770B1 KR 1019970050955 A KR1019970050955 A KR 1019970050955A KR 19970050955 A KR19970050955 A KR 19970050955A KR 100267770 B1 KR100267770 B1 KR 100267770B1
Authority
KR
South Korea
Prior art keywords
oxide film
substrate
film
semiconductor device
forming
Prior art date
Application number
KR1019970050955A
Other languages
English (en)
Other versions
KR19990030644A (ko
Inventor
조남훈
허윤준
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970050955A priority Critical patent/KR100267770B1/ko
Publication of KR19990030644A publication Critical patent/KR19990030644A/ko
Application granted granted Critical
Publication of KR100267770B1 publication Critical patent/KR100267770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON

Abstract

두께를 달리하는 반도체 소자의 산화막을 형성하기에 적당한 반도체 소자의 산화막 형성방법에 관한 것으로, 이와 같은 목적을 달성하기 위한 반도체 소자의 산화막 형성방법은 기판에 절연막을 증착하는 공정과, 상기 절연막의 소정영역을 식각하여 상기 기판을 노출시키는 공정과, 상기 노출된 기판에 얇은 질화막을 형성하는 공정과, 상기 절연막을 제거하는 공정과, 산화질소(N2O) 기체를 이용한 산화공정으로 상기 기판에 두께가 다른 산화막을 형성하는 공정을 포함함을 특징으로 한다.

Description

반도체 소자의 산화막 형성방법{method for forming oxidation film of semiconductor device}
본 발명은 산화막 형성방법에 대한 것으로 특히, 두께를 달리하는 반도체 소자의 게이트 산화막을 형성하기에 적당한 반도체 소자의 산화막 형성방법에 관한 것이다.
일반적으로 앰베디드(Embeded) 디램이나, 서로 다른 동작 전압을 갖는 반도체 소자는 서로 다른 두께를 갖는 게이트 산화막을 형성시킬 필요가 있다.
이와 같이 두께를 달리하는 반도체 소자의 산화막 형성방법에는 습식식각을 이용하는 방법과 이온주입을 이용한 방법이 있다. 그러나 이러한 두가지 방법에 의한 산화막의 형성방법은 산화막 두께의 균일도와 산화막의 신뢰성 측면에서 문제가 많았다. 이와 같은 이유로 산화막의 두께 균일도와 신뢰성을 향상시킬 수 있는 다른 두께를 갖는 산화막 형성방법이 요구되고 있다.
종래는 두께가 다른 산화막을 형성하기 위해서 습식식각에 의한 방법과 이온주입에 의한 방법을 이용하였다.
첨부 도면을 참조하여 종래 반도체 소자의 산화막 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1c는 종래 제 1 방법에 의한 반도체 소자의 산화막 형성방법을 나타낸 공정단면도이고, 도 2a 내지 2c는 종래 제 2 방법에 의한 반도체 소자의 산화막 형성방법을 나타낸 공정단면도이고, 도 3은 F 이온을 주입하여 반도체 소자의 산화막을 형성할 때 발생하는 누설전류 특성을 나타낸 데이터도이며, 도 4는 N+ 이온을 주입하여 반도체 소자의 산화막을 형성할 때의 소자의 신뢰성을 나타낸 데이터도이다.
종래 제 1 방법에 의한 반도체 소자의 산화막 형성방법은 도 1a에 도시한 바와 같이 반도체 기판(1)에 화학기상증착법이나 열산화 공정으로 산화막(2)을 형성한다.
도 1b에 도시한 바와 같이 상기 산화막(2) 상에 감광막(3)을 도포한 후 두께가 얇은 산화막을 형성시킬 부분의 감광막(3)을 노광 및 현상공정에 의하여 선택적으로 패터닝한다.
다음에 도 1c에 도시한 바와 같이 상기 패터닝된 감광막(3)을 마스크로 산화막(2)을 습식식각한다. 이후에 감광막(3)을 제거하고 습식 세정을 한다. 이때 산화막(2)이 소정 두께 같이 식각된다.
도 1d에 도시한 바와 같이 상기 산화막(2) 및 노출된 반도체 기판(1)에 화학기상증착법이나 열산화 공정으로 두께가 다른 산화막(4)을 형성한다.
다음으로 종래 제 2 방법에 의한 반도체 소자의 산화막 형성방법에 대하여 설명하면 도 2a에 도시한 바와 같이 반도체 기판(1)에 화학기상증착법이나 열산화 공정으로 산화막(2)을 형성한다.
도 2b에 도시한 바와 같이 상기 산화막(2) 상에 감광막(3)을 도포한 후 두께가 얇은 산화막을 형성시킬 부분의 감광막(3)을 노광 및 현상공정에 의하여 선택적으로 패터닝한다. 패터닝된 감광막(3)을 마스크로 하여 상기 산화막(2)을 거쳐서 반도체 기판(1)에 이온을 주입한다. 이때 이온주입은 플루오르(Fluorine:F) 이온이나 질소(N)이온을 이용하여 형성한다.
도 2c에 도시한 바와 같이 상기 감광막(3)을 제거하고 습식으로 세정한다. 이후에 상기 산화막(2)을 제거하여 반도체 기판(1)이 드러나도록 한다.
도 2d에 도시한 바와 같이 상기 반도체 기판(1)을 열산화하여 두께가 다른 산화막(4)을 형성한다. 이때 이온이 주입된 반도체 기판(1)의 상부에 형성된 산화막(4)이 이온이 주입되지 않은 반도체 기판(1)상부에 형성된 산화막(4)보다 더 얇게 형성되었다.
종래 제 2 방법에서 플루오르(F)이온을 주입하여 다른 두께를 갖는 산화막(4)을 형성할 때의 누설전류의 특성을 보면 도 3에 도시한 바와 같이 플루오르(F)이온을 반도체 기판(1)에 주입하여 형성된 산화막을 게이트산화막으로 하는 소자의 게이트 전극에 전압을 가할 때는 플루오르 버블(Fluorine Bubble)이나 앤드오브레인지(End of Range:EOR) 디펙트(Defect)가 발생한다. 이와 같은 이유로 플루오르(F) 이온을 주입하지 않고 형성한 산화막을 게이트산화막으로 하는 소자의 게이트 전극에 전압을 가할 때 보다 반도체 기판(1)의 정션 리퀴지(Junction Leakage)가 증가한다. 이에따라 이들을 제거하기 위한 별도의 공정을 추가하여야 하는 번거로움이 있다.
그리고 종래 제 2 방법에서 질소(N)이온을 주입하여 형성한 두께가 다른 산화막(4)의 신뢰도는 도 4에 도시한 바와 같이 이온주입중 발생하는 데미지(Damage)와, 다른 두께를 갖는 산화막(4)에 함유된 질소이온이 산화막의 표면을 거칠게 한다. 이와 같은 이유로 이온을 주입하지 않고 형성한 산화막에 비하여 신뢰도가 현저하게 떨어짐을 알 수 있다. 즉, 반도체 기판(1)에 이온을 주입하지 않았을 때보다 일정 에너지로 이온주입을 하였을 때가 산화막의 적층되는 변화가 심하다.
상기와 같은 종래 반도체 소자의 산화막 형성방법은 다음과 같은 문제가 있다.
첫째, 습식식각에 의해 두께가 다른 산화막을 형성하는 것은 습식식각한 후 다시 산화막을 증착하여 형성하므로써 산화막의 두께 조절 능력이 크게 떨어진다.
둘째, 습식식각물(WET Etchant)이나 세정조건을 이용하여 미세한 두께의 산화막을 정확히 식각하기가 어려우므로 두께가 다른 산화막을 형성하기가 어렵다.
셋째, 이온주입에 의하여 두께가 다른 산화막을 형성하는 것은 이온주입시 발생하는 데미지에 의하여 신뢰성 있는 산화막을 형성시키기가 어렵고, 또한 반도체 기판의 실리콘원자의 결함에 의하여 누설전류가 발생할 수 있으므로 신뢰성이 떨어진다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 산화막의 두께 균일도와 신뢰성을 개선하기에 적당한 반도체 소자의 산화막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1c는 종래 제 1 방법에 의한 반도체 소자의 산화막 형성방법을 나타낸 공정단면도
도 2a 내지 2c는 종래 제 2 방법에 의한 반도체 소자의 산화막 형성방법을 나타낸 공정단면도
도 3은 F 이온을 주입하여 반도체 소자의 산화막을 형성할 때 발생하는 누설전류 특성을 나타낸 데이터도
도 4는 질소이온(N+)을 주입하여 반도체 소자의 산화막을 형성할 때의 소자의 신뢰성을 나타낸 데이터도
도 5a 내지 5e는 본 발명에 따른 반도체 소자의 산화막 형성방법을 나타낸 공정단면도
도 6은 본 발명에 따라 형성된 반도체 소자의 산화막 성장비를 나타낸 데이터도
도면의 주요 부분에 대한 부호의 설명
21: 반도체 기판 22: 실리콘 산화막
23: 감광막 24: 질화막
25: 두께가 다른 산화막
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 산화막 형성방법은 기판에 절연막을 증착하는 공정과, 상기 절연막의 소정영역을 식각하여 상기 기판을 노출시키는 공정과, 상기 노출된 기판에 얇은 질화막을 형성하는 공정과, 상기 절연막을 제거하는 공정과, N2O 기체를 이용한 산화공정으로 상기 기판에 두께가 다른 산화막을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체 소자의 산화막 형성방법에 대하여 설명하면 다음과 같다.
도 5a 내지 5d는 본 발명에 따른 반도체 소자의 산화막 형성방법을 나타낸 공정단면도이고, 도 6은 본 발명에 따라 형성된 반도체 소자의 산화막 성장비를 나타낸 데이터도이다.
본 발명 반도체 소자의 산화막 형성방법은 도 5a에 도시한 바와 같이 반도체 기판(21)에 화학기상증착법이나 열산화공정으로 실리콘산화막(22)을 증착한다.
그리고 도 5b에 도시한 바와 같이 상기 실리콘 산화막(22)상에 감광막(23)을 도포한 후 얇은 두께의 산화막을 형성시킬 부분의 감광막을 노광 및 현상공정으로 선택적으로 패터닝한다.
이후에 패터닝된 감광막(23)을 마스크로 이용하여 실리콘 산화막(22)을 이방성 식각한다. 그리고, 드러난 반도체 기판(21)에 도전성 이온을 주입을 한다.
이때 도전성 이온의 주입은 차후에 질화막을 형성한 후에 질화막을 마스크로 N2O기체로 열처리하여 반도체기판에 두께가 다른 산화막을 형성할 때, 얇은 두께의 산화막과 기판의 경계부분에 도전성 이온이 분포함으로써 반도체기판의 실리콘원자와 산화막의 산소원자의 결합(Si-O)에 의해서 발생하는 스트레스를 완화시켜서 신뢰성 있는 산화막을 형성시키기 위한 것이다.
도 5c에 도시한 바와 같이 상기 감광막(23)을 제거하고 잔류물이 남지 않도록 세정공정을 한다. 이후에 실리콘 산화막(22)을 마스크로 이용하여 열질화공정을 하여 반도체 기판(21)상에 약 10Å이내의 질화막(24)을 형성한다.
도 5d에 도시한 바와 같이 습식식각물질을 이용하여 상기 실리콘 산화막(22)을 충분히 제거하여 반도체 기판(21)에 질화막(24)만 남도록 한다.
도 5e에 도시한 바와 같이 900∼1050℃의 온도에서 N2O 기체를 이용하여 열산화 시키면 상기 드러난 반도체 기판(21)과 질화막(24)에서의 산화막 성장속도의 차이에 의하여 두께가 다른 산화막(25)이 형성된다. 즉, 질화막(24)이 있는 부분은 두께가 얇은 산화막이 형성되고, 질화막(24)이 없는 부분의 반도체 기판(21)에는 상대적으로 두꺼운 산화막이 동시에 형성된다. 여기서 반도체 기판(21)과 두께가 다른 산화막(25)사이의 경계부분에는 적절한 양의 질소원자가 분포한다.
두께가 다른 산화막(25)을 형성할때 주의 할 것은 N2O 기체 대신에 산소기체(O2)나 H2O를 사용하여 산화할 경우는 질화막(24)이 있는 부분은 산화막이 거의 형성되지 않으므로 적절한 두께의 산화막을 얻을 수 없다는 것이다.
이와 같이 N2O 기체를 이용한 산화공정으로 동시에 두께가 다른 산화막(25)을 형성할 때의 성장비는 도 6에 도시한 바와 같이 질화막(24)이 형성된 부분(10Å정도의 두께로 형성된 부분)에 비해 질화막(24)이 형성되지 않은 부분이 산화막의 성장속도가 더 빠르다는 것을 알 수 있다.
즉, 각 온도(1050,1100,1150℃)에서 질화막이 없이 N2O 가스 처리를 했을 경우가 질화막이 10Å 형성된 상태에서 N2O 가스 처리만 했을경우보다 동일시간에 산화막의 성장 두께가 더 두꺼움을 알 수 있다.
그리고 상기에서 설명한 바와 같이 N2O 기체 대신에 산소기체(O2)나 H2O를 사용하여 산화할 경우는 질화막(24)이 있는 부분은 산화막이 거의 형성되지 않으므로 적절한 두께의 산화막을 얻을 수 없음을 알 수 있다.
상기와 같은 본 발명 반도체 소자의 산화막 형성방법은 다음과 같은 효과가 있다.
첫째, 두께가 다른 산화막을 습식식각물이나 세정용액의 식각 균일도와 관계없이 산화막 성장의 두께 균일도에 의해 조절하므로써 형성할 수 있다.
둘째, 두께가 다른 산화막과 반도체 기판사이의 경계부분에 적절한 양의 질소가 분포함으로 반도체기판의 실리콘원자와 산화막의 산소원자의 결합(Si-O)에 의해 발생하는 스트레스를 완화시켜서 신뢰성있는 산화막을 형성시킬 수 있다.

Claims (4)

  1. 기판에 절연막을 증착하는 공정과,
    상기 절연막의 소정영역을 식각하여 상기 기판을 노출시키는 공정과,
    상기 노출된 기판에 얇은 질화막을 형성하는 공정과,
    상기 절연막을 제거하는 공정과,
    N2O 기체를 이용한 산화공정으로 상기 기판에 두께가 다른 산화막을 형성하는 공정을 포함함을 특징으로 하는 반도체 소자의 산화막 형성방법.
  2. 제 1 항에 있어서, 상기 질화막은 노출된 기판을 열질화하여 10Å이내가 되도록 형성함을 특징으로 하는 반도체 소자의 산화막 형성방법.
  3. 제 1 항에 있어서, 상기 두께가 다른 산화막은 상기 질화막이 형성되었던 부분이 상기 노출된 기판상부보다 덜 두껍게 형성되었음을 특징으로 하는 반도체 소자의 산화막 형성방법.
  4. 제 1 항에 있어서, 상기 두께가 다른 산화막을 형성하기 위한 산화공정은 900℃∼1050℃의 온도로 진행함을 특징으로 하는 반도체 소자의 산화막 형성방법.
KR1019970050955A 1997-10-02 1997-10-02 반도체소자의산화막형성방법 KR100267770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050955A KR100267770B1 (ko) 1997-10-02 1997-10-02 반도체소자의산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050955A KR100267770B1 (ko) 1997-10-02 1997-10-02 반도체소자의산화막형성방법

Publications (2)

Publication Number Publication Date
KR19990030644A KR19990030644A (ko) 1999-05-06
KR100267770B1 true KR100267770B1 (ko) 2000-10-16

Family

ID=19522186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050955A KR100267770B1 (ko) 1997-10-02 1997-10-02 반도체소자의산화막형성방법

Country Status (1)

Country Link
KR (1) KR100267770B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11186333B2 (en) 2019-12-05 2021-11-30 Toyota Motor Engineering & Manufacturing North America, Inc. Drive shaft support devices and methods of supporting drive shafts for assembly

Also Published As

Publication number Publication date
KR19990030644A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
JPH021132A (ja) 集積回路構造体の製造方法
US6261973B1 (en) Remote plasma nitridation to allow selectively etching of oxide
EP0050973B1 (en) Masking process for semiconductor devices using a polymer film
EP0095328A2 (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
JP2002110782A (ja) 半導体装置およびその製造方法
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
KR100267770B1 (ko) 반도체소자의산화막형성방법
KR100293453B1 (ko) 듀얼 게이트 산화막의 형성방법
JPH07273326A (ja) 半導体装置とその製造方法
JPH0359577B2 (ko)
KR100282425B1 (ko) 캐패시터의제조방법
KR100253412B1 (ko) 반도체소자의 분리영역 제조방법
KR100466209B1 (ko) 반도체 소자의 제조 방법
KR20020010779A (ko) 반도체소자의 게이트산화막 형성 방법
KR970002428B1 (ko) 반도체소자 제조방법
KR100327426B1 (ko) 반도체 소자의 듀얼 게이트 산화막 형성 방법
KR100267397B1 (ko) 폴리실리콘을 이용한 게이트 전극 제조방법
JPS60178668A (ja) Ｍｉｓ電界効果型半導体装置の製造方法
KR100307540B1 (ko) 반도체소자의 제조방법
KR100317332B1 (ko) 반도체소자의 제조방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20040057076A (ko) 반도체 소자의 절연막 형성 방법
JPH0458538A (ja) 半導体装置の製造方法
JPH0296377A (ja) 半導体装置の製造方法
JPS594047A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee