JPH03191529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03191529A JPH03191529A JP33203089A JP33203089A JPH03191529A JP H03191529 A JPH03191529 A JP H03191529A JP 33203089 A JP33203089 A JP 33203089A JP 33203089 A JP33203089 A JP 33203089A JP H03191529 A JPH03191529 A JP H03191529A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- gate electrode
- silicon film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 136
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000008018 melting Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000003292 diminished effect Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000001947 vapour-phase growth Methods 0.000 description 8
- 239000012808 vapor phase Substances 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101150090280 MOS1 gene Proteins 0.000 description 1
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 229910000413 arsenic oxide Inorganic materials 0.000 description 1
- 229960002594 arsenic trioxide Drugs 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- KTTMEOWBIWLMSE-UHFFFAOYSA-N diarsenic trioxide Chemical compound O1[As](O2)O[As]3O[As]1O[As]2O3 KTTMEOWBIWLMSE-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にＬ Ｄ Ｄ
構造を有するＭＯＳトランジスタの製造方法に関する。
構造を有するＭＯＳトランジスタの製造方法に関する。
従来の最も基本的なＮチャンネルＭＯ８）ランジスタは
第４図に示すように、Ｐ型車結晶シリコン基板１の一生
面にゲート酸化膜２．ゲート電極３および高濃度Ｎ型不
純物領域（ソース、ドレイン）４が形成された構造とな
っていた。
第４図に示すように、Ｐ型車結晶シリコン基板１の一生
面にゲート酸化膜２．ゲート電極３および高濃度Ｎ型不
純物領域（ソース、ドレイン）４が形成された構造とな
っていた。
集積回路の集積度が増加するにつれて、ＭＯＳ１−ラン
ジスタの寸法が縮小されて来ているが、ゲ−１−長のｍ
細なＭＯＳ）ランジスタでは、動作特性に悪影響を及ぼ
す短チャンネル効果が顕著になり、同時にホットキャリ
ア注入による特性変動が問題になってきた。
ジスタの寸法が縮小されて来ているが、ゲ−１−長のｍ
細なＭＯＳ）ランジスタでは、動作特性に悪影響を及ぼ
す短チャンネル効果が顕著になり、同時にホットキャリ
ア注入による特性変動が問題になってきた。
ゲート長の微細なＭＯＳ）ランジスタに特有なこれらの
現象、特にホットキャリア注入による特性変動を緩和す
ることを目的として、最近では第５図に示すように、基
本的なＮチャンネルＭＯＳ１〜ランジスタにソース、ド
レインと同導電型の低濃度Ｎ型不純物領域５と、この領
域を形成するために必要な、例えば気相成長法で形成さ
れる酸化膜からなる側壁６とを有するＬＤＤ構造が広く
用いられるようになってきた。
現象、特にホットキャリア注入による特性変動を緩和す
ることを目的として、最近では第５図に示すように、基
本的なＮチャンネルＭＯＳ１〜ランジスタにソース、ド
レインと同導電型の低濃度Ｎ型不純物領域５と、この領
域を形成するために必要な、例えば気相成長法で形成さ
れる酸化膜からなる側壁６とを有するＬＤＤ構造が広く
用いられるようになってきた。
］、 Ｄ Ｉ）構造を構成する低濃度Ｎ型不純物領域５
の不純物濃度、側壁６の厚さなどの各種ノ（ラメータを
、トランジスタ特性を考慮して選択することにより、ホ
ットキャリア注入による特性変動を緩和できる微細なＭ
ＯＳ ？−ランジスタが実現されて来ている。しかし
ながら、上述の側壁６は酸化膜等の絶縁体で形成されて
いるため、トレイン側の空乏層で発生してゲート酸化１
１％２や側壁６ｃこ注入されたホットキャリアは、−度
注入されると現実的にはほとんど移動出来ないため、ト
ランジスタ特性を変動させる原因となる。
の不純物濃度、側壁６の厚さなどの各種ノ（ラメータを
、トランジスタ特性を考慮して選択することにより、ホ
ットキャリア注入による特性変動を緩和できる微細なＭ
ＯＳ ？−ランジスタが実現されて来ている。しかし
ながら、上述の側壁６は酸化膜等の絶縁体で形成されて
いるため、トレイン側の空乏層で発生してゲート酸化１
１％２や側壁６ｃこ注入されたホットキャリアは、−度
注入されると現実的にはほとんど移動出来ないため、ト
ランジスタ特性を変動させる原因となる。
ＬＤＤ横遺のこのような問題を解決する試みとして、第
６図に示すような構造のトランジスタがチャウ・ヨン・
ハン他（Ｔｉａｏ−ｙｕａｎ Ｈｕａｎｇｅｔａｌ、）
により１９８６年発行の“インターナショナル エレク
トロン デバイス ミーティングテクニカル ダイジエ
スｔ” （ＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃｔｒ
ｃｏ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｔｅｃ
ｈｎｉｃａｌ ロｉｇｅｓｔ ）７４２頁に［逆Ｔ
字型のゲーＩ・電極構造を有する新サブミクロンＬ Ｄ
Ｄ Ｉ−ランジスタ」 （＾ＮＯＶＥＬＳＵＩＩＭＩ
ＣＲＯＮ ＬＤＤ ＴＲＡＮＳＩＳＩＴＯＲＷＩＴＨＩ
ＮＶＥＲＳＥ−ＴＧＡＴＥ ５ＴＲＵＣＴＵＲＥ ）と
して提案された。この新構造をＴＴＬＤＤ構造（ＩＴは
ＩＮＶＥＲＳＥ−Ｔ）略） ト称している。
６図に示すような構造のトランジスタがチャウ・ヨン・
ハン他（Ｔｉａｏ−ｙｕａｎ Ｈｕａｎｇｅｔａｌ、）
により１９８６年発行の“インターナショナル エレク
トロン デバイス ミーティングテクニカル ダイジエ
スｔ” （ＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃｔｒ
ｃｏ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｔｅｃ
ｈｎｉｃａｌ ロｉｇｅｓｔ ）７４２頁に［逆Ｔ
字型のゲーＩ・電極構造を有する新サブミクロンＬ Ｄ
Ｄ Ｉ−ランジスタ」 （＾ＮＯＶＥＬＳＵＩＩＭＩ
ＣＲＯＮ ＬＤＤ ＴＲＡＮＳＩＳＩＴＯＲＷＩＴＨＩ
ＮＶＥＲＳＥ−ＴＧＡＴＥ ５ＴＲＵＣＴＵＲＥ ）と
して提案された。この新構造をＴＴＬＤＤ構造（ＩＴは
ＩＮＶＥＲＳＥ−Ｔ）略） ト称している。
ＩＴＬＤＤ構造では、側壁６がゲート電極３上にあるた
め、側壁６へのホットキャリアの注入は通常のＬ Ｄ
Ｄ構造に比べ極めて小さくなり、さらに、低濃度Ｎ型不
純物領域５上にはゲート電極があるため、通常のＬＤＤ
構造に比べ低濃度Ｎ型不純物領域５の存在による寄生抵
抗は小さくなり、このため電流駆動能力も向上する。
め、側壁６へのホットキャリアの注入は通常のＬ Ｄ
Ｄ構造に比べ極めて小さくなり、さらに、低濃度Ｎ型不
純物領域５上にはゲート電極があるため、通常のＬＤＤ
構造に比べ低濃度Ｎ型不純物領域５の存在による寄生抵
抗は小さくなり、このため電流駆動能力も向上する。
上述のＩＴＬＤＤ構造のＮチャンネルＭＯＳトランジス
タの製造方法を、第７図を参照して説明する。
タの製造方法を、第７図を参照して説明する。
まず、第７図（ａ＞に示すように、所定の工程を終了し
たＰ型車結晶シリコン基板１の一生面に、熱酸化による
ゲート酸化膜２を形成した後、気相成長法を用いて膜厚
が約０．５μＩｎの多結晶シリコン膜７ａを堆積し、さ
らにその上に気相成長法による気相成長酸化膜８を堆積
する。ここで、多結晶シリコン膜７ａの膜厚のばらつき
は±５％程度である。次に、ゲート電極形成予定領域に
フォトレジス１〜９のパターンを形成する。
たＰ型車結晶シリコン基板１の一生面に、熱酸化による
ゲート酸化膜２を形成した後、気相成長法を用いて膜厚
が約０．５μＩｎの多結晶シリコン膜７ａを堆積し、さ
らにその上に気相成長法による気相成長酸化膜８を堆積
する。ここで、多結晶シリコン膜７ａの膜厚のばらつき
は±５％程度である。次に、ゲート電極形成予定領域に
フォトレジス１〜９のパターンを形成する。
次に、第７図（ｂ）に示すように、フオトレジス？−９
をマスクにした異方性エッチングにより、気相成長酸化
ＩＩ５！８および多結晶シリコン＄ ７ ａをエツチン
グする。このとき、図示したように、厚さ５００人程ｎ
０多結晶シリコン膜７ａを残すように多結晶シリコンｇ
７ ａの工・・ｌチングを途中で中正し、ゲーＩ〜電
極上部３ａを形成する。
をマスクにした異方性エッチングにより、気相成長酸化
ＩＩ５！８および多結晶シリコン＄ ７ ａをエツチン
グする。このとき、図示したように、厚さ５００人程ｎ
０多結晶シリコン膜７ａを残すように多結晶シリコンｇ
７ ａの工・・ｌチングを途中で中正し、ゲーＩ〜電
極上部３ａを形成する。
次に、第７図（ｃ）に示すように、フオＩ・レジスト９
を除去した後、ゲーＩ−電極上部３ａをマスクにしてＮ
型不純物（例えば、りん）をイオン注入することにより
、低濃度Ｎ型不純物領域５をゲ−ｌ〜電極上部３ａと自
己整合的に形成する。
を除去した後、ゲーＩ−電極上部３ａをマスクにしてＮ
型不純物（例えば、りん）をイオン注入することにより
、低濃度Ｎ型不純物領域５をゲ−ｌ〜電極上部３ａと自
己整合的に形成する。
次に、第７図（ｄ）に示すように、気相成長法により再
び酸化膜の堆積を行ない、異方性エツチングを用いて酸
１ヒ膜による側壁６をゲート電極上部３ａの側面に形成
する。
び酸化膜の堆積を行ない、異方性エツチングを用いて酸
１ヒ膜による側壁６をゲート電極上部３ａの側面に形成
する。
次に、第７図（ｅ）に示すように、側壁６とゲー）〜電
極上部３ａの上面に残された気相成長酸化１模８とをマ
スクにした異方性エツチングにより、露出した多結晶シ
リコン膜７ａを除去してゲート電極下部を形成し、ゲー
ト電極上部３ａおよびゲ−ｌ−電極下部から構成された
逆Ｔ字型のゲート電極３を形成する。
極上部３ａの上面に残された気相成長酸化１模８とをマ
スクにした異方性エツチングにより、露出した多結晶シ
リコン膜７ａを除去してゲート電極下部を形成し、ゲー
ト電極上部３ａおよびゲ−ｌ−電極下部から構成された
逆Ｔ字型のゲート電極３を形成する。
Ｒ後に、第７図（ｆ＞に示すように、グーｌ−電極３．
側壁６および気相成長酸化膜８をマスクに用いたＮ型不
純物（例えば、ひ素）のイオン注入により高濃度Ｎ型不
純物領域４を形成することにより、Ｉ Ｔ Ｌ Ｄ Ｄ
構造のＮチャンネルＭＯ３）ランジスタを形成する。
側壁６および気相成長酸化膜８をマスクに用いたＮ型不
純物（例えば、ひ素）のイオン注入により高濃度Ｎ型不
純物領域４を形成することにより、Ｉ Ｔ Ｌ Ｄ Ｄ
構造のＮチャンネルＭＯ３）ランジスタを形成する。
「発明が解決しようとする課題］
上述した従来のＩ Ｔ Ｌ Ｄ Ｄ構造のＭＯ８！・ラ
ンジスタの製造方法では、多結晶シリコン膜のエツチン
グを途中で止めることにより、ゲート電極上部を形成す
ると同時にゲート電極下部の膜厚も決定される。
ンジスタの製造方法では、多結晶シリコン膜のエツチン
グを途中で止めることにより、ゲート電極上部を形成す
ると同時にゲート電極下部の膜厚も決定される。
多結晶シリコン膜のエツチングを途中で止めて所定の膜
厚の多結晶シリコン膜を残すというエツチングは制御性
に問題がある。さらに、多結晶シリコン膜の堆積時点で
の膜厚のばらつきの問題もあり、このばらつきはエツチ
ングに際してもそのまま残る。このようなことから、エ
ツチングを途中で止める工程を工業的に行なうには、多
大な困難が伴なうことになる。
厚の多結晶シリコン膜を残すというエツチングは制御性
に問題がある。さらに、多結晶シリコン膜の堆積時点で
の膜厚のばらつきの問題もあり、このばらつきはエツチ
ングに際してもそのまま残る。このようなことから、エ
ツチングを途中で止める工程を工業的に行なうには、多
大な困難が伴なうことになる。
ゲーＩ−電極下部となるべき多結晶シリコン膜を貫通し
て、低濃度不純物領域の形成のためのイオン注入が行な
われることから、ゲーＩ−電極下部となるべき多結晶シ
リコン膜の膜厚は低濃度不純物領域の不純物分布に対し
て重要なパラメータとなる７ゲ一１〜電極下部となるべ
き多結晶シリコン膜の膜厚の変動は低濃度不純物領域の
存在に起因する寄生抵抗の変動に直接的に関わることに
なる。
て、低濃度不純物領域の形成のためのイオン注入が行な
われることから、ゲーＩ−電極下部となるべき多結晶シ
リコン膜の膜厚は低濃度不純物領域の不純物分布に対し
て重要なパラメータとなる７ゲ一１〜電極下部となるべ
き多結晶シリコン膜の膜厚の変動は低濃度不純物領域の
存在に起因する寄生抵抗の変動に直接的に関わることに
なる。
例えば、０５μｍの膜厚の多結晶シリコン膜を加工して
膜厚５００人のゲート電極Ｆ部を形成する場合、エツチ
ングの制御性のみによるばらつきは±１００人であり、
多結晶シリコン膜の堆積時点での膜厚のばらつきに依る
ばらつきは±２５０人となることから、結局、ゲーＩ・
電極下部の膜厚は５００±３５０人となる。この時のオ
ン電流のばらつきは一２５％〜＋４０％程度となる。
膜厚５００人のゲート電極Ｆ部を形成する場合、エツチ
ングの制御性のみによるばらつきは±１００人であり、
多結晶シリコン膜の堆積時点での膜厚のばらつきに依る
ばらつきは±２５０人となることから、結局、ゲーＩ・
電極下部の膜厚は５００±３５０人となる。この時のオ
ン電流のばらつきは一２５％〜＋４０％程度となる。
本発明の半導体装置の製造方法は、ＩＴＬＤＤ構造の製
造に際して、ゲート酸化膜上に、まず、グー１−電極下
部の膜厚と同一の膜厚の第１の導電性膜を堆積し、続い
てゲート電極上部の膜厚に相当する膜厚の酸化膜を堆積
し、この酸化膜のゲート電極上部形成予定領域に開口部
を形成し、この開口部に第２の導電性膜を埋設充填し、
酸化膜を除去した後に絶縁体薄膜からなる側壁を形成し
、第２の導電性膜および側壁をマスクに露出した第１の
導電性膜をエツチング除去することにより、逆Ｔ字型の
ゲート電極を形成する工程を有している。
造に際して、ゲート酸化膜上に、まず、グー１−電極下
部の膜厚と同一の膜厚の第１の導電性膜を堆積し、続い
てゲート電極上部の膜厚に相当する膜厚の酸化膜を堆積
し、この酸化膜のゲート電極上部形成予定領域に開口部
を形成し、この開口部に第２の導電性膜を埋設充填し、
酸化膜を除去した後に絶縁体薄膜からなる側壁を形成し
、第２の導電性膜および側壁をマスクに露出した第１の
導電性膜をエツチング除去することにより、逆Ｔ字型の
ゲート電極を形成する工程を有している。
［、実施例〕
次に本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例の製造方法を説明する
ための工程順の縦断面図である。
ための工程順の縦断面図である。
まず、第１図（ａ）に示すように、不純物としてボロン
を１ ｘ １０１６ｃｍ””程度含有するＰ型車結晶シ
リコン基板１の一生面に、熱酸化により厚さ２００人程
程度ゲート酸化膜２を形成する。続いて、ゲート酸化膜
２上に気相成長法による厚さ５Ｃ）０程度度の第１の多
結晶シリコン膜７を堆積し、さらにその上に厚さ０．５
μｍ程度の気相成長酸化ＷＡ８を堆積する。
を１ ｘ １０１６ｃｍ””程度含有するＰ型車結晶シ
リコン基板１の一生面に、熱酸化により厚さ２００人程
程度ゲート酸化膜２を形成する。続いて、ゲート酸化膜
２上に気相成長法による厚さ５Ｃ）０程度度の第１の多
結晶シリコン膜７を堆積し、さらにその上に厚さ０．５
μｍ程度の気相成長酸化ＷＡ８を堆積する。
次に、第１図（１））に示すように、気相成長酸１ヒ膜
８の上にフ才Ｉ・レジスト９を塗布し、逆Ｔ字型ゲート
電極におけるゲート電極上部の形成予定領域のフォトレ
ジスト９のみが除去されるように露光、現像を行ない、
幅０．６μｍの開口部１０を形成する。その後、フォト
レジスト９をマスクとした反応性イオンエツチングによ
り、開口部１０に露出しな気相成長酸化膜８を完全に除
去する。
８の上にフ才Ｉ・レジスト９を塗布し、逆Ｔ字型ゲート
電極におけるゲート電極上部の形成予定領域のフォトレ
ジスト９のみが除去されるように露光、現像を行ない、
幅０．６μｍの開口部１０を形成する。その後、フォト
レジスト９をマスクとした反応性イオンエツチングによ
り、開口部１０に露出しな気相成長酸化膜８を完全に除
去する。
次に、第１図（ｃ）に示すように、フォトレジス１〜９
を除去した後、気相成長法により全面に厚さ０．６μｍ
程度の第２の多結晶シリコン膜１１を堆積し、第２の多
結晶シリコン膜１１により開口部１０を完全に充填する
。
を除去した後、気相成長法により全面に厚さ０．６μｍ
程度の第２の多結晶シリコン膜１１を堆積し、第２の多
結晶シリコン膜１１により開口部１０を完全に充填する
。
次に、第１図（ｄ）に示すように、熱拡散により第２の
多結晶シリコン［１１にりんをドープした後、反応性イ
オンエツチングにより気相成長酸化膜８の上面が完全に
露出するまで第２の多結晶シリコン膜１１をエッチバッ
クする。このエツチングにより、開口部１０のみに第２
の多結晶シリコンｌ１ｉｌｌが充填埋設されることにな
り、この第２の多結晶シリコンＩＩ！１１により逆Ｔ字
型ゲート電極におけるゲート電極上部３ａが形成される
ことになる。
多結晶シリコン［１１にりんをドープした後、反応性イ
オンエツチングにより気相成長酸化膜８の上面が完全に
露出するまで第２の多結晶シリコン膜１１をエッチバッ
クする。このエツチングにより、開口部１０のみに第２
の多結晶シリコンｌ１ｉｌｌが充填埋設されることにな
り、この第２の多結晶シリコンＩＩ！１１により逆Ｔ字
型ゲート電極におけるゲート電極上部３ａが形成される
ことになる。
次に、第１図（ｅ）に示すように、稀釈した弗酸水溶液
により気相成長酸化膜８を完全に除去した後、例えば、
注入エネルギー８０ｋｅＶ、 ドース量５ＸＩＯ”ｃｍ
−２の条件でりんのイオン注入を行ない、低濃度Ｎ型不
純物領域５を形成する。
により気相成長酸化膜８を完全に除去した後、例えば、
注入エネルギー８０ｋｅＶ、 ドース量５ＸＩＯ”ｃｍ
−２の条件でりんのイオン注入を行ない、低濃度Ｎ型不
純物領域５を形成する。
次に、第１図（ｆ）に示すように、気相成長法により全
面に厚さ０．３μｍ程度の酸化膜を堆積した後、反応性
イオンエツチングを用いてこの酸化膜の不要部分を除去
することにより、側壁６を形成する。続いて、例えば、
注入エネルギー１００ｋｅＶ、ドース量５Ｘ１０”ｃｍ
−２の条件で砒素のイオン注入を行ない、高濃度Ｎ型不
純物領域４を形成した後、例えば、９００℃、１０分程
度の熱処理を行なう６ 最後に、第１図（ｇ）に示すように、側壁６゜ゲート電
極上部３ａをマスクにして反応性イオンエツチングによ
り第１の多結晶シリコン膜７の露出部分を除去する。こ
のエツチングに際し、ゲート電極上部３ａの表面も６５
０人程程度ツチング除去される。このエツチングにより
、第１の多結晶シリコン膜７による逆Ｔ字型ゲート電極
のゲート電極下部が形成され、これとゲート電極上部３
ａとによりゲート電［ｉ３が完成する。
面に厚さ０．３μｍ程度の酸化膜を堆積した後、反応性
イオンエツチングを用いてこの酸化膜の不要部分を除去
することにより、側壁６を形成する。続いて、例えば、
注入エネルギー１００ｋｅＶ、ドース量５Ｘ１０”ｃｍ
−２の条件で砒素のイオン注入を行ない、高濃度Ｎ型不
純物領域４を形成した後、例えば、９００℃、１０分程
度の熱処理を行なう６ 最後に、第１図（ｇ）に示すように、側壁６゜ゲート電
極上部３ａをマスクにして反応性イオンエツチングによ
り第１の多結晶シリコン膜７の露出部分を除去する。こ
のエツチングに際し、ゲート電極上部３ａの表面も６５
０人程程度ツチング除去される。このエツチングにより
、第１の多結晶シリコン膜７による逆Ｔ字型ゲート電極
のゲート電極下部が形成され、これとゲート電極上部３
ａとによりゲート電［ｉ３が完成する。
なお、第１の多結晶シリコン膜の代りに、スパッタ蒸着
法等による高融点金属膜あるいは金属シリサイド膜を用
いても良く、また、第２の多結晶シリコン膜の代りにも
高融点金属膜あるいは金属シリサイド膜を用いても良い
。高融点金属膜あるいは金属シリサイド膜はイオン注入
における阻止能が大きなため、第１の多結晶シリコン膜
の代りに用いる場合には、５０〜１５０人程度の膜程度
することが望ましい。
法等による高融点金属膜あるいは金属シリサイド膜を用
いても良く、また、第２の多結晶シリコン膜の代りにも
高融点金属膜あるいは金属シリサイド膜を用いても良い
。高融点金属膜あるいは金属シリサイド膜はイオン注入
における阻止能が大きなため、第１の多結晶シリコン膜
の代りに用いる場合には、５０〜１５０人程度の膜程度
することが望ましい。
これらの膜により、逆Ｔ字型ゲート電極のゲート電極下
部、ゲーＩ・電極上部の少なくとも一方を形成した場き
、ゲート電極の電気抵抗はゲート電極が多結晶シリコン
膜のみで構成されている場合より低くなり、ゲート電極
を配線として用いる場合、高速化という面では有効であ
る。
部、ゲーＩ・電極上部の少なくとも一方を形成した場き
、ゲート電極の電気抵抗はゲート電極が多結晶シリコン
膜のみで構成されている場合より低くなり、ゲート電極
を配線として用いる場合、高速化という面では有効であ
る。
第２図は、本発明の第２の実施例の製造方法を説明する
ための工程順の縦断面図である。
ための工程順の縦断面図である。
まず、第２図（ａ）に示すように、不純物としてボロン
をＩＸＩＯ１６ｃｍ−’程度含有するＰ型車結晶シリコ
ン基板１の一生面に、熱酸化により厚さ２００人程程度
グー１−酸化膜２を形成する。続いて、ゲーＩ−酸化Ｈ
２上に気相成長法による厚さ５００人程程度第１の多結
晶シリコン膜７を堆積し、さらにその上に厚さ０．５
ｔｔ ｍ程度の気相成長酸化膜８を堆積する。
をＩＸＩＯ１６ｃｍ−’程度含有するＰ型車結晶シリコ
ン基板１の一生面に、熱酸化により厚さ２００人程程度
グー１−酸化膜２を形成する。続いて、ゲーＩ−酸化Ｈ
２上に気相成長法による厚さ５００人程程度第１の多結
晶シリコン膜７を堆積し、さらにその上に厚さ０．５
ｔｔ ｍ程度の気相成長酸化膜８を堆積する。
次に、第２図（ｂ）に示すように、気相成長酸１ヒ膜８
の上にフォＩ・レジスト９を塗布し、逆Ｔ字型ゲート電
極におけるゲート電極上部の形成予定領域のフォトレジ
ストリのみが除去されるように露光、現像を行ない、幅
０．６μｍの開口部１０を形成する。その後、フォトレ
ジスト９をマスクとした反応性イオンエ・ソチングによ
り、開口部１０に露出した気相成長酸化膜８を完全に除
去する。
の上にフォＩ・レジスト９を塗布し、逆Ｔ字型ゲート電
極におけるゲート電極上部の形成予定領域のフォトレジ
ストリのみが除去されるように露光、現像を行ない、幅
０．６μｍの開口部１０を形成する。その後、フォトレ
ジスト９をマスクとした反応性イオンエ・ソチングによ
り、開口部１０に露出した気相成長酸化膜８を完全に除
去する。
次に、第２図（Ｃ）に示すように、フォトレジスト
の多結晶シリコン膜の選択成長を行なう。この選択酸Ａ
は、Ｓ ｉ Ｈ２Ｃｅ２ ＋Ｈ２＋ＨＣｅの反応を、約
１０トール、７５０℃の条件下で行なう６次に、熱拡散
により第２の多結晶シリコン膜にりんをドープする。こ
の選択成長によるＮ型の多結晶シリコン膜により、逆Ｔ
字型ゲート電極のゲーＩ・電極上部３ａが形成される。
は、Ｓ ｉ Ｈ２Ｃｅ２ ＋Ｈ２＋ＨＣｅの反応を、約
１０トール、７５０℃の条件下で行なう６次に、熱拡散
により第２の多結晶シリコン膜にりんをドープする。こ
の選択成長によるＮ型の多結晶シリコン膜により、逆Ｔ
字型ゲート電極のゲーＩ・電極上部３ａが形成される。
次に、第２図（ｄ ）に示すように、稀釈した弗酸水溶
液により気相成長酸化膜８を完全に除去した後、例えば
、注入エネルギー８０ｋｅＶ、ドースＭｔ５Ｘ １０”
ｃｍ−２の条件でりんのイオン注入を行ない、低濃度Ｎ
型不純物領域５を形成する。
液により気相成長酸化膜８を完全に除去した後、例えば
、注入エネルギー８０ｋｅＶ、ドースＭｔ５Ｘ １０”
ｃｍ−２の条件でりんのイオン注入を行ない、低濃度Ｎ
型不純物領域５を形成する。
次に、第２図（ｅ）に示すように、全面に厚さ０．３１
ｔ ｍ程度の気相成長酸化膜８ａを堆積する。
ｔ ｍ程度の気相成長酸化膜８ａを堆積する。
次に、第２図（ｆ）に示すように、反応性イオンエツチ
ングを用いて気相成長酸化膜８ａの不要部分を除去する
ことにより、側壁６を形成する。
ングを用いて気相成長酸化膜８ａの不要部分を除去する
ことにより、側壁６を形成する。
続いて、例えば、注入エネルギー１００ｋｅＶ。
ドース量５Ｘ１０”ｃｍ−２の条件で砒素のイオン注入
を行ない、高濃度Ｎ型不純物領域４を形成した後、例え
ば、９００℃、１０分程度の熱処理を行なう。
を行ない、高濃度Ｎ型不純物領域４を形成した後、例え
ば、９００℃、１０分程度の熱処理を行なう。
最後に、第２図（ｇ＞に示すように、側壁６゜ゲート電
極−Ｅ部３ａをマスクにして反応性イオンエツチングに
より第１の多結晶シリコン膜７の露出部分を除去する。
極−Ｅ部３ａをマスクにして反応性イオンエツチングに
より第１の多結晶シリコン膜７の露出部分を除去する。
このエツチングに際し、ゲート電極上部３ａの表面も６
５０人程程度ツチング除去される。このエツチングによ
り、第１の多結晶シリコン膜７による逆Ｔ字型ゲート電
極のゲート電極下部が形成され、これとゲート電極上部
３ａとによりゲート電極３が完成する。
５０人程程度ツチング除去される。このエツチングによ
り、第１の多結晶シリコン膜７による逆Ｔ字型ゲート電
極のゲート電極下部が形成され、これとゲート電極上部
３ａとによりゲート電極３が完成する。
なお、第１の多結晶シリコン膜の代りに、スパッタ蒸着
法等による高融点金属膜あるいは金属シリサイド膜を用
いても良く、また、選択成長による第２の多結晶シリコ
ン膜の代りに、選択成長によるＷ、Ｍｏ等の高融点金属
膜を用いても良い。高融点金属膜あるいは金属シリサイ
ド膜はイオン注入における阻止能が大きなため、第１の
多結晶シリコン膜の代りに用いる場合には、５０〜１５
０人程度の膜程度することが望ましい。
法等による高融点金属膜あるいは金属シリサイド膜を用
いても良く、また、選択成長による第２の多結晶シリコ
ン膜の代りに、選択成長によるＷ、Ｍｏ等の高融点金属
膜を用いても良い。高融点金属膜あるいは金属シリサイ
ド膜はイオン注入における阻止能が大きなため、第１の
多結晶シリコン膜の代りに用いる場合には、５０〜１５
０人程度の膜程度することが望ましい。
Ｗの選択成長は、約２００℃、数トール以下の条件下で
、ＷＦ６＋５ｉｌ４の反応により得られる。
、ＷＦ６＋５ｉｌ４の反応により得られる。
これらの膜により、逆Ｔ字型ゲート電極のゲート電極下
部、ゲーＩ・電極上部の少なくとも一方を形成した場合
、ター１−電極の電気抵抗はゲート電極が多結晶シリコ
ン膜のみで構成されている場合より低くなり、ゲート電
極を配線として用いる場合、高速化という面で効果があ
る。
部、ゲーＩ・電極上部の少なくとも一方を形成した場合
、ター１−電極の電気抵抗はゲート電極が多結晶シリコ
ン膜のみで構成されている場合より低くなり、ゲート電
極を配線として用いる場合、高速化という面で効果があ
る。
第３図は本発明の第３の実施例の製造方法を説明するた
めの工程順の縦断面図である。
めの工程順の縦断面図である。
本発明の第１の実施例における第１図（ａ）〜（ｆ）に
図示した工程を経た後、第１図（ｇ）に示す第１の多結
晶シリコン膜の不要部分を除去する際に、第３図（ａ）
に示すように、不要部分の第１の多結晶シリコン膜が完
全に除去された後も側壁６をマスクにしてさらにエツチ
ングを続け、グーｌ−電極３露出面であるところの上部
表面および下部側面を５０人程度余分にエツチングする
。
図示した工程を経た後、第１図（ｇ）に示す第１の多結
晶シリコン膜の不要部分を除去する際に、第３図（ａ）
に示すように、不要部分の第１の多結晶シリコン膜が完
全に除去された後も側壁６をマスクにしてさらにエツチ
ングを続け、グーｌ−電極３露出面であるところの上部
表面および下部側面を５０人程度余分にエツチングする
。
続いて、ター１〜電極３の露出部分を熱酸化して１００
人程程度多結晶シリコン酸化１１ｉ１２を形成する。
人程程度多結晶シリコン酸化１１ｉ１２を形成する。
次に、第３図（ｂ）に示すように、反応性イオンエツチ
ングによりデー１〜電極３上部の多結晶シリコン酸化膜
１２のみを除去した後、約２００℃、数１−−ル以下の
条件下でのＷＦ６＋５ｉｌ−１４の反応によりゲート電
極３上部にＷの選択成長を行ない、タングステンゲート
電極１３を形成する。ゲート電極３とタングステンゲー
ト電極１３とは、電気的に導通している。
ングによりデー１〜電極３上部の多結晶シリコン酸化膜
１２のみを除去した後、約２００℃、数１−−ル以下の
条件下でのＷＦ６＋５ｉｌ−１４の反応によりゲート電
極３上部にＷの選択成長を行ない、タングステンゲート
電極１３を形成する。ゲート電極３とタングステンゲー
ト電極１３とは、電気的に導通している。
し発明の効果〕
以上説明したように本発明は、ＩＴＬＤＤ構造のＭＯＳ
トランジスタを製造する際に、逆Ｔ字型ゲート電極の下
部と同一膜厚の導電性薄膜をあらかじめ形成しておくこ
とにより、低濃度不純物領域の形成のためのイオン注入
を行なう際に貫通する導電性薄膜の膜厚は、本発明の第
１および第２の実施例の場合、５００±２５人となり、
従来の５００±３５０人に比較して膜厚のばらつきは大
幅に低減される。このため、低濃度不純物領域の不純物
分布の精度は向上し、オン電流のばらつきが従来−２５
％〜＋４０％程度であったのに対し、本発明の第１およ
び第２の実施例の場合には±５％以下となり、オン・電
流の値の正確な設定には効果がある、
トランジスタを製造する際に、逆Ｔ字型ゲート電極の下
部と同一膜厚の導電性薄膜をあらかじめ形成しておくこ
とにより、低濃度不純物領域の形成のためのイオン注入
を行なう際に貫通する導電性薄膜の膜厚は、本発明の第
１および第２の実施例の場合、５００±２５人となり、
従来の５００±３５０人に比較して膜厚のばらつきは大
幅に低減される。このため、低濃度不純物領域の不純物
分布の精度は向上し、オン電流のばらつきが従来−２５
％〜＋４０％程度であったのに対し、本発明の第１およ
び第２の実施例の場合には±５％以下となり、オン・電
流の値の正確な設定には効果がある、
第１図（ａ）〜（ｇ）は本発明の第１の実施例の工程順
縦断面図、第２図（ａ）〜（ｇ＞は本発明の第２の実施
例の工程順縦断面図、第３図（ａ）、 （Ｔ））は本
発明の第３の実施例の工程順縦断面図、第４図は従来の
最も基本的なＮチャンネルＭＯ３）ランジスタの縦断面
図、第５図は従来のＬ Ｄ Ｄ横道を有するＮチャンネ
ルＭＯ８＋〜ランジスタの縦断面図、第６図は従来のＩ
ＴＬＤＤ構造を有するＮチャンネルＭＯ３Ｆ−ランジス
タの縦断面図、第７図（ａ）〜（ｆ）は従来のＩＴＬＤ
Ｄ構造を有するＮチャンネルＭ ＯＳ ＋−ランジスタ
の工程順縦断面図である。 １・・・Ｐ型巣結晶シリコン基板、２・・・ゲーＩ−酸
化膜、３・・・ゲーＩ−電極、３ａ・・・ゲート電極上
部、４・・・高濃度Ｎ型不純物領域、５・・・低濃度Ｎ
型不純物領域、６・・・側壁、７・・・第１の多結晶シ
リコン膜、７ａ・・・多結晶シリコン膜、８，８ａ・・
・気相成長酸化膜、９・・・フォトレジスト、１０・・
・開口部、１１・・・第２の多結晶シリコン膜、Ｉ２・
・・多結晶シリコン酸化膜、１３・・・タングステンゲ
ーＩ−電極。
縦断面図、第２図（ａ）〜（ｇ＞は本発明の第２の実施
例の工程順縦断面図、第３図（ａ）、 （Ｔ））は本
発明の第３の実施例の工程順縦断面図、第４図は従来の
最も基本的なＮチャンネルＭＯ３）ランジスタの縦断面
図、第５図は従来のＬ Ｄ Ｄ横道を有するＮチャンネ
ルＭＯ８＋〜ランジスタの縦断面図、第６図は従来のＩ
ＴＬＤＤ構造を有するＮチャンネルＭＯ３Ｆ−ランジス
タの縦断面図、第７図（ａ）〜（ｆ）は従来のＩＴＬＤ
Ｄ構造を有するＮチャンネルＭ ＯＳ ＋−ランジスタ
の工程順縦断面図である。 １・・・Ｐ型巣結晶シリコン基板、２・・・ゲーＩ−酸
化膜、３・・・ゲーＩ−電極、３ａ・・・ゲート電極上
部、４・・・高濃度Ｎ型不純物領域、５・・・低濃度Ｎ
型不純物領域、６・・・側壁、７・・・第１の多結晶シ
リコン膜、７ａ・・・多結晶シリコン膜、８，８ａ・・
・気相成長酸化膜、９・・・フォトレジスト、１０・・
・開口部、１１・・・第２の多結晶シリコン膜、Ｉ２・
・・多結晶シリコン酸化膜、１３・・・タングステンゲ
ーＩ−電極。
Claims (6)
- （１）半導体基板の一主面にゲート酸化膜を形成する工
程と、前記ゲート酸化膜上に第１の多結晶シリコン膜を
形成する工程と、前記第１の多結晶シリコン膜上に酸化
膜を形成する工程と、ゲート電極形成予定領域の前記酸
化膜を除去して開口部を形成する工程と、第２の多結晶
シリコン膜を堆積してから前記酸化膜の上面が露出する
まで前記第２の多結晶シリコン膜をエッチング除去する
工程と、前記酸化膜を除去する工程と、前記開口部に残
留した前記第２の多結晶シリコン膜の側面に絶縁体薄膜
からなる側壁を形成する工程と、前記第２の多結晶シリ
コン膜および前記側壁をマスクにして前記第１の多結晶
シリコン膜の露出部分を除去する工程とを有することを
特徴とする半導体装置の製造方法。 - （２）第２の多結晶シリコン膜を堆積してから前記酸化
膜の上面が露出するまで前記第２の多結晶シリコン膜を
エッチング除去する工程に代えて、前記開口部に第２の
多結晶シリコン膜を選択成長する工程を有することを特
徴とする請求項（１）記載の半導体装置の製造方法。 - （３）第２の多結晶シリコン膜に代えて、高融点金属膜
であることを特徴とする請求項（１）または（２）記載
の半導体装置の製造方法。 - （４）第２の多結晶シリコン膜に代えて、金属シリサイ
ドであることを特徴とする請求項（１）記載の半導体装
置の製造方法。 - （５）第１の多結晶シリコン膜に代えて、高融点金属膜
であることを特徴とする請求項（１）、（２）、（３）
または（４）記載の半導体装置の製造方法。 - （６）第１の多結晶シリコン膜に代えて、金属シリサイ
ドであることを特徴とする請求項（１）、（２）、（３
）または（４）記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33203089A JPH03191529A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33203089A JPH03191529A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03191529A true JPH03191529A (ja) | 1991-08-21 |
Family
ID=18250355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33203089A Pending JPH03191529A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03191529A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268434A (ja) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | 電界効果型トランジスタ及びその製造方法 |
| JPH0555248A (ja) * | 1991-08-26 | 1993-03-05 | Sharp Corp | 半導体装置の製造方法 |
| JP2006253397A (ja) * | 2005-03-10 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100973260B1 (ko) * | 2003-04-30 | 2010-07-30 | 매그나칩 반도체 유한회사 | 반도체소자의 트랜지스터 형성방법 |
-
1989
- 1989-12-20 JP JP33203089A patent/JPH03191529A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268434A (ja) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | 電界効果型トランジスタ及びその製造方法 |
| JPH0555248A (ja) * | 1991-08-26 | 1993-03-05 | Sharp Corp | 半導体装置の製造方法 |
| KR100973260B1 (ko) * | 2003-04-30 | 2010-07-30 | 매그나칩 반도체 유한회사 | 반도체소자의 트랜지스터 형성방법 |
| JP2006253397A (ja) * | 2005-03-10 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488351A (en) | Method for manufacturing semiconductor device | |
| US5073512A (en) | Method of manufacturing insulated gate field effect transistor having a high impurity density region beneath the channel region | |
| KR100218299B1 (ko) | 트랜지스터 제조방법 | |
| JPH03191529A (ja) | 半導体装置の製造方法 | |
| JPS62104051A (ja) | 集積回路のアイソレ−シヨン構造およびその形成方法 | |
| JPH0147016B2 (ja) | ||
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH0471236A (ja) | 半導体装置の製造方法 | |
| JP3146636B2 (ja) | 低濃度不純物導入領域を備える薄膜トランジスタの製造方法 | |
| JPS63302562A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH08316477A (ja) | 半導体素子の製造方法 | |
| JPH04165629A (ja) | Ｍｏｓ型半導体装置 | |
| JPS61156883A (ja) | 半導体装置の製造方法 | |
| JPH0428246A (ja) | 半導体装置およびその製造方法 | |
| JP2828264B2 (ja) | 半導体装置の製造方法 | |
| KR0182871B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| JPS5856435A (ja) | 半導体装置の製造方法 | |
| JPH0644604B2 (ja) | 相補型半導体装置の製造方法 | |
| JPH0354823A (ja) | 半導体装置の製法 | |
| JPH03288444A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04142749A (ja) | 半導体装置の製造方法 |