JPH0249468A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法、特に高集積化を必要と
するＶＬＳＩの製造方法に関するものである。

（従来の技術） 大規模集積回路（ＬＳＩ）の高集積化、高密度化が進む
につれて、ＬＳＩに用いられる素子は微細化の一途をた
どっている。特にＭＯＳＦｆ！Ｔ装置は多数の用途に用
いられている。

従来、この種の半導体装置の製造方法では、第２図（ａ
）に示すように、シリコン基板１の上部にＬＯＣＯＳ法
によりフィールド酸化膜２を形成し、このフィールド酸
化膜２によって囲まれた素子領域を画成した後、シリコ
ン基板表面に熱酸化処理を施して酸化膜５を形成し、そ
の上にポリシリコンを設けてこれを選択的にエツチング
することによりゲート電極４を形成する。その後ゲート
電極４の側壁をリーク、ダメージ等から保護するために
ポリシリコンの露出表面を含む全表面に熱酸化処理を施
して、第２図（ｂ）に示すように、酸化膜１１を形成し
、その後これをマスクとして用いて不純物、例えば砒素
（Ａｓ）のイオン注入を行い、第゛２図（Ｃ）に示すよ
うに、Ｎ−型不純物領域３Ｉ、３□を形成し、その後Ｓ
ｉｎ、膜を全面に設けこれに選択エツチング処理を施し
てゲート電極４の両側に側壁サイドスペーサ１２．、１
２□を形成し、最後にこの側壁サイドスペーサ１２．、
１２□及びフィールド酸化膜２をマスクとして用いて不
純物のイオン注入により、第２図（ｄ）に示すように、
高濃度不純物領域３１゜３□及び低濃度不純物領域１０
．．１０□を形成する。

（発明が解決しようとする課題） かかる従来の半導体装置の製造方法によれば、低濃度不
純物領域１０．、１０．を形成するための不純物のイオ
ン注入は、ゲート電極４自体の端部よりも更に酸化膜１
１の膜厚骨だけゲート電極から離れた位置から行われる
ため、拡散処理を充分に行わない限りゲート電極４と低
濃度不純物領域１０．。

１０□とのオーバラップ量が不充分となり、第３図に示
すように、例えば、距離Ｈ程度の不足が生じるようにな
り、その結果、作動時に不足距離分が抵抗として作用し
、高速化が阻害されるようになる。

又、拡散を充分長く行うと、拡散層１０．、１０１の深
さも相当程度深くなり、微細構造の半導体装置において
は短チヤネル効果等の問題が生じてくる欠点がある。

（課題を解決するための手段） 本発明の目的は上述した欠点を除去し、ゲート電極と低
濃度不純物領域とのオーバラップ量を充分にして高速化
を図ると共に表面が平坦で段差による配線の切断をも良
好に防止し得るようにした上述した種類の半導体装置の
製造方法を提供せんとするにある。

本発明は、Ｓｉ３Ｎ、膜を用いて酸化処理を行う場合に
生じる、いわゆるバーズビークを積極的に用いることに
より、ＬＤＤ構造のＭＯＳＦＥＴを有利に構成し得ると
言う事実を基としてなしたものである。

本発明によれば半導体基板１上に素子領域を形成した後
ゲート電極領域を残した他の部分にＳｉ３Ｎａ膜９を形
成し、これをマスクとして用いて熱酸化処理を施し、ゲ
ート電極領域にバーズビークを有する葉巻型の酸化膜８
を形成し、その後これをマスクとして用いて不純物のイ
オン注入を行ってソース及びドレイン領域３１．３□を
形成した後、ゲート電極領域上の酸化膜８を除去し、更
に、この素子領域に熱酸化処理を施してゲート酸化膜５
を形成し、次いで、全面にポリシリコン４を設け、かつ
、平坦化処理を施して所定の領域だけにポリシリコンを
残存させてゲート電極（４）を形成し、その後拡散処理
を施し、所望に応じ高濃度不純物領域を形成し、最後に
配線を施すようにする。

（作　用） 本発明においては、酸化膜のバーズビーク部分を積極的
に用い、しかもこのバーズビーク部分にも薄い濃度の不
純物がイオン注入されるため、この濃度を調整すること
によって、ＬＤＤ構造のＭＯＳＦＥＴの製造工程数を省
略することができ、その上、ゲート電極と低濃度不純物
領域とのオーバーラツプを確実に行うことができる。

（実施例） 以下、第１図につき本発明半導体装置の製造方法を説明
する。第１図（ａ）に示すように本発明ではＰ型シリコ
ン基板１の所望の表面領域に熱処理を施して、フィール
ド酸化膜２を形成し素子領域を画成し得るようにする。

次いで、全面にＳｉ３Ｎａ膜９を１０００〜５０００人
の厚さに亘って設けた後、選択エツチング処理を施して
マスクを形成し、ゲート領域となる箇所を露出する。次
に、このマスクを用いて選択酸化処理を施し、第１図（
ｂ）に示すように、両端にバーズビークを有する５ｉｎ
２膜８を形成した後、基板表面のＳｉ３Ｎ４膜９を全面
エツチングのような材料除去処理により除去し、その後
不純物、例えばＡｓをイオン注入して、第１図（Ｃ）に
示すように、ソース領域及びドレイン領域となるべきＮ
−型不純物領域３Ｉ、３□を形成する。この際、５１０
□Ｍ８の両端のバーズビーク部分は先端に行くほど厚さ
が薄いため、Ｎ型不純物領域はその側方拡散部分の先端
部に行（に従って不純物濃度が低くなり、従ってＬＤＤ
構造を構成するに極めて好適である。次いで、加熱処理
を施してアニーリング及び拡散を行ってゲート酸化膜５
を設け、その上にポリシリコン膜４を全面に亘って設け
た後、エッチバック処理を施して、第１図（ｅ）に示す
ように、素子領域の表面をほぼ平坦にしてゲート電極と
なるべきポリシリコン部分４のみを残存させるようにす
る。次いで、第１図（ｆ）に示すように、全面に眉間絶
縁膜６を設け、これにパターニング処理を施してソース
領域及びドレイン領域を露出した後、全面を、例えば、
アルミニウムにより金属化し、これにもパターニング処
理を施してソース及びドレイン電極７を設けることによ
って、ＬＤＤ構造のＭＯＳＦＥＴを完成する。

所望に応じ、第１′図げ）に示す眉間絶縁膜６並びにソ
ース及びドレイン電極７を設ける前にＳｉＯ□膜又はＳ
ｉ３Ｎ４膜を設けて、これにバターニング処理を施して
ソース及びドレイン領域にＮ型不純物をイオン注入して
更に高濃度の不純物領域を形成してＬＤＤ構造のＭＯＳ
ＦＥＴを得ることもできる。

（発明の効果） 上述した本発明半導体装置の製造方法によれば、素子領
域上に形成した酸化膜のバーズビーク部分にも薄い濃度
で不純物がイオン注入されるため、この濃度を適宜調整
することにより１回の不純物注入によって、ＬＤＤ構造
のＭＯＳＦＥＴを形成することができる。又、不純物の
イオン注入後、注入領域に確実にオーバーラツプするよ
うにゲート電極が形成されるため、ポリシリコンの後酸
化等の影響によってオフセットゲートとなることを防止
することができる。更に、ゲート電極となるポリシリコ
ンはシリコン基板内に埋め込まれるため、表面は平坦と
なり、段差による配線の切断等の問題も生じなくなる。

【図面の簡単な説明】

第１図（ａ）〜げ）は本発明半導体装置の製造方法の諸
工程を示す断面図、 第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法の
諸工程を示す断面図、 第３図は第２図（ｄ）のＯ印で囲まれた部分を拡大して
示す断面図である。 １・・・Ｐ型シリコン基板 ２・・・フィールド酸化膜 ３８，３□・・・Ｎ型不純物領域 ４・・・ポリシリコンゲート電極 ５・・・ゲート酸化膜 ６・・・層間絶縁膜 ７・・・ソース及びドレイン電極 ８・・・熱酸化膜 ９・・・Ｓｉ、Ｎ、膜 １０□１０□・・・低濃度不純物領域 ＩＩ・・・後酸化膜 １２、、１２□・・・側壁サイドスペーサ第２図 ρ Ｑ ℃

Claims (1)

【特許請求の範囲】
1. １、半導体基板上に素子領域を画成した後全面にＳｉ＿
   ３Ｎ＿４膜を設け、これにパターニング処理を施してゲ
   ート電極領域を露出し、熱酸化処理を施しゲート電極領
   域にバーズビークを有する葉巻型の酸化膜を形成し、次
   いでこれをマスクとして用いて不純物のイオン注入を行
   ってソース及びドレイン領域を形成した後、ゲート電極
   領域上の酸化膜を除去し、次に、この素子領域に熱酸化
   処理を施してゲート酸化膜を形成し、その後、全面にポ
   リシリコンを設け、更に、平坦化処理を施して所定の領
   域だけにポリシリコンを残存させてゲート電極を形成し
   、次いで、拡散処理を施し、かつ所望に応じ高濃度不純
   物領域を形成し、最後に配線を施すようにしたことを特
   徴とする半導体装置の製造方法。