JPS6175541A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPS6175541A
JPS6175541A JP60130664A JP13066485A JPS6175541A JP S6175541 A JPS6175541 A JP S6175541A JP 60130664 A JP60130664 A JP 60130664A JP 13066485 A JP13066485 A JP 13066485A JP S6175541 A JPS6175541 A JP S6175541A
Authority
JP
Japan
Prior art keywords
substrate
oxide
ion implantation
nitride
channel stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60130664A
Other languages
English (en)
Inventor
ゴードン　ピー．ポラツク
クラレンス　テング
ウイリアム　アール．ハンター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6175541A publication Critical patent/JPS6175541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路のアイソレーション （１ｓｏｌａｔｉｏｎ分−目技術に関するものである。
集積回路技術では、能動デバイスの活性領域（ｒ’Ｅ−
１〜領域１）を相Ｈに分離させることが常に必要である
。このモー１〜領域の分離は、ＭＯ８技術を用いたｉ　
Ｓ　Ｉ　Ａ３　Ｊ、びＶ　１．−　Ｓ　Ｉ集積回路では
、いわゆる１０　ＣＯＳ　（１ｏｃａｌ　０ｘｉｄａｔ
ｉｏｎ　ｏｆＳｉｌｉｃｏｎ　）払によって通常行なわ
れている。
１０　ＣＯＳ法においては、パターン化された窒化物を
用いて−［−ト領域となるべぎ区域を被覆しＩＪ後、露
出領域を高温の酸化雰囲気に接触させることにより、フ
ィールド酸化物を成長さｌる。しかしこのような技法に
あっては、フィールド酸化物が露出領域中で組方向のみ
ならず、窒化物マスクの端縁部のｎ下において横方向に
も成長覆るという問題が長年にわたって指摘さねてきた
。この窒化物の下の横方向浸食（［鳥のくちばし１−Ｂ
ｉｒｄ’ｓ　　Ｂｅａｋどして知られている）はフィー
ルド酸化物の厚さの約半分に及び、このことは相当な面
積がこのアイソレーション技術によって浪費されること
を意味する。
上述のようなアイソレーション技術のより新しいものと
しては、一般にいわゆるＳＷＡＭｌ（Ｓｉｄｅｗａｌｌ
　Ｍａｓｋｅｄ　ｌ５ｏｌａｔｉｏｎ　）　＊−たはＭ
Ｆ３Ｒ（Ｍｏｄｉｆｉｅｄ　ＦＬＩＩＩＶ　Ｆｒａｍｅ
ｄ　Ｆｕｌｌｖ　Ｒｅｃｅｓｓｅｄ）として知られるア
イソレーション技法があり、この技法（よシリコン・エ
ッチと側壁窒化物層を用いて、フィールド酸化物の横方
向浸食を抑制するものである。Ｊなわち、パターン化さ
れた第１の窒化物層にＪ、り複数個の能動デバイス領域
を形成してから、フィールド酸化物領域となるべき個所
のシリコン・］゛ツチを施し、その結果形成された凹部
の側壁トに（パッド酸化物を介して）側壁窒化物をデボ
シラ１〜させることにＪ、す、フィールド酸化物が該能
動デバイス領域に浸食するのを防＋Ｌリーるのである。
この一般的なアブ［１−ブは、標準的なＭＯ８製造プロ
レス・フローに容易に統合され、ホ１〜マスク工程を追
加する必要がなく、またモーｌ−領域の浸食をほぼＵ口
に低下させることができるという利点を備えている。
しかしこのブロゼスが集積回路の製造用に一般に採用さ
れていないのは、それが依然としていくつかの大きな欠
点を持っているからである。
先行技術の一〇う１つの問題点は、フィールド酸化の工
程中に、モー１−領域の側壁イ；１近に欠陥が誘起され
ることである。このＪ：うな欠陥は電気特性を低下させ
る。パッド酸化物は第１および第２の両室化物の下にデ
ポジットされるのが常であり、こうして窒化物とシリコ
ンとの間の熱一致に起因する過度の機械応力が回避され
るが、このパッド酸化物はあまり厚く作ることができず
、すなわらモート浸食が過度となる。すなわち、完全凹
部アイソレーションについてエッチ深さを所望通りに大
きく作った場合は、欠陥の発生を防止するに要するパッ
ド酸化物の厚さは増大されて、モート浸食がまたも問題
になる。かくて、モー１−側壁での応力により導かれる
欠陥は、これまでに知られているＪ：うないわゆるＳＷ
ＡＭ　ＩまたはＭＦ３Ｒ法では１つの大きな問題となっ
ており、このことはこれらの製造方法の採用に対して大
きな障壁となっている。
かくて本発明の１つの目的は、大きなモー１〜浸食を与
えない高歩留りのアイソレーション法を貯供することで
ある。
本発明のもう１つの目的は、実質的にモート浸食を作ら
ず、また「烏のくちばし」のおそれにＪ、る歩留りの低
下を生じない、アイソレーション技術を提供することで
ある。
本発明のもう１つの目的は、能動領域に接近したシリコ
ン基板においてかなりの数の応力誘起欠陥を生じない側
壁窒化物・シリコン酸化のアイソレーション技術を提供
することである。
本発明のしう１つの目的は、信頼性の高い側壁窒化物・
シリコン酸化のアイソレージコン技術を提供Ｊ−ること
である。
本発明のもう１つの１的は、局部的な「鳥のくらばし１
の発生ずるおそれにＪζる歩留りの低下を伴わない側壁
窒化物・シリコン酸化のアイソレーション技術を提供す
ることである。
本発明は、側壁窒化物がアイソレーション領域を提供す
べき１ツチ・シリコン領域の上にデボジツ１〜されると
ども（こ、窒化物がアイソレーション領域を提供すべき
エッチ・シリコン領域の底から除去された後に、もう一
度シリコン・エッチが行われることを教えている。第１
チヤネル・ス１ヘツプに対するイオン注入が行なわれ、
しかもこのもう一度のシリコン・エッチの前に少なくと
も一部が注入されることが望ましい。このもう一度のシ
リコン・エラ月りきわめて大きな第２チヤネル・ストッ
プに対するイオン注入が行なわれることがある。かくて
、ディープ・チャネル・ストップに対するイオン注入は
能動デバイス区域間の漏洩電流を止めるが、能動デバイ
ス領域のどこにもブＡ７ネル・ストップの不純物による
重大な拡散のおそれも生じない。同時に、短かい側壁窒
化物により、能動デバイス領域へのフィールド酸化物の
重大な横方向浸食が回避される。
先行技術のＳＷＡＭ　ＩまたはＭＦ３Ｒ１程のｂう１つ
の問題点は二重ＶＴ作用であった。すなわち、能動デバ
イスのスレッショルド特性はチャネルの端縁、すなわち
ゲート・レベルが酸化物アイソレーション領域に隣接す
る結晶シリコンの隅で交さする個所で、フィールド増強
の部分ターンオンによって低下することがある。Ｊなわ
ち、在来の静電特性により、電Ｗは導電領域の隅で増強
され、この電界増強番ま凹部側壁に隣接する寄生フィ一
ルド効果トランジスタのターンＡン電圧を局部的に低下
さけるであろう。
かくて本発明の１つの１的は、二重ＶＴ作用を回避する
アイソレーション技術を提供することである。
１０ＣＯ８に勝るＳＷＡＭ　ＩまたはＭＦ３Ｒ技術のも
う１つの利点は、これらがほぼプレーナ状をしている点
である。すなわち、フィールド酸化物を形成するように
酸化されるシリコンは凹部にあるので、酸化時間および
シリコン・エッチの深さは、モート領域の頂部でフィー
ルド酸化物がほぼ一様に成長するにうに選択することが
できる。
これは完全なブレーナ性を得るように制御することはで
きないが、１０　Ｇ　ＯＳ　Ｉ程の場合よりも全垂直行
程が少ない。このこと１；１さらに、第２金属のよう４
に集積回路の上方レベルのパターン化が垂直行程の１要
素の大幅な減少により一層容易であることを意味する。
かくて本発明の１つの目的は、歩留りの高い事実トプレ
ーナのアイソレーション技術を提供することである。
本発明のもう１つの目的は、局部的な「烏のくちばし」
に影響されにくい事実上プレーナのアイソレーション技
術を提供することである。
本発明のもう１つの目的は、応力に起因する欠陥を生じ
ない事実上プレーナのアイソレーション技術を提供する
ことである。
先行技術のｔ　ｏｃｏｓおよびＳＷＡＭ　Ｉアイソレー
ション技術を改良することが望ましいもう１つの面は耐
放射線性である。すなわち電頗照０１はかなりの数の４
ニヤリＡ７対を作ることがあり、ボールは５ｉ−８ｉＯ
２境界まで拡散してそこでトラップされる。かくて、チ
ャネル・ストップのドース量は、正常な作動電圧による
ターンオンを回避するだ【Ｊではなく、トラップされた
ホールがフィールドをさらに増大させるとぎもターンオ
ン（すなわち酸化物の下でシリコン表面の反転）を回避
するに足るほど大きくな（Ｊればならない。しかしチャ
ネル・ストップに対するイオン注入が能動デバイス領域
を事実上浸食しないこと゛ｂ必要であり、これは正常な
Ｌ　ＯＧ　ＯＳまたはＳＷΔＭｌにおいてチャネル・ス
トップに対するイオン注入に用いられるイオン１１込量
を制限Ｊる。かくて在来のＭ　ＯＳデバイスは、能動デ
バイスの特１（１を低下させずに、Ｊ、り高いチャネル
・ス１−ツブに対するイオン打込量が使用できるとした
場合に１υＪ持できるほとには耐ＩＩｌ用線性が高くな
い。
かくで本発明の１つの目的は、前ＪＭ［０４線性が改良
されるアイソレーション技術を提供することである。
本発明のもう１つの目的は、きわめて大ぎなブヤネル・
ストップに対するイオン打込量が使用できるアイソレー
ション技術を提供覆ることである。
本発明のもう１つの目的も、１、耐ｂ’ｉｏ・１線竹の
大きｆ；Ｋ　Ｍ　ＯＳ集積回路を提供することである。
本発明のもう１つの１］的は、改良された耐敢Ｑ１線性
を持つバルクＣＭＯ８集積回路を提供Ｊ−ることである
。
チー７ネル・スｌ〜ツブに対Ｊるイオンン１人が第２シ
リ−Ｉン・Ｊツチの後で行われる本発明のもう１１２　
一 つの実施例では、チＡ７ネル・ストップに対するイオン
注入にきわめて大きなイオン打込量が使用できるのＬＬ
、チャネル・ス１−ツブに対するイオン注入のために露
出される領域が能動デバイス領域から比較的遠く離れて
いるからである。
本発明のもう１つの実施例は、最初のモー１〜・パター
ン化を在来のように窒化物／酸化物のスタック上ではな
く、酸化物／窒化物／Ｍ化物のスタックドで行なう。か
くて、第２窒化物が同じようにデボジツ１へされるとき
、モート領域上のスタックは酸化物／窒化物／酸化物／
窒化物のスタックである。第２窒化物が除去されるとき
、第１窒化物の完全厚さがモー１−領域の上の定位置に
残る。
第２酸化物はフィールド酸化の前にはがれることが望ま
しく、その結果チャネル・ストップに対するイオン注入
の時点でモー１〜層の上のハードマスクの実際に残って
いる厚さが確実にわかるようになる。この追加の酸化物
層のもう１つの利点は、チャネル・ストップに用いられ
るイオン打込量およびエネルギを大きくでき、ハードマ
スクを通る重大な浸透をなくすことがでさる点である。
−１−記および他の目的／Ｔらびに利点を達成するため
に、本発明は、 甲結晶シリコン基板を準備する工程と、前記基板の所定
部分をパターン化された第１のシリコン窒化物層で被覆
する１秤と、 前記第１シリコン窒化物層にＪ、って被覆されない前記
基板の凹部を異方刊エツチングする工程と、前記凹部の
側壁を被覆ＪるＪ：うに側壁マスク層をデポジットする
工程と、 前記凹部の底を事実上きれいにするように前記側壁マス
ク層を責方竹エツチング１６■程と、前記凹部をさらに
深く覆るように前記基板を再度］ニッチングする工程と
、 前記凹部にアイソレーション酸化物を作るＪ：うにシリ
コンの露出部分を酸化させる工程と、前記第１シリコン
窒化物層を除去する工程と、前記第１シリコン窒化物層
にＪ一つて以前に被覆された前記基板の部分に所望の能
動デバイスを形成する工程と、 を含むことを１ｆｆｉ徴とする集積回路のＶ遣方法を貯
供する。
本発明を６１図について以下に詳しく説明する。
本発明の第１実施例では、側壁窒化物アイソレーション
法は、第１窒化物層と第２窒化物層とをより良く結合さ
せるアンダーカットおよびイオン打込技法を用いて改良
されている。すなわち第１図に示す通り、シリコン基板
１ｏの上にパッド酸化物１２が成長され、また窒化シリ
１２層１４がデボジツ１−される。パッド酸化物層１２
の厚さは曲型的にはこれを３５０人どし、なるべくこれ
が成長酸化物であることが望ましい。第１窒化物層１４
の厚さは１１００人であることが望ましく、ざらにこの
窒化物層１４は減圧ＣＶＩ）法によりデポジットされる
ことが望ましい。小トレジス１〜・パターン１６は、モ
ート領域１８どなるべき領域を形成し、かつフィールド
酸化物どなるべき領域２０を露出させるのに用いられる
。レジス１−１６がデボジッ１〜されかつパターン化さ
れてから、窒化物１４および酸化物１２はこのパターン
に従ってエッヂされる１、使用されることが望Ｊしい１
７１条ｆ１は、約ＩＴｏｒｒ１７）ＩＴカの下ＦにＩＩ
Ｆ、３を３０８ＣＣＭ、ヘリウムを６０　Ｓ　ＣＣＭ　
、　Ｃ２Ｆ　６を３０　Ｓ　ＣＣＭである。この３Ｊ、
うイｊエツチ条ｆ１により、■−ツブ速度を適１αに低
くして、ＡペレータにＪ、る操作を容易にすることがで
きる。
ここでシリコンのエッヂを行って、前記領域２０内に凹
部を形成覆ることかできる。
木りＹ適実施例ｅ１３１、シリコン１ま深さ約１２００
人Ｊ、で］ツチされるが、この伯は以下に詳しく述べる
ように大幅に変更Ｍることがでさる。
領域２０内の凹部は、却直な側壁を持たないＪ、うにエ
ッヂされるのがクイましい。それは、斜めの側壁を持つ
凹部はフィールド酸化工程の間、シリコン内に応力誘起
欠陥を発！１−シに＜＜ツるからである。本好適実施例
にお（Ｊるシリコン・エッチ工程では、圧力２５ミリＴ
Ｏｒｒの下で、電力５０ｏワツ１−テ、フレＡン１１を
１１０ＳＣｃＭＴｌ１０５Ｃｃゴンを２００　Ｓ　Ｇ　
ＣＭ　テ、窒素を２００　Ｓ　ＣＣＭで、ぞれぞれ使用
Ｊる。しがし当業各周知の通り、シリコン・エッチ条（
’ｌとしては他にいろいろｈ′条件を用いることができ
る。
このエッチ処理によってフィールド酸化物を形成すべき
領域２０内の基板１０が露出されるどさ、さらにエッチ
処理を行なって、酸化物Ｐ４１２にアンダーカットを形
成さ■る。本好適実施例で１よ、この処理行程はウエツ
１−・「ツヂ工程であり、りなわち濃縮したｌ−Ｉ　Ｆ
／Ｎ　ｌ−１４Ｆ溶液中において室温で約４０秒間１ｊ
なわれる。これによって窒化物層１４の周囲に沿って約
４００人幅のキャビティ１３が酸化物層１２に作られる
。
この時点で、第２パツド酸化物、すなわら側壁パッド酸
化物２４は（例えば厚さ２５０人まで）成長されること
が望ましく、次に第２窒化物層２６は減圧ＣＶＤ法によ
って例えば４００人の厚さまでデポジットされる。第２
パツド酸化物２４はキャビティ１３の内側に第２窒化物
２６のための余地を残しておく必要があるので、第１酸
化物１２よりも薄いことが望ましい。
この時点で、追加の酸化物層２８がデポジツ１へされる
こと／ｌ−望；１：（）い３．この＾な化物ｈ”ｊ　２
８１１プラズマ酸化物層（Ｔ　’／ｒわち′ｌ′シズマ
増強−ｊパポジシ］ンによりデポジットされ１．−酸化
物層）ぐあり、２０００人のＩＴ適なＪすさを右りるこ
とが（１１Ｊ、しい。
この酸化物は場合にＪ、つ（は稠密化されイ１いことが
ある。このように形成されＩＣ酸化物は、引続くＩＴツ
ヂ処ＦＩ＋により凹部の底ａ５Ｊ、びモー１〜領域ｌ−
の窒化物層の１−面から除去されるが、この酸化物ト１
凹部の側壁りにフィラメント状ど／Ｔって残ｒイ＋　７
Ｉる。
凹部の斜めになっている側ｈｖ十に形成されたこれらの
プラズマ酸化物２ＥＮよ、第２窒化物層２６が薄くイす
るのを防ぐどどもに、ブ丸７ネル・ス１〜ツノに対Ｊる
イオン打込みにより該チャネル・スト・ツブの不純物が
能動デバイス領域の近くに過度に集［１１Ｊるのを防ぐ
。
この時点で、酸化物／窒化物／酸化物スタックの異方（
４１］ツヂ処坤が行＜Ｙねれることが望ましい。
本ＩＪＹ適実熱例では、このＴツブ処理（１にはＭ素を
４８ＣＣＭ、に１−ＩＦ−３を５０３ＣＣＭ、ヘリウム
を１００３ＣＣＭ、（’、２ｆ　６を１０８　ＣＣＭを
１．５Ｔｏｒｒで使用りるものとし、酸化物おＪ、び窒
化物がほぼ同じ速石でエッチされるようにりるが、低密
度酸化物（例えば高密度化さｔ′ｌイｆいプラズマ酸化
物など）のほうが高密邸酸化物よりも二［ツブ速度が高
いことは言うまでもない。このニップ工程に」：す、（
プラズマ酸化物２８の）側壁フィラメントのみが残り、
側壁窒化物２６おＪ：びパッド酸化物２４は凹部の底か
ら除去される結果、（Ｔ程自体をさらに変更しない限り
）窒化物層１４は若干薄くなる。
本発明のもう１つの実例では、追加の緩衝酸化層２２（
例えば１０００人の濃密化されたプラズマ酸化物層）が
まずパッド酸化物１２および第１窒化物１４の一トにデ
ポジットされるので、ボトレジスＩ〜・パターン１６を
用いて、２囮から成る酸化物／窒化物のスタックの代わ
りに３層から成る酸化物／窒化物／酸化物のスタックの
パターン形成が行なわれる。かくで酸化物２８、窒化物
２６おＪ：び酸化物２４が凹部の底から１ツチにＪ、り
除去される際に、窒化物層１４が薄くなる代わりに、緩
紗１１１Ｉ！ｉ化物２２が薄くなる。このことは、第１
窒化物層１４の全Ｐノざが当初の凡ｊみのまま保持され
るため、その厚みが正確に知られることを意味覆る。こ
の緩ｔ＆１ｉｌ）ｆ生物層２２の厚ざを制ｏｌＩ！Ｊる
ことにより、機械的変形に対する抵抗の度合を知り、か
′）これを制御することができ、ひいてはこの機械的変
形に対する１１（杭を制御りることにより、フィールド
酸化工程にお（Ｊる浸食の度合を調節することができる
。さらにもう１つの代替実施例では、フィールド酸化］
二稈に先立ってデグレーズ・コツプ（例えば１１ト／　
Ｎ　＋−１４溶液を使用）を行なって、第１窒化物１４
の上方から緩Ｉ！ｉ酸化物層２２の残りを（ざらには側
壁窒化物２６から酸化物２８を）除去Ｊることにより、
第１窒化物１４の厚さくしたがってスヂフネス）が正確
に知られるので、残留酸化物の浸食がより正確に予測で
きる。かくて第６図おＪ、び第７図に見られる通り、凹
部の底が露出されるどき、に緩挿ｉ酸化物層２２の使用
により、第１窒化物層１４の厚さが損なわれることがな
い。これと処１照的に、先行技術では第４図と第５図に
見られる通り、第１窒化物層１４はこの時点で相当に薄
くなるのが避１１られない。
もう１つの実施例では、第２窒化物層２６をモート領域
の底から除去するのに用いられるエッチ溶液は、酸化物
に対して選択的に作用するものが使われる。−に２酸化
物窒化物スタックに用いるエッチ剤Ｏ／Ｃ１１３Ｆ／Ｃ
２Ｆ６自体ト１酸化物に対する選択作用を持たず、この
エッチ剤を用いる場合のｍ素の流量を大きくすることに
Ｊ：つてのみ、酸化物にり・［する選択的作用を得るこ
とができる。
すなわち、この代替実施例では、酸化物よりも高い速度
で窒化物をエッチするエッチ溶液が使用されるので、緩
ｗＩＮ化物層２２の厚さをはなはだしく減することイー
しに、凹部の底から第２窒化物層２６を確実に除去づる
ことができる。
−１−述の窒化物／酸化物スタックのエッチを行なう各
実施例においては、−１記以外のコツプ剤を使用するこ
とｂ可能である。しかしどんむ場合でし、使用するエッ
チ剤はシリコ１ンに対する正当を丁選択性を持つことが
心間である。
次にブヤネル・ス１〜ツブのイオン注入が行なわれる。
このチャネル・スＩ〜ツブに用いる不純物の種類、注入
量、およびエネルギは対象どなるデバイスの型式、基板
型式、フィールド酸化物の厚さ、および動作電圧に関し
て当然選択される。−例として、８５００人のフィール
ド酸化物で５ボルトの動作電圧を用いる場合は、チャン
ネル・ストップに対するイオン注入は、例えばホウ素を
用いて、照射エネルギ８０ｋｅＶ、イオン打込量５×１
０１２／ｃｍ２である。
あるいはまた、第１窒化物層のパターン化が終ってから
１回目のチＡ７ネル・ストップのイオン注入が比較的低
温度で行なわれ、さらにシリコン凹部のエッチが終って
から２回目のチＡ７ネル・ス１−ツブに対するイオーン
注入が行なわれることもある。
さらに第３図に示されるような実施例では、シリ−１ン
・コツプは２工程で行なわれる。すなわち、まず凹部が
１記のＪ：うに形成されてから、側壁パッド酸化物２４
、第２窒化物２６、およびプラズマ酸化物２８は凹部の
底から除去されるが、凹部の側壁からは除去されない。
しかしこの時点で、酸イ］二物および窒化物に対して高
い選］Ｒ竹を持つエッチ剤を用いて、２同目のシリ＝」
ン・エッヂが行なわれる。−例として、１回目のシリコ
ン・エッチは深ざ１８００人まで行なわれ、２回口のエ
ッチはさらにもう６００ないし８００人の深さまで行な
われる。この２回口のシリコン・エッチが終ってから、
高淵麻（例えば２×１０１３／ｃｍ２）でのブヤンネル
・スミ−ツブ・イオン注入を行なうことができ、これに
よって前述のような寄生スレショルドや、ひいては耐ｈ
ｌ口１線性をさらに増入りることができる。
あるいはまた、寄生フィールド酸化物トランジスタに過
大なスレショルド電流が生じるのを回避するために、チ
ャネル・ス］・ツブ・イオン注入は２回に分けて行なわ
れる。１回目のチャネル・ストップ・イオン注入ｔよ、
シリコン凹部が■ツブされてから、２回口の窒化物２６
がデポジットされるまでに、第１図に示される段階で行
なわれる。。
この１回目のチＡ７ネル・ストップ・イオン注入はシリ
：１ン凹部の側壁内に若干１１ム敵して、チャネル・二
「ツブで奇で１電流通路がターンメンするのを防１ｌ−
Ｊ−る。この揚台、１回口のチャンネル・スミ−ツブ・
イオン注入は例えば８０ｋｅＶで、ｌＸ１０１１／ｃｍ
２の、ｌ、うに比較的少なめのイオンＩ込吊どし、２１
′ｉ１１目のプルｌネル・ス１〜ツブ・イオン注入の打
込［１１，ｉ前ｉ！ｌ；の通り比較的多めとする。
本発明のもう１つの実施例では、デー７ネル・ス１〜ツ
ブ・４３２２１人は３回に分【〕で行われる。１ｒｉｌ
　［ｌのチャネル・スミ−ツブ・イオン注入は、酸化物
／窒化物（Ｆｌ：　／こは酸化物／窒化物／Ｍ化物）ス
タックのバクーン化が終ってから行なわれる。２回１゛
１のヂ＼１ネル・ス１〜ツブ・イオンｉ″１人（上、１
回［１のシリニー１ン・丁ツブが終′）てから行なわれ
る。
この２回口の注入は凹部の側ｇｔ十に側壁酸化物／窒化
物層が閥かれる前まノこ【、１、（，１後のいずれかに
行なわれる３、３回口のプルｌネル・スＩ〜ツブ・イオ
ン１１−人口、Ｉ−、、’ｒＡ’、の通り２Ｖｉ１１１
′１のシリ〕］ン・エッチがｔｉなわれた後て゛ｔフイ
Ｔわれる。この３回口のチャネル・スミ−ツブ・１１２
１１人【ま、プルｌネル・ストツブに対する不純物導入
の主要な工程となるｂので、その打込量は中程痕ないし
きわめて大きな飴、例えば１×１０　／ｃ＃Ｉ　ないＩ
　Ｘ　１０１４／　ｃｍ２とすることができる。２回口
のチャネル・ス１〜ツブ・イオン注入の打込量はこれよ
り小さ４【値とし、凹部側壁の反転を防ぐ動きをする。
１回目のチャネル・ストップ・イオン注入の打込量はさ
らに小さな値とすることが望ましく、この工程は前述の
通リモート領域の隅におけるフィールド増強ターンオン
を回避することを主眼どする。
上記２段階シリコン・エッチの実施例の利点は、応力の
制限された窒化物の最大縦方向長ざがこれにより短縮さ
れることにある。ずイＴわち、側壁窒化物アイソレーシ
ョン技術の主たる制約は、フィールド酸化の工程中に側
壁窒化物とシリコンＩｆｆとの間のミスマツチに」；り
発生した機械的応力により生じた欠陥に起因１゛る漏洩
電流である。このような影響を回避するために、側壁窒
化物の最大縦方向長さは制限されなければならない。こ
の場合の制限値は絶対的なものではなく、側壁パッド酸
化物２４の厚さにより変化りる偵である。例えばパッド
酸化物２４のｊＩノさが１５０八で、側壁窒化物層２６
のθさが’Ｉ　Ｏ０人である揚台は、窒化物の縦方向長
さは約１０　（’）　（’）人より小でなｌ」ればなら
本“い。側壁パッド酸化物２４の即さが３５０人に作ら
れる場合は、窒化物の縦方向長さは２０００人稈庶Ｊ−
で大きく覆ることができる。しかしいずれの揚台でも、
窒化物の縦方向長さは欠陥を牛じ４ｒい値に制限される
べきである。トｊボの二重シリコン・二［ツブ実施例の
重要な利点は、凹部の深さに制約をえることなく、窒化
物の縦方向良さを制限することができる点′Ｃある。リ
−４Ｔわち、シリニー１ン凹部の深さが１０００人にり
ぎない場合は、アイソレーション領域には１−分４Ｔ凹
部が形成されず、１−なわら８５００人に成■★しｌこ
フィールド酸化物が基板１０の土面から小実１−突出す
ることに＜７．す、側壁窒化物の利１（１の１つをＱｎ
　４’ｌに刀る結果どな把。さらにまた、かかる浅いシ
リコン凹部の場合番よ、ヂ）７ネル・メｌ〜ツブに注入
Ｊる不純物にＪ、って能動デバイス領域が汚染ざｔ’ｔ
ないように、イオン打込室をあまり大きくしてはならな
いといった配慮も要求される。
かくて第３図に示されるＪ、うな本発明の実施例は応力
による欠陥を（６くことなく、高濃度の不純物を注入し
たヂャネル・ストップを形成し、かつ十分な深さのアイ
ソレーション領域を提供り−る。
フィールド酸化物はシリコン・■ツブの深さの約３１８
の最終厚さにまで・成長させることができ、したがって
モー１〜領域の側壁に応力による欠陥を発生させずに、
厚いフィールド酸化物を使用することができる。
シリコン基板を中稈度の深さとしたアイソレーションの
場合の別なベースライン・プ［ＴＩ　ｊ’ス・フローが
、第８図から第１２図までに示されている。
このプロセス・）１コーではまず、最初の６０１ｍの熱
酸化物層１２が９００℃で成長され、その上面に１２０
０人の低圧（１−Ｐ）ＣＶＩ）シリコン窒化物層１４が
施される。次にモー１〜領域がパターン化されて、異方
↑４プラズマ・エッチを用いてこれらの窒化物／Ｍ化物
層が反転モート領域から除去される。次に深さく３Ｑｎ
ｍの縦方向ドライ・シリコン・■ツブ処理が１１なわれ
る。ざらに従来通り、５．０Ｘ１０１２イオン／　ｃｍ
　２．９０　ｋｅＶでホウ素にＪζるヂ＼７ネル・スト
ップ・イオンン１人が行なわれて、フィールド・スレシ
ョルド電圧をト昇さける。次にスライスは３０ないし６
０秒間１１Ｆ／Ｎｈ４Ｆ溶液の中７”−１−ツブ処理さ
れて、前）本のようなキＶヒテイが作られる。さらにこ
のス゛ライスは洗浄されて、１５ｎｎ＋の応力除去酸化
物制が９００　℃でシリコンの縦方向側へＶに成長され
る。
次に側壁窒化物酸化マスクは、４．ＱｎｍのＬＰＣＶＦ
）窒化シリコン、２００ｎｍ（７）ｌ−ＰＣＤ二酸化シ
リ］ンをデポジツトシ、かつ側壁を保持するために酸化
物／窒化物スタックを縦方向にＴツブすることににつて
形成される。２００　ｎｍＬ　Ｐ　ＣＶ　ｆ）　Ｍ化物
層の目的は、■ツブ処理の間に側壁窒化物層が簿くなる
のを防ぐことである。縦方向のエラＪ処理が終ってから
、ｌ−Ｐ　ＣＶ　Ｄ緩衝酸化物層はつ王ツ１−・］ニニ
ラチンににつて除去され、全曲にわたって上面ｄ’３　
Ｊ、び側壁の窒化物層により囲まれた能動デバイス領域
が残ることに４【る。
次に局部フィールド酸化は、水蒸気の中で９００℃で通
常の方法にＪ：り行４「われる。
本発明【ま窒化シリコンについて十として説明されたが
、これは窒化シリＸコンが半導体の分野で一般に好んで
用いられる酸化マスク材料であることによる。しかし所
望ならば、他の酸化マスクＵｌｊｌを使用することがで
きる。
本発明の前述の実施例はＭＯ３集積回路のｉｌｌ造につ
いて主として説明されたが、本発明はこれから述べる通
り、バイポーラ集積回路の製造にも適用することができ
る。
第１６図はバイポーラ集積回路の初期製造段階におりる
構造例を示す。シリコン基板１００はイオン注入されて
、Ｎ十埋込み層１０２およびＰ十叩込み層１０４を所望
の配置に形成させる。次に基板１００および埋込み層１
０２と１０４の−ｔ＝面に低濃度エピタキシャル層１０
６が成長される。
通常、Ｎ十接魚領域１０８およびＰ十接点領域１１０が
次に形成され、その後で本発明による万法を用いて酸化
物アイソレーション領域１１２が形成される。す４Ｔわ
ち、例Ａば３５０人のパッド酸化物が４．ず成ｌ（され
て、ぞのに面に第１窒化物層（例えば１０００人のｌ−
Ｐ　ＣＶ　Ｄ窒化物）がデポジツ１−される。この窒化
物／Ｆｉ！化物スタックは次にパターン化されて、酸化
物アイソレーション領域１１２の所望部位を露出させる
。ＭＯＳフィールド酸化物形成に適用できないこのフィ
ールド酸化物形成時の要求事項は、これら酸化物アイソ
レーション領域１１２が寸べてエピタキシャル層１０６
を貫通しな（Ｊればならないことである。さらに、これ
ら酸化物アイソレーション領域１１２は、後続のバイポ
ーラ始期段階を容易にする完全プレーナであることが望
ましい。
１０００人の窒化物層がパターン化されてから、酸化物
および窒化物に対する選択性を持つシリコン・エツチを
用いて、凹部１１２を■ピタギシャル層１０６の厚さの
約　／２の深さにする。
次に酸化物領域１１２が本発明により形成される。すな
わち、シリコン凹部のエッチが終ってから、第１パツド
酸化物は簡単にウェット・エッチされて、第１窒化物の
周縁に軽くアンダーカッ１〜が施され、次に薄い第２パ
ツド酸化物が成長され、薄い第２窒化物層が第１窒化物
層と対応する形にデポジットされ、つづいて長時間の酸
化段階によって酸化物１１２が成長される。
この実施例において本発明の重要な利点は、酸化物領域
１１２の横方向浸食がきわめて厳密に制御されることで
ある。これにより、横方向の間隔を密になることができ
る。
さらにバイポーラ処理におＧＪる本発明のもう１つの利
点は、ＭＯ８処即８違って、きわめて高濃度に不純物を
導入した２つの接点領域１０８と１１０の間で酸化物が
頻繁に成長されることである。側壁窒化物プロセスの使
用により、酸化物成長工程の間に有害な不純物移動作用
が生じるのを最小限に押えることもできる。
本発明のもう１つの実施例では、酸化物領域１１２の最
初のパターン化を行なうに当って、酸化物／窒化物スタ
ックのみならず、酸化物／窒化物／酸化物スタックをも
使用する。前述のようにこのことは、酸化物領域１１２
を作るフィールド酸化工程の間に窒化物層の厚さが正確
に知られ、したがって領域１１２の横方向浸食に対して
さらに厳密イ【制ｉｌｌが１１９られることを意、味す
る。
かくて、本発明の実施例につきいろいろ説明してきたが
、当業者にとって明らかな通り、本発明は広く変形およ
び変化することがあり、本発明の範囲は特許請求の範囲
に示される揚台のほかは制限されない。
【図面の簡単な説明】
第１図は本発明の第１実施例を示′１Ｊ断面図であり、
第１応力除去酸化物を下方に持つ第１窒化物がパターン
化されてシリコン露出部がエッチ処理されたことにより
、第１応力除去酸化物が第１窒化物と第２窒化物どの間
の結合を助けるアンダーカッ１〜を施される所を示す断
面図、第２図は第１図の構造の処理におＩｊるもう１つ
の段階を示す断面図であり、この場合第２窒化物は（応
力除去のため下にある側壁パッド酸化物と共に）第１窒
化物と同じ形にデポジットされている断面図、第３図は
本発明のもう１つの実施例の断面図であり、この場合シ
リコン・エッチは２回に分けて行なわれるとともにチャ
ネル・ストップに対するイオン注入は２回または３回行
なわれている断面図、第４図および第５図は先行技術の
工程を示す断面図であり、この場合第１窒化物はシリコ
ン凹部の底から第２窒化物を除去するエッチ段階の間に
薄くされている断面図、第６図および第７図は本発明の
もう１つの実施例の断面図であり、この場合酸化物は第
１窒化物の−Ｌ面にデポジットされるとともに第１窒化
物と共にパターン化されるので、第２窒化物を除去づ゛
るＪツチ処理は第１窒化物を完全な形で残すことができ
、それによってモート浸食およびより大きなエネルギな
らびにチャネル・ストップ・イオン注入の打込量につい
て一段と良好な制御が可能となる断面図、第８図から第
１２図までは本発明の１つの実施例におけるプロセス・
フローの一例を示す断面図、第１３図は先行技術による
デバイスのスレショルド特ｆ１、すなわちいわゆる二重
スレショルド特性を示リグラフ、第１４図は本発明によ
るデバイスのスレショルド特性を示すグラフであり、こ
の場合チャネル・ス１ヘツブ・イオン注入は２回行なわ
れ、二重スレショルド電圧特性が除去されることを示Ｊ
グラフ、第１５図はフィールド酸化物が成長された後の
第３図番こよるデバイスの後続製造段階を示す断面図、
第１６図はバイポーラ製造工程にお＆Ｊる本発明のもう
１つの実施例の断面図である。 符号の説明： １０．１００−シリコン基板； １２−パッド酸化物； １３−アンダーカッ１〜（キャビティ）；１４〜第１窒
化シリコン層； １６−ホトレジスト・パターン； １８−フィールド酸化物領域形成予定部；２２−緩衝酸
化物；２４−側壁パッド酸化物；２６−第２窒化シリコ
ン層； ２８−第２酸化物（プラズマ酸化物）；１０２〜Ｎ　＋
ｊ！ｌ込み囮； ＝　３４　＝ １０４−Ｐ＋埋込み層： １０６−ニビタキシヤル層； １０８−Ｎ＋接点領域； １１０−Ｐ＋接点領域；

Claims (13)

    【特許請求の範囲】
  1. （１）単結晶シリコン基板を準備する工程と、前記基板
    の所定部分をパターン化された第１のシリコン窒化物層
    で被覆する工程と、 前記パターン化された第１の窒化シリコン層によつて被
    覆されない前記基板の凹部を異方性エッチングする工程
    と、 前記凹部の側壁を被覆するように側壁マスク層をデポジ
    ットする工程と、 前記凹部の底を事実上きれいにするように前記側壁マス
    ク層を異方性エッチングする工程と、前記凹部をさらに
    深くするように前記基板を再度エッチングする工程と、 前記凹部にアイソレーシヨン（ｉｓｏｌａｔｉｏｎ分離
    ）酸化物を作るようにシリコンの露出部分を酸化させる
    工程と、 前記第１の窒化シリコン層を除去する工程と、前記第１
    の窒化シリコン層によつて以前に被覆された前記基板の
    部分に所望の能動デバイスを形成する工程と、 を含むことを特徴とする集積回路の製造方法。
  2. （２）前記第１基板エツチ後および前記第２基板エツチ
    前に第１チャネル・ストツプに対するイオン注入を行な
    う工程と、 前記第２基板エッチ後に第２チャネル・ストップに対す
    るイオン注入を行なう工程と、 を含む特許請求の範囲第１項記載の方法。
  3. （３）前記第１基板エツチの前に第１チャネル・ストッ
    プに対するイオン注入を行なう工程と、前記第１基板エ
    ッチの後および前記第２基板エッチの前に第２チャネル
    ・ストップに対するイオン注入を行なう工程と、 前記第２基板エツチの後に第３チャネル・ストップに対
    するイオン注入を行なう工程と、 を含む特許請求の範囲第１項に記載の方法。
  4. （４）前記第３チャネル・ストップに対するイオン注入
    が前記第２チャネル・ストップに対するイオン注入より
    も高い濃度で行なわれ、前記第２チャネル・ストップに
    対するイオン注入が前記第１チャネル・ストップに対す
    るイオン注入よりも高い濃度で行なわれる特許請求の範
    囲第３項記載の方法。
  5. （５）前記第３チャネル・ストップに対するイオン注入
    が少なくとも１×１０＾１＾２／ｃｍ＾２のドースで行
    なわれる特許請求の範囲第３項記載の方法。
  6. （６）前記第３チヤネル・ストップに対するイオン注入
    が少なくとも１×１０＾１＾２／ｃｍ＾２のドースで行
    なわれる特許請求の範囲第３項記載の方法。
  7. （７）前記第１基板エッチング段階が１０００Å未満の
    深さまでエツチする特許請求の範囲第１項記載の方法。
  8. （８）前記基板エッチング工程が５００Å以上の深さま
    でエッチする特許請求の範囲第１項記載の方法。
  9. （９）前記側壁マスク層は１００Åないし１０００Åの
    範囲内の厚さを有する特許請求の範囲第１項記載の方法
    。
  10. （１０）前記酸化の工程は３０００Åと１３０００Åと
    の間の範囲内の厚さを有する酸化物層を作るように行な
    われる特許請求の範囲第１項記載の方法。
  11. （１１）前記基板の凹部は４０°と７５°との間の側壁
    角を有するようにエツチされる特許請求の範囲第１項記
    載の方法。
  12. （１２）前記第１窒化シリコン層は５００Åないし３０
    ００Åの範囲内の厚さを有する特許請求の範囲第１項記
    載の方法。
  13. （１３）前記酸化の工程は少なくとも９００℃で少なく
    とも２０分間、蒸気を含む大気中で行なわれる特許請求
    の範囲第１項記載の方法。
JP60130664A 1984-06-15 1985-06-15 集積回路の製造方法 Pending JPS6175541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/620,995 US4538343A (en) 1984-06-15 1984-06-15 Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
US620995 1984-06-15

Publications (1)

Publication Number Publication Date
JPS6175541A true JPS6175541A (ja) 1986-04-17

Family

ID=24488296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60130664A Pending JPS6175541A (ja) 1984-06-15 1985-06-15 集積回路の製造方法

Country Status (2)

Country Link
US (1) US4538343A (ja)
JP (1) JPS6175541A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083346A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
JPS6281727A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd 埋込型素子分離溝の形成方法
US4824797A (en) * 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
US4692992A (en) * 1986-06-25 1987-09-15 Rca Corporation Method of forming isolation regions in a semiconductor device
US4728606A (en) * 1987-03-30 1988-03-01 Motorola Inc. Self-aligned transistor method
US5369051A (en) * 1988-09-15 1994-11-29 Texas Instruments Incorporated Sidewall-sealed poly-buffered LOCOS isolation
IT1225636B (it) * 1988-12-15 1990-11-22 Sgs Thomson Microelectronics Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio
US4965221A (en) * 1989-03-15 1990-10-23 Micron Technology, Inc. Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions
US5139961A (en) * 1990-04-02 1992-08-18 National Semiconductor Corporation Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base
US5236862A (en) * 1992-12-03 1993-08-17 Motorola, Inc. Method of forming oxide isolation
US5686347A (en) * 1994-12-27 1997-11-11 United Microelectronics Corporation Self isolation manufacturing method
US5672242A (en) * 1996-01-31 1997-09-30 Integrated Device Technology, Inc. High selectivity nitride to oxide etch process
JP4027447B2 (ja) * 1996-04-24 2007-12-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US5858866A (en) * 1996-11-22 1999-01-12 International Business Machines Corportation Geometrical control of device corner threshold
US6348394B1 (en) 2000-05-18 2002-02-19 International Business Machines Corporation Method and device for array threshold voltage control by trapped charge in trench isolation
US6586314B1 (en) * 2002-10-08 2003-07-01 Chartered Semiconductor Manufacturing Ltd. Method of forming shallow trench isolation regions with improved corner rounding
US8649123B1 (en) 2008-11-26 2014-02-11 Western Digital (Fremont), Llc Method to eliminate reactive ion etching (RIE) loading effects for damascene perpendicular magnetic recording (PMR) fabrication
US8257597B1 (en) 2010-03-03 2012-09-04 Western Digital (Fremont), Llc Double rie damascene process for nose length control
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US3966514A (en) * 1975-06-30 1976-06-29 Ibm Corporation Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
US4219369A (en) * 1977-09-30 1980-08-26 Hitachi, Ltd. Method of making semiconductor integrated circuit device
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
JPS57111042A (en) * 1980-12-27 1982-07-10 Fujitsu Ltd Manufacture of semiconductor device
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
JPS5898944A (ja) * 1981-12-08 1983-06-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS58132946A (ja) * 1982-02-03 1983-08-08 Toshiba Corp 半導体装置の製造方法
JPS58171832A (ja) * 1982-03-31 1983-10-08 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US4538343A (en) 1985-09-03

Similar Documents

Publication Publication Date Title
JPS6175541A (ja) 集積回路の製造方法
KR950000103B1 (ko) 반도체 장치 및 그 제조방법
JPS6175539A (ja) 集積回路の製造方法
JPH05144806A (ja) 陥凹式かつ側壁シール式ポリバツフア形ロコス分離帯を有する半導体デバイスおよびその製造方法
JPS6175540A (ja) 集積回路の製法
JPS6340337A (ja) 集積回路分離法
JPH04268747A (ja) 半導体基板のアクティブ領域間にフィールド酸化物を形成する方法
KR100498475B1 (ko) 모스 전계 효과 트랜지스터 구조 및 그 제조 방법
US5326715A (en) Method for forming a field oxide film of a semiconductor device
KR930010987B1 (ko) 반도체 장치의 소자분리방법
KR100273281B1 (ko) 반도체 소자의 절연막 형성 방법
KR100234408B1 (ko) 반도체장치의 소자분리방법
KR100500923B1 (ko) 반도체 소자의 제조 방법
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
EP0424018A2 (en) Integrated circuit field isolation process
JPH04278534A (ja) 半導体装置の素子分離方法
KR20050006511A (ko) 반도체소자의 소자분리막 형성방법
US6261966B1 (en) Method for improving trench isolation
KR0167252B1 (ko) 반도체 집적회로의 소자격리방법
KR100192540B1 (ko) 반도체 소자의 격리영역 형성방법
KR100309810B1 (ko) 반도체소자의소자분리막형성방법
KR0179790B1 (ko) 반도체 소자의 격리막 제조방법
KR100430681B1 (ko) 반도체소자의 소자분리막 형성방법
KR940001123B1 (ko) 반도체 장치의 소자 분리방법