JPH07307305A - 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法 - Google Patents

注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法

Info

Publication number
JPH07307305A
JPH07307305A JP7131124A JP13112495A JPH07307305A JP H07307305 A JPH07307305 A JP H07307305A JP 7131124 A JP7131124 A JP 7131124A JP 13112495 A JP13112495 A JP 13112495A JP H07307305 A JPH07307305 A JP H07307305A
Authority
JP
Japan
Prior art keywords
layer
region
oxide layer
field
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7131124A
Other languages
English (en)
Inventor
Mike F Chang
マイク・エフ・チャング
David G Grasso
デイビッド・ジー・グラッソ
Jun-Wei Chen
ジュン−ウェイ・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of JPH07307305A publication Critical patent/JPH07307305A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 選択的酸化工程や厚い窒化層を設けずに能動
領域のマスクを設けて、フィールド注入領域が下層をな
すフィールド酸化層を形成する。 【構成】 フィールド注入領域４０６が下層をなすフィ
ールド酸化層の形成方法は、半導体材料の表面にベース
酸化層を熱成長させ、その上に窒化層４０２を形成し、
更にその上にマスク層を形成し、前記マスク層の一部及
び前記低温酸化層４０３Ａの一部が、少なくとも注入マ
スクの一部分を形成するように、前記低温酸化層４０３
Ａ及び前記マスク層のパターンを形成して、前記半導体
材料の第１の領域を前記注入マスクでマスクして、前記
半導体材料の第２の領域へドーパントイオンを注入し、
前記窒化層４０２が前記第１の領域上のみに配置させる
べく前記低温酸化層の一部及び前記マスク層の一部を除
去し、その後前記第２の領域に於いてフィールド酸化層
を熱成長させる過程を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、下層をなす自己整合さ
れたフィールド注入領域を有する、フィールド酸化層領
域の形成方法に関する。
【０００２】
【従来の技術】ＭＯＳＦＥＴ（金属酸化シリコン電界効
果トランジスタ）集積回路の構造に於いては、横方向に
配置された複数のＭＯＳＦＥＴが、普通は半導体物質の
上部表面上に形成されている。これら複数の個々のＭＯ
ＳＦＥＴは、導体のラインによって必要な形に相互に接
続されており、ラインは下層をなす基盤の上部表面上に
あるが、それからは絶縁されている。もしこのライン
が、Ｐ型半導体領域によって隔てられた２つのＮ型半導
体領域若しくはＮ型半導体領域によって隔てられた２つ
のＰ型半導体領域をもつ領域の上にまで延在していたな
らば、上層をなすラインが好ましくないＭＯＳＦＥＴの
ゲートを構成することになる。
【０００３】このような好ましくないＭＯＳＦＥＴがオ
ンになるのを防ぐため、好ましくないＭＯＳＦＥＴの閾
値電圧は、基盤上の好ましいＭＯＳＦＥＴの閾値電圧よ
り十分に高く設定する。これによって、好ましいＭＯＳ
ＦＥＴをラインを通してオンオフすることにより、間に
入り込んだ好ましくないＭＯＳＦＥＴをオンにすること
が無くなる。この好ましくないＭＯＳＦＥＴの閾値電圧
を上昇させるには、（１）好ましくないＭＯＳＦＥＴの
チャネル領域にドーピングを施して、チャネル領域にイ
ンバージョンが起こる閾値電圧を上昇させる方法と、
（２）ライン（好ましくないＭＯＳＦＥＴのゲート）と
下層をなす好ましくないＭＯＳＦＥＴのチャネル領域と
の間のフィールド酸化絶縁層の厚みを増す方法の、少な
くとも２つの方法がある。ＬＯＣＯＳ（シリコンの選択
酸化）工程は、間に入り込んだ好ましくないＭＯＳＦＥ
Ｔの閾値電圧を上昇させる上記の原理を実現するため
に、一般的に用いられる有名な工程である。ＬＯＣＯＳ
工程によって、厚い酸化層（一般にフィールド酸化層
（ｔｈｅ ｆｉｅｌｄ ｏｘｉｄｅ）と呼ばれる）と、
下層をなすドーピングされたフィールド注入層（一般に
チャネルストップ（ｔｈｅｃｈａｎｎｅｌ ｓｔｏｐ）
若しくは単にフィールド注入層（ｔｈｅ ｆｉｅｌｄ
ｉｍｐｌａｎｔ）と呼ばれる）とを有するアイソレーシ
ョン構造が作られる。
【０００４】ＬＯＣＯＳ工程の１つの形によれば、酸素
及び水蒸気を比較的通さない材料の層が、半導体基盤の
上部表面上に形成される。そのような材料で一般に使用
されるのは、窒化シリコンであり、以下単に窒化層と呼
ぶものとする。この窒化層はフィールド領域に於いて選
択的にエッチングされ、能動領域だけが窒化層に覆われ
たままの形にする。露出されたフィールド領域は、チャ
ネルストップドーパントイオンを注入された後、露出フ
ィールド領域に於いて比較的厚いフィールド酸化層を成
長させるように熱酸化処理を施される。窒化層には酸素
や水蒸気を通さない特質があるために、能動領域の基盤
の表面は、この段階では酸化されない。
【０００５】しかしながら、シリコン層と窒化層の境界
には引っ張り応力が生じてくる。この結果、下層をなす
基盤に横向き方向の力が加えられ、もしそれが十分に大
きいものならば、シリコン基盤に結晶格子からのシリコ
ン原子の転移による欠陥を生じさせる。欠陥のあるシリ
コンから作られたトランジスタは性能が劣化するので、
シリコンダイ上で使用可能な領域を失うことになり、そ
こから作られる集積回路は欠陥が無いものから作られる
場合ほど小型化することができない。このため、二酸化
シリコンの薄い層は一般に窒化層と下層をなす基盤との
間に形成され、シリコン層と窒化層との境界から基盤へ
の応力の伝達を減少させ、それによって格子欠陥が基盤
の中に形成されるのを防ぐことができる。
【０００６】しかし、二酸化シリコンは比較的酸素や水
蒸気の透過性が高い。この結果、フィールド領域と能動
領域との境界の、酸化層が露出している側の縁の部分か
ら、酸素及び／若しくは水蒸気が酸化層に横方向に拡散
することがあり得る。このため、窒化層の及んでいない
領域の下部にあるシリコンは酸化されてしまう。二酸化
シリコンの体積は、もとのシリコンの体積の２倍となる
ので、横方向に拡がった窒化層の下で二酸化シリコンが
成長し、その窒化層を持ち上げることになる。窒化層が
持ち上げられるに従って、酸素及び／若しくは水蒸気の
進入口が大きくなり、ますますそれらが酸化層に横方向
に拡散することになる。結果的に、酸化層の形は一般に
バードビーク（ｂｉｒｓ’ｓ ｂｅａｋ：鳥のくちば
し）と呼ばれるものとなり、能動領域の方に突き出す形
となる。
【０００７】ＬＯＣＯＳ工程の使用について、或いはそ
の問題点や様々な実施態様について述べたテキストとし
ては、以下のようなものがある。: Silicon Processing
ForThe VLSI Era, Volume 2: Process Integration, b
y Stanley Wolf, Lattice Press, 1990, pages 12-45;
Semiconductor Integrated Circuit Processing Techno
logy, by Walter Runyan and Kenneth Bean, Addison-W
esley publishing Company, 1990, pages 108-112; Int
egrated Circuit Engineering, Design, Fabrication,
and Applications, by Arthur Glaser and Gerald Suba
k-Sharpe, Addison-Wesley Publishing Company, 1977.
【０００８】ＬＯＣＯＳ工程の中には、窒化層と下層を
なす二酸化シリコン層とを、フィールド注入工程に於い
て能動領域を保護するためのマスクとして使用するもの
もある。こうして、フィールド注入領域の境界は窒化層
の境界と自己整合する。この後の工程でフィールド酸化
層が成長するときにも、フィールド酸化層は下層をなす
フィールド注入領域と同様に整合する。保護されていな
いシリコンの表面はイオン注入時にダメージを受けるの
で、窒化層と下層をなす基盤との間の二酸化シリコン層
は、能動領域とともにフィールド領域にも延在している
のが普通である。そこで、フィールド注入は、フィール
ド領域の二酸化シリコン及び注入領域を画定するのに役
立つ窒化領域全体に施される。窒化層は、比較的大きい
燐のＮ−フィールドイオンを簡単にブロックすることが
できるが、より小さい硼素のＰ−フィールドイオンは窒
化層を通ってかなり深くまで浸透し得る。この結果、能
動領域には窒化層の自己整合性を損なうこと無く余分な
保護マスクを与える必要がでてくる。
【０００９】これまでは、能動領域の保護マスクを設け
るために或る技術が使われてきた。即ち、小さい硼素イ
オンをブロックする、適当な厚みをもつ厚い窒化層が設
けられたのである。しかし、この技術には欠点がある。
厚い窒化層を設けると、下層をなす基盤に一層大きな応
力が生じ、窒化層には亀裂が生じ、いわゆる「ホワイト
リボン（ｗｈｉｔｅ ｒｉｂｂｏｎ）」若しくは「クー
イ窒化層（ｋｏｏｉｎｉｔｒｉｄｅ）」と呼ばれるフィ
ールド酸化層の縁が薄くなる現象を起こすことになり、
エッチングに於いても問題を引き起こす。フィールド酸
化層が薄くなることによって下層をなすシリコン層の電
圧が低下するので、フィールド酸化層のアイソレーショ
ン機能が劣化させられるのである。
【００１０】図１に示すのは、従来技術の厚い窒化層１
及び下層をなす酸化層２の横断面図である。フィールド
注入工程に於いて、厚い窒化層１及び下層をなす酸化層
２は、フィールド酸化の前に注入イオンに対して共にマ
スクをなす。
【００１１】図２は、能動領域とフィールド領域との間
の自己整合境界の横断面図である。フィールド酸化工程
の後、窒化層１及び薄いベース酸化層２が、能動領域の
基盤７の上部表面の上に配置されていることが示されて
いる。フィールド注入領域５は、フィールド領域のフィ
ールド酸化層の下に配置されていることが示されてい
る。フィールド酸化層６の延在している部分の最右部の
二酸化シリコンのバードビーク４は、厚い窒化層１の延
在している部分の最左部の下で、窒化層１と基盤７の間
にくさび状に食い込んでいる。このため、窒化層１の延
在している部分の最左部は変形し、バードビークによっ
て上に曲げられている。厚い窒化層１はこの変形に抵抗
しようとして、下層をなすシリコン基盤に対し、自己整
合境界３の周辺に於いて力を働かせることになる。上記
のように、基盤に力が働くことによって、基盤７のシリ
コンの結晶格子に於いて転移による欠陥を生じさせるよ
うな有害な結果を起こさせる。窒化層の変形に対しての
抵抗が大きいほど、応力や力は大きくなる。厚い窒化層
は薄いものよりも変形に対する抵抗が大きくなるので、
窒化層の厚みを増すことによって、一般に、バードビー
ク４周辺のシリコン基盤のシリコンに欠陥を発生させる
ことになる。
【００１２】フィールド酸化層６が成長した後、窒化層
１及びベース酸化層２は能動領域から除去されるので、
フィールド酸化層はフィールド領域に残されることにな
る。
【００１３】
【発明が解決しようとする課題】本発明の主な目的は、
余分な選択的酸化工程や厚い窒化層を設けること無く、
能動領域のマスクを設け、フィールド注入領域が下層を
なすフィールド酸化層を形成することである。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の注入マスク上に低温酸化層を用いた、フ
ィールド注入領域が下層をなすフィールド酸化層形成方
法は、半導体材料の表面上のベース酸化層を熱成長させ
る過程と、前記ベース酸化層上の窒化層の形成の過程
と、前記窒化層上のマスク層の形成の過程と、前記マス
ク層の一部及び前記低温酸化層の一部が、少なくとも注
入マスクの一部分を形成するように、前記低温酸化層及
び前記マスク層のパターンを形成する過程と、前記半導
体材料の第１の領域をマスクするために前記注入マスク
を用いた、前記半導体材料の第２の領域へのドーパント
イオンの注入の過程と、前記窒化層が前記半導体材料の
前記第１の領域上に配置され、前記半導体材料の前記第
２の領域上には配置されないように、前記低温酸化層の
一部及び前記マスク層の一部を除去する過程と、前記除
去の後に、前記半導体材料の前記第２の領域に於いて、
フィールド酸化層を熱成長させる過程とを有する。
【００１５】
【作用】本発明の実施態様の１つに於いては、ベース酸
化層が、基盤の能動領域及びフィールド領域両者の上に
配置されている。能動領域のベース酸化層上には比較的
薄い窒化層が設けられ、下層をなす基盤を酸化から保護
している。そして、ベース酸化層の能動領域の上に低温
酸化層（ＬＴＯ）を追加することにより、フィールド注
入工程に於いて能動領域を保護するために必要なだけの
保護手段を設けることになる。フィールド注入は、ベー
ス酸化層、薄い窒化層、ＬＴＯ層をフィールド注入マス
クとして使用することにより実施される。フィールド注
入工程終了後でフィールド酸化工程が実施される前に、
ＬＴＯ層は薄い窒化層から除去される。この結果、この
後に続くフィールド酸化やバードビークの形成の工程に
於いては、ベース酸化層と薄い窒化層のみが能動領域の
上に配置されることとなる。このため、本発明に於いて
は、前述の厚い窒化層を使用する方法と比較して窒化層
が薄いため、窒化層に生じる応力を減らすことができ
る。この結果、クーイ窒化層や下層をなすシリコン基盤
に於ける格子欠陥といった、厚い窒化層に起因する問題
を避けることができる。
【００１６】本発明の実施態様の中には、ポリシリコン
層をフィールド注入に於けるマスクの一部として使用
し、マスクの低温酸化層部の厚みを一層薄くできるもの
がある。これによって、フィールド領域のベース酸化層
をそれほど除去することなく、能動領域のマスクの低温
酸化部を除去することができる。このため、フィールド
酸化開始時に、より多くのベース酸化層をフィールド領
域上に残すことができるのである。
【００１７】
【実施例】これは、米国特許第５，３２８，８６６号と
して登録された、１９９２年９月２１日出願の米国特許
出願第０７／９４９，２８８号の一部継続出願である。
【００１８】以下、本発明の、注入マスクに低温酸化層
を用いた、フィールド注入領域が下層をなすフィールド
酸化層の形成方法について、図面を参照しながらより詳
しく説明する。
【００１９】図３〜図１８は、半導体２０５に於ける能
動領域２０２とフィールド領域２０３の間の自己整合境
界域２０１を形成する諸段階を示した横断面図である。
【００２０】図３が示すのは、Ｐ−型半導体２０５の上
部表面上に、ベース酸化層２０４が形成される工程の１
段階である。図３に示された実施態様に於いては、半導
体はＰ−ウェル領域となる。しかしながら、この半導体
は、例えば基盤、エピタキシャルシリコン層、ウェル領
域である。図３に於いて、半導体２０５の上面はベース
酸化層２０４底面まで延在している。ベース酸化層２０
４は、能動領域及びフィールド領域両領域の上に配置さ
れている。図３に於いては、能動領域２０２が境界２０
１の右側にある。フィールド領域２０３は境界２０１の
左側にある。ベース酸化層２０４は、例えば、熱酸化成
長によりほぼ５００Åの厚さに成長したものである。
【００２１】図４は、ベース酸化層２０４の上面に薄い
シリコン窒化層２０６を形成する工程である。薄いシリ
コン窒化層２０６（以下窒化層と呼ぶ）は、能動領域２
０２及びフィールド領域２０３両領域の上に延在してい
る。薄い窒化層２０４は、例えば、ＣＶＤ付着によりほ
ぼ５００から１０００Åの厚さに形成される。
【００２２】図５は、薄い窒化層２０６上に低温酸化層
２０７（ＬＴＯ層）を形成する工程を示したものであ
る。ＬＴＯ層２０７は、能動領域及びフィールド領域両
者の上に拡がっている。ＬＴＯ層２０７は、例えば、４
００℃で２８分間のノベラス（Ｎｏｖｅｌｌｕｓ）付着
（ＳｉＨ4＋２ＮＯ2→ＳｉＯ2＋２Ｎ2＋２Ｈ2 ）によ
り、およそ２０００Åの厚さに形成される。
【００２３】図６はＬＴＯ層及び窒化層をフィールド領
域から除去する工程を示している。この工程は、例え
ば、能動領域２０２に於いてＬＴＯ層２０７上にフォト
レジストのマスクを選択的に形成し、次にドライエッチ
ングによってＬＴＯ層及び下に配置されている窒化層を
エッチングすることにより実施される。従って、事実上
垂直な側壁（ｓｉｄｅ ｗａｌｌ）２０１Ａが境界２０
１上に形成されることになる。この側壁２０１Ａは、Ｌ
ＴＯ層２０７にも、窒化層２０６にも形成される。
【００２４】図７は、Ｐ＋型フィールド注入工程を示し
たものであって、ＬＴＯ層２０７、窒化層２０６、ベー
ス酸化層２０４という構造が能動領域２０２上にあり、
能動領域２０２上で注入マスクの役目を果たし、ベース
酸化層の下層をなす半導体２０５にＰイオンが到達しな
いようにしている。しかしながらフィールド領域に於い
ては、Ｐ＋型フィールド注入はＰ型シリコンチャネルス
トップ領域２０８を形成する。このためチャネルストッ
プ領域２０８の境界は、側壁２０１Ａに於けるＬＴＯ層
と薄い窒化層マスクとの境界２０１と自己整合してい
る。Ｐ＋型フィールド注入工程は、例えば、硼素イオン
の注入であって、４０ＫｅＶのエネルギーで加速されて
半導体２０５に送り込まれ、ほぼ１００００Åの深さま
で拡散する。２０００Åの厚さのＬＴＯ層に注入された
硼素イオンの拡散域は、例えば、標準偏差がほぼ５１０
で１４００Åとなる。標準偏差が約５１０Åならば、６
６パーセントの硼素イオンが上部の１４００ÅのＬＴＯ
層でブロックされることになる。
【００２５】図８は、ＬＴＯ層２０７を除去する工程を
示したものである。この処理の結果、構造は、チャネル
ストップ領域２０８にＰ＋型ドーピングされたシリコン
があり、ベース酸化層２０４は能動領域及びフィールド
領域両者の上に延在し、薄い窒化層２０６は能動領域に
於いてベース酸化層上に配置された形となっている。
【００２６】図９は、フィールド領域２０３に於けるフ
ィールド酸化層の形成工程を示したものである。窒化層
２０６は、比較的酸素や水蒸気を通さないが、窒化層の
下のベース酸化層は、酸素や水蒸気をよく通す。このた
め、フィールド領域に於けるベース酸化層との境界付近
のシリコンは酸化されてしまう。二酸化シリコンは、も
とのシリコンの約２倍の体積を占めるので、結果的にフ
ィールド領域の酸化層の上面が上方に膨れ上がる。
【００２７】ベース酸化層は酸素や水蒸気をよく通すの
で、酸素及び／若しくは水蒸気は、図９に於いて右側に
横方向に、かつ自己整合境界２０１付近に於いては窒化
層２０６と下層をなす半導体２０５との間に薄い酸化層
２０４を通して拡散し得る。酸化層が、窒化層２０６と
半導体２０５との間で成長するにつれて、窒化層２０６
は、自己整合境界付近に於いては上方に押し上げられ、
一般に「バードビーク」と呼ばれる、酸化層が突き出し
た構造を形成する。フィールド酸化層２１１は、例え
ば、９５０℃で熱成長処理されることにより約８０００
Åの厚みを持つことになる。バードビーク２１０は、自
己整合境界を超えて能動領域の方へ横方向に０．７５μ
ｍ（７５００Å）伸びている。バードビーク２１０の形
成にもかかわらず、フィールド酸化層２１１は境界２０
１に於いて自己整合しているが、これはただ１枚のマス
ク、即ちＬＴＯ層２０７と窒化層２０６を能動領域上に
制限したマスクが使用されていたためである。Ｐ＋型フ
ィールド注入チャネルストップ領域については、フィー
ルド酸化層２１１の底部の下で約２．００μｍ（２００
００Å）基盤に食い込んでいるのが図９に於いて示され
ている。
【００２８】図１０〜図２１は、上記のフィールド酸化
の工程に組み込まれたＢｉＣＤＭＯＳ工程の横断面図を
示している。図１０に示されるように、Ｎ＋型不純物注
入部３０３及び３０４はＰ型基盤３０２の上部表面上に
形成される。図１１に示されるように、２つの比較的深
いＰ＋注入部３００及び３０１は、基盤３０２の上部表
面上に形成されている。Ｎ＋注入部３０３の横方向の境
界は、基盤の上部表面上でＰ＋注入部３００の横方向に
境界を超えて拡がっている。Ｎ＋注入部３０４は、基盤
３０２の上部表面上に形成されており、Ｐ＋注入部３０
０及び３０１両者から横方向に離されている。
【００２９】図１２は、基盤３０２の上面に配置された
Ｎ−エピタキシャル層３０５を示している。２つのＰ＋
領域３０６、３０７及び２つのＮ＋領域３０８、３０９
は、下層をなす基盤３０２の対応する領域から、エピタ
キシャル層３０５にまたがっている。Ｐ＋領域３０６、
３０７はエピタキシャル層３０５に一層深く食い込んで
いるのが示されているが、これはＰ型ドーパントはＮ型
ドーパントよりも速く拡散するためである。Ｎ＋領域３
０３では、Ｐ＋領域３００がＰ型ドーパントをドーピン
グされるよりも、より濃いドーピングがＮ＋ドーパント
によってなされ、そのため図１２の領域３０９は、Ｐ＋
領域３００及びＮ＋領域３０３からのＰ型、Ｎ型両者の
ドーパントが上方に拡散する場合でも正味Ｎ＋ドーピン
グがなされるのである。また、Ｐ＋領域３００からのＰ
型ドーパントは一層拡散するが、これによってＮ＋領域
３０９の上にＰ＋領域３０７が形成されるのである。
【００３０】図１３が示すのは、Ｐ型注入部３１０Ａ及
び３１０Ｂであって、Ｎ−エピタキシャル層３０５の上
部表面上でＰ＋領域３０６、Ｐ＋領域３０７の上にそれ
ぞれ形成されたものである。
【００３１】図１４が示すのは、Ｐ型領域３１０Ａ及び
３１０Ｂが、３１０ＡがＰ＋領域３０６の上部に接し、
３１０ＢがＰ＋領域３０７の上部に接するまで下方のエ
ピタキシャル領域３０５に熱拡散したところである。拡
散した３１０Ａ及び３１０Ｂは、Ｐウェルと呼ばれる。
Ｎ＋シンカー（ｓｉｎｋｅｒ）領域３１２は、エピタキ
シャル層３０５深くに達し下層をなすＮ＋領域３０８と
接するまで、下方に拡散される。浅いＰ＋領域３１３も
エピタキシャル層３０５の上部表面上の、Ｐウェル領域
３１０Ａ及び３１０Ｂ、Ｎ＋シンカー３１２とは横方向
に離れた場所に形成される。
【００３２】図１５が示すのは、エピタキシャル層３０
５の上部表面上に形成されたベース酸化層３１４であ
る。薄い窒下層３１５はベース酸化層３１４の上に形成
される。そして、低温酸化（ＬＴＯ）層３１６が、薄い
窒下層３１５の上に形成されるのである。
【００３３】図１６が示すのは、ＬＴＯ層と薄い窒化層
の一部が選択的にエッチングされ、分離して残った窒化
／ＬＴＯ領域３１７Ａ〜３１７Ｄ、フィールド領域の露
出部分３１８Ａ〜３１８Ｄが形成されたところである。
領域３１７Ａ〜３１７Ｄの外縁部は、後に続く注入工程
のための自己整合した注入境界を有する。
【００３４】図１７に示すのは、後に続くＮフィールド
注入ドーピング工程であって、燐のようなＮ型ドーパン
トが、フィールド領域の露出部分３１８Ａ〜３１８Ｄの
エピタキシャル層上部表面上に注入される。この注入
は、例えば、燐イオンが６０ＫｅＶのエネルギーで加速
されてエピタキシャル層に送り込まれ、２．０μｍ（２
０，０００Å）の深さに浸透するものである。図示され
ているように、このＮフィールド注入はベース酸化層３
１４を通して行われるものである。ベース酸化層３１４
は、エピタキシャル層３０５の上部表面が注入時にダメ
ージを受けるのを防ぐ役目を果たしている。従って、浅
いＮ型領域３１９Ａ〜３１９Ｄは、それぞれフィールド
領域３１８Ａ〜３１８Ｄに形成される。
【００３５】図１８に示されているように、注入マスク
３２１は、フォトレジストによって形成され、領域３１
９Ｂ〜３１９Ｄはそれぞれフォトレジストでマスクされ
た部分３１９Ｂ１、３１９Ｃ２、３１９Ｄ２と、フォト
レジストでマスクされていない部分３１９Ｂ２、３１９
Ｃ１、３１９Ｃ３、３１９Ｄ１とをもつことになる。領
域３１９Ａはフォトレジストで完全に覆われている。そ
して、Ｐ型フィールド注入工程が硼素のようなＰ型ドー
パントを用いて施され、Ｐ型注入領域３１９Ｂ２、３１
９Ｃ１、３１９Ｃ３、３１９Ｄ１が形成される。領域３
１９Ｂ２、３１９Ｃ１、３１９Ｃ３、３１９Ｄ１に注入
されるＰ型ドーパントの濃度は、前のＮ型注入工程に於
けるＮ型ドーパントの濃度よりも高く、正味の結果は、
各フィールド領域３１８Ｂ〜３１８ＤはＮ型部３１９Ｂ
１、３１９Ｃ２、３１９Ｄ２と少なくとも１つのＰ型部
３１９Ｂ２、３１９Ｃ１、３１９Ｃ３、３１９Ｄ１をも
つことになる。
【００３６】図１８に示されているように、ＬＴＯ層３
１６、窒化層３１５、下層をなすベース酸化層３１４は
共に、Ｐウェル３１０Ａの中心部とＰウェル３１０Ｂの
中心部を、図１７に示されるＮフィールド注入と後に図
１８に示されるＰフィールド注入とからマスクする役目
を果たす。しかしながら、Ｐ型の硼素イオンは比較的大
きい燐イオンよりも小さい。結果として、硼素イオン
は、ＬＴＯ層と窒化層のマスクを通って燐イオンより奥
深くまで進入する。このため、図１０〜図２１に示す実
施態様の於いては、マスクの厚さはＰ型硼素イオンを止
めるのに必要な厚みとして決定される。注入イオンをと
める複合効果を得るために、いかなる窒化層の厚みとＬ
ＴＯ層の厚みの組み合わせが選択されたとしても、その
後に続くＬＴＯ層除去後のフィールド酸化成長に於い
て、シリコンの欠陥が少なくて済み、同時に下層をなす
シリコンの酸化を防ぐことができ得るように、窒化層の
厚みが薄くなるような選択をしなければならない。
【００３７】図１９に示すのは、フォトレジストマスク
３２１及びＬＴＯ層３１６が除去されたところである。
しかし、薄い窒化層３１５は、フィールド領域３１８Ａ
〜３１８Ｄを分かつ領域３１７Ａ〜３１７Ｄに残ってい
る。
【００３８】図２０が示すのは、フィールド領域３１８
Ａ〜３１８Ｄに於いて、ドーピングされたエピタキシャ
ル層３０５の上部表面に熱酸化処理を続けて施し、厚い
フィールド酸化領域３２０Ａ〜３２０Ｄを形成するとこ
ろである。領域３１９Ａは厚いフィールド酸化層３２０
Ａの下にチャネルストップ領域を形成し、領域３１９Ｂ
１及び３１９Ｂ２は、厚いフィールド酸化層３２０Ｂの
下にチャネルストップ領域を形成し、領域３１９Ｃ１、
３１９Ｃ２、３１９Ｃ３は、厚いフィールド酸化層３２
０Ｃの下にチャネルストップ領域を形成し、領域３１９
Ｄ１、３１９Ｄ２は、厚いフィールド酸化層３２０Ｄの
下にチャネルストップ領域を形成する。
【００３９】図２１が示すのは、図１０〜図２０の後、
複数の処理を経て、ＢｉＣＤＭＯＳ構造が形成されたと
ころの横断面図である。エピタキシャル層３０５にツェ
ナーダイオードが形成され、Ｐ＋領域３１３がツェナー
ダイオードのアノード領域となる。バーチカルＮＰＮバ
イポーラトランジスタは、フィールド酸化領域３２０Ａ
と３２０Ｂとの間に形成されている。ＮＭＯＳ電界効果
トランジスタは、フィールド酸化領域３２０Ｂと３２０
Ｃとの間のＰウェル３１０Ｂに形成される。バーチカル
ＰＮＰバイポーラトランジスタは、フィールド酸化領域
３２０Ｃと３２０Ｄとの間のＰウェル３１０Ｂに形成さ
れている。
【００４０】露出したシリコン上にフィールド酸化層を
成長させることにより、シリコンの格子欠陥がフィール
ド酸化層の下で発生する。従って、ほぼ５００Å乃至そ
れ以上のベース酸化層は、フィールド酸化層が成長して
いるときには、フィールド領域の上に配置されるべきで
ある。上記のように、フィールド注入マスクとして使用
される比較的厚い低温酸化層は、フィールド領域でのフ
ィールド酸化層の成長の前に、能動領域から除去してお
かなければならない（図７、図８参照）。能動領域上で
フィールド注入マスクとして使用される低温酸化層は、
図７、図８に図示された実施態様に於いては、フィール
ド領域上のベース酸化層よりも厚くなっているが、低温
酸化層の密度は小さいのでエッチングは速やかに行われ
る。従って、厚い低温酸化層が除去された後ベース酸化
層が幾分か残ることになる。しかしながら、図７及び図
８の低温酸化層のフィールド注入マスク部分を除去する
間に、フィールド領域のベース酸化層がすべて除去され
てしまうような厚い低温酸化層を、イオン注入をブロッ
クするために使用するのは望ましくない。フィールド領
域上にベース酸化層が殆ど失われた場合には、この後に
続くフィールド酸化工程に於いてシリコンに格子欠陥が
生ずることになる。
【００４１】図２２〜図３０は、本発明による実施態様
を明示したものである。フィールド領域への注入過程に
於いて、本発明によらずに厚い低温酸化層をイオンをブ
ロックするために使用する代わりに、薄い低温酸化層が
設けられ、また低温酸化層の上に追加的なポリシリコン
層を形成し、それが注入マスクとしての役割を果たすも
のである。
【００４２】図２２に示すのは、基盤シリコン若しくは
エピタキシャルシリコン４０１上に配置されたベース酸
化層４００である。ベース酸化層４００は、例えば、９
００℃での熱酸化により５００Åの厚さに成長させられ
る。例えば１０００Åの厚さをもつ窒化層４０２はベー
ス酸化層４００上に形成され、例えば２００Åの厚さに
４００℃で成長させられる低温酸化層４０３は、窒化層
４０２上に形成される。また、例えば２０００Åの厚い
ポリシリコン層４０４は、約６４０℃で低温酸化層４０
３上に付着させられる。
【００４３】ある実施態様に於いては、窒化層の表面が
（例えば熱酸化によって）酸化され、ポリシリコンが窒
化層の上で剥げ落ちることなく成長するのを容易にす
る。この熱酸化処理はベース酸化層の厚みを増すことに
ついても有利に働くので、後に続く能動領域上の低温酸
化層の除去時に、ベース酸化層が初めからより厚くなっ
ていることになる。
【００４４】図２３に示すのは、能動領域のポリシリコ
ン層４０４の上部に配置されたフォトレジストマスクで
ある。フィールド領域に配置されたポリシリコン層の一
部は、例えばＲＩＥ ドライプラズマエッチング（a Dr
ytek384T,an AMT-5000,若しくはa LAM Research dry pl
asma etcher）を用いてエッチングされる。図２４は、
フィールド注入マスクとなったポリシリコン４０４Ａを
示している。
【００４５】ポリシリコン部４０４Ａを形成した後、ポ
リシリコン部４０４Ａは、フィールド注入マスクの低温
酸化層４０３Ａを形成する間、エッチングからの保護膜
として用いられる。エッチングには、短時間のＨＦ１
０：１のウェットエッチング又はドライエッチングが用
いられる。図２５に示すのは以上の結果の構造である。
低温酸化層は薄いので、アンダカットは僅かである。
【００４６】こうして、フィールド領域の注入がなされ
る。フィールド注入は、例えば、ほぼ２０００Åの厚さ
のポリシリコン層を用いた典型的な閾値フィールド注入
工程には、４０〜６０ＫｅＶの注入エネルギーで１×１
０14ドーズ／ｃｍ2 の硼素イオンによる。約４０００Å
かそれ以上の厚いポリシリコンを使用した場合には、硼
素イオンは、例えば１４０ＫｅＶで０．３μｍの深さ
に、将来フィールド酸化領域となる部分に深く注入され
る。
【００４７】注入マスクは、ポリシリコン部４０４Ａ、
低温酸化部４０３Ａ、窒化層４０２、ベース酸化層を有
し、能動領域をマスクしている。フィールド領域の上部
に配置された窒化層４０２とベース酸化層４００は、そ
れだけでは注入されたイオンをブロックするのに十分で
はなく、フィールド領域は窒化層、ベース酸化層を通し
て注入される。図２６に示すのは以上の結果の構造であ
る。領域４０６がフィールド注入領域となる。
【００４８】フィールド注入工程の終了後、窒化層４０
２のフィールド領域上の部分は、適当なエッチング（例
えばTegal dry etcherのような）によって除去され、こ
れによって窒化部４０２Ａが形成される。この結果は、
図２７に示されている。
【００４９】そして、能動領域上のポリシリコン部４０
４Ａは、上記のようにＲＩＡドライプラズマエッチング
によって除去される。この結果は、図２８に示されてい
る。
【００５０】次に、低温酸化部４０３Ａが、短時間のＨ
Ｆ１０：１のウェットエッチング又はドライエッチング
によって除去される。低温酸化部４０３Ａは、注入マス
クのポリシリコン部４０４Ａをのせるために、ベース酸
化層の厚みとの関係で、適当に薄く作られているので、
低温酸化層４０３Ａをエッチングで除去した後、フィー
ルド領域にはベース酸化層が一層残ることとなる。図２
９には、フィールド領域上に残ったベース酸化層４００
の一部が図示されている。能動領域には、完全に厚みを
残したベース酸化層が残っている。
【００５１】次に、フィールド酸化層が成長し、薄い窒
化層部分４０２Ａにバードビークが形成される。この結
果を図３０が示している。図２２〜図３０には、１つの
発明の実施態様を明示するため、特定の厚さや構造が示
されているが、ここに示された厚さ、温度、エッチング
工程、特定の材料は、単に１つの可能な実施態様の例示
に過ぎないことは、理解されるであろう。他の実施態様
に於いては、例えば金属層を、ポリシリコン層４０４に
加えて若しくはその代わりに使用し得る。窒化層を、ポ
リシリコン層４０４に代えて使用することも可能であ
る。
【００５２】他の実施態様には、フィールド領域上の窒
化層４０２の一部を、図２５のフィールド注入工程の前
に除去するものもある。図２５及び図２６には、所望に
応じて除去される窒化層が線影を付して示されている。
【００５３】上記の実施態様として、本発明について述
べてきたが、これは、添付された請求の範囲に述べる本
発明の範囲を逸脱することなく、他の製造方法を用いた
改作、変更を成し得る。本発明は、上記のＢｉＣＤＭＯ
Ｓ工程を用いたものに限定されることなく、フィールド
酸化層が下層をなすフィールド注入領域と自己整合をな
す工程が用いられるものである。従って、上記の望まし
い実施態様は、単に説明のために提示されたものであ
り、請求の範囲に述べる本発明の範囲をいかなる意味で
も限定するものではない。
【００５４】
【発明の効果】本発明によれば、余分な選択的酸化工程
や厚い窒化層を設けるといった手間をかけること無く、
フィールド注入にあたって必要な能動領域のマスクを設
けることができる。
【図面の簡単な説明】
【図１】従来技術による厚い窒化層のＬＯＣＯＳマスク
の横断面図である。
【図２】従来技術による厚い窒化層のＬＯＣＯＳマスク
を用いたフィールド領域と能動領域の間の自己整合境界
の横断面図である。
【図３】本発明の実施態様の１つに従ったフィールド酸
化層の構造を形成する諸段階の横断面図である。
【図４】本発明の実施態様の１つに従ったフィールド酸
化層の構造を形成する諸段階の横断面図である。
【図５】本発明の実施態様の１つに従ったフィールド酸
化層の構造を形成する諸段階の横断面図である。
【図６】本発明の実施態様の１つに従ったフィールド酸
化層の構造を形成する諸段階の横断面図である。
【図７】本発明の実施態様の１つに従ったフィールド酸
化層の構造を形成する諸段階の横断面図である。
【図８】本発明の実施態様の１つに従ったフィールド酸
化層の構造を形成する諸段階の横断面図である。
【図９】本発明の実施態様の１つに従ったフィールド酸
化層の構造を形成する諸段階の横断面図である。
【図１０】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１１】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１２】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１３】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１４】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１５】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１６】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１７】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１８】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図１９】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図２０】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図２１】本発明の実施態様の１つを組み込んだＢｉＣ
ＤＭＯＳ工程の横断面図である。
【図２２】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【図２３】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【図２４】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【図２５】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【図２６】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【図２７】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【図２８】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【図２９】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【図３０】本発明に従う他の実施態様を図解（一定の尺
度に従っていない）したものである。
【符号の説明】
１ 窒化層 ２ 酸化層 ３ 自己整合境界 ４ バードビーク ５ チャネルストップ領域 ６ フィールド酸化層 ７ 基盤 ２０１ 自己整合境界 ２０１Ａ 側壁 ２０２ 能動領域 ２０３ フィールド領域 ２０４ ベース酸化層 ２０５ 本体の半導体 ２０６ 窒化層 ２０７ ＬＴＯ層（低温酸化層） ２０８ チャネルストップ領域 ２１０ バードビーク ２１１ フィールド酸化層 ３００ Ｐ＋領域 ３０１ Ｐ＋領域 ３０２ 基盤 ３０３ Ｎ＋領域 ３０４ Ｎ＋領域 ３０５ エピタキシャル層 ３０６ Ｐ＋領域 ３０７ Ｐ＋領域 ３０８ Ｎ＋領域 ３０９ Ｎ＋領域 ３１０Ａ Ｐウェル ３１０Ｂ Ｐウェル ３１２ Ｎ＋シンカー ３１３ Ｐ＋領域 ３１４ ベース酸化層 ３１５ 窒化層 ３１６ ＬＴＯ層（低温酸化層） ３１７Ａ 残った窒化層／ＬＴＯ層 ３１７Ｂ 残った窒化層／ＬＴＯ層 ３１７Ｃ 残った窒化層／ＬＴＯ層 ３１７Ｄ 残った窒化層／ＬＴＯ層 ３１８Ａ フィールド領域露出部分 ３１８Ｂ フィールド領域露出部分 ３１８Ｃ フィールド領域露出部分 ３１８Ｄ フィールド領域露出部分 ３１９Ａ 浅いＮ型領域 ３１９Ｂ 浅いＮ型領域 ３１９Ｃ 浅いＮ型領域 ３１９Ｄ 浅いＮ型領域 ３１９Ｂ１ フィールド注入時にマスクされていない浅
いＮ型領域 ３１９Ｂ２ フィールド注入時にマスクされている浅い
Ｎ型領域 ３１９Ｃ１ フィールド注入時にマスクされている浅い
Ｎ型領域 ３１９Ｃ２ フィールド注入時にマスクされていない浅
いＮ型領域 ３１９Ｃ３ フィールド注入時にマスクされている浅い
Ｎ型領域 ３１９Ｄ１ フィールド注入時にマスクされている浅い
Ｎ型領域 ３１９Ｄ２ フィールド注入時にマスクされていない浅
いＮ型領域 ３２０Ａ フィールド酸化領域 ３２０Ｂ フィールド酸化領域 ３２０Ｃ フィールド酸化領域 ３２０Ｄ フィールド酸化領域 ３２１ フォトレジストマスク ４００ ベース酸化層 ４０１ 基盤若しくはエピタキシャルシリコン ４０２ 窒化層 ４０２Ａ 窒化層 ４０３ ＬＴＯ層（低温酸化層） ４０３Ａ ＬＴＯ層（低温酸化層） ４０４ ポリシリコン層 ４０４Ａ ポリシリコン層 ４０５ ポリシリコンマスク ４０６ フィールド注入領域
フロントページの続き (72)発明者 デイビッド・ジー・グラッソ アメリカ合衆国カリフォルニア州95132・ サンノゼ・マットスアベニュー 3012 (72)発明者 ジュン−ウェイ・チェン アメリカ合衆国カリフォルニア州95070・ サラトガ・ブリーマードライブ 19725

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体材料の表面上のベース酸化層を
    熱成長させる過程と、 前記ベース酸化層上の窒化層の形成の過程と、 前記窒化層上のマスク層の形成の過程と、 前記マスク層の一部及び前記低温酸化層の一部が、少な
    くとも注入マスクの一部分を形成するように、前記低温
    酸化層及び前記マスク層のパターンを形成する過程と、 前記半導体材料の第１の領域をマスクするために前記注
    入マスクを用いた、前記半導体材料の第２の領域へのド
    ーパントイオン（ｄｏｐａｎｔ ｉｏｎｓ）の注入の過
    程と、 前記窒化層が前記半導体材料の前記第１の領域上に配置
    され、前記半導体材料の前記第２の領域上には配置され
    ないように、前記低温酸化層の一部及び前記マスク層の
    一部を除去する過程と、 前記除去の後に、前記半導体材料の前記第２の領域に於
    いて、フィールド酸化層を熱成長させる過程とを有す
    る、フィールド注入領域が下層をなすフィールド酸化層
    形成方法。
  2. 【請求項２】 前記マスク層がポリシリコン層である
    ことを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記マスク層が金属層であることを特
    徴とする請求項１に記載の方法。
  4. 【請求項４】 前記フィールド酸化層を、前記除去の
    後に熱成長させているときに、前記ベース酸化層の少な
    くとも一部が前記第２の領域に残っていることを特徴と
    する請求項１に記載の方法。
  5. 【請求項５】 前記ドーパントイオンが、前記マスク
    層を通過するだけの十分なエネルギーで注入されること
    を特徴とする請求項１に記載の方法。
  6. 【請求項６】 前記マスク層がポリシリコン層であっ
    て、 前記ドーパントイオンが、前記マスク層を通過するだけ
    の十分なエネルギーで注入されることを特徴とし、 前記フィールド酸化層を、前記除去の後に熱成長させて
    いるときに、前記ベース酸化層の少なくとも一部が前記
    第２の領域に残っていることを特徴とする請求項１に記
    載の方法。
  7. 【請求項７】 前記マスク部と前記低温酸化部とが、
    前記注入マスクに事実上垂直の側壁をなすことを特徴と
    する請求項２に記載の方法。
  8. 【請求項８】 前記ドーパントイオンが、前記窒化層
    を通して注入されることを特徴とする請求項１に記載の
    方法。
  9. 【請求項９】 前記第２の領域上に設けられた前記窒
    化層が、前記ドーパントイオンの注入に先だって除去さ
    れることを特徴とする請求項１に記載の方法。
  10. 【請求項１０】 前記低温酸化層の形成に先だって、
    前記窒化層上に熱酸化をなす過程を更に有する請求項１
    に記載の方法。
  11. 【請求項１１】 半導体材料の表面上にベース酸化層
    を形成する過程と、 前記ベース酸化層上に窒化層を形成する過程と、 前記半導体材料の第２領域にドーパントイオンを注入時
    に、少なくとも注入マスクの一部として、前記半導体材
    料の第１領域上に配置される、低温酸化層とポリシリコ
    ン層のサンドイッチ構造を用いる過程と、 前記窒化層が前記半導体材料の前記第１領域上にはある
    が、前記第２領域上には無いように、前記低温酸化層と
    ポリシリコン層のサンドイッチ構造を除去する過程と、 前記除去の後に、前記半導体材料の前記第２領域に於い
    て、前記フィールド酸化層を熱成長させる過程とを有す
    る、フィールド注入領域が下層をなすフィールド酸化層
    形成方法。
JP7131124A 1994-05-02 1995-05-01 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法 Pending JPH07307305A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/236,299 US5439842A (en) 1992-09-21 1994-05-02 Low temperature oxide layer over field implant mask
US08/236,299 1994-05-02

Publications (1)

Publication Number Publication Date
JPH07307305A true JPH07307305A (ja) 1995-11-21

Family

ID=22888949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7131124A Pending JPH07307305A (ja) 1994-05-02 1995-05-01 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法

Country Status (4)

Country Link
US (1) US5439842A (ja)
EP (1) EP0681324A3 (ja)
JP (1) JPH07307305A (ja)
DE (1) DE681324T1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268242B1 (en) * 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
US6172383B1 (en) 1997-12-31 2001-01-09 Siliconix Incorporated Power MOSFET having voltage-clamped gate
DE10027397A1 (de) * 2000-06-02 2001-12-13 Graffinity Pharm Design Gmbh Oberfläche zur Immobilisierung von Liganden
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
JP4804734B2 (ja) * 2004-09-29 2011-11-02 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
CN104238262A (zh) * 2013-06-14 2014-12-24 深圳市力振半导体有限公司 一种用半导体晶圆片来制备的掩模版

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
CA1001771A (en) * 1973-01-15 1976-12-14 Fairchild Camera And Instrument Corporation Method of mos transistor manufacture and resulting structure
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
IT1166587B (it) * 1979-01-22 1987-05-05 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
FR2579828A1 (fr) * 1985-03-29 1986-10-03 Thomson Csf Procede d'oxydation localisee pour l'obtention d'oxyde epais
IT1200725B (it) * 1985-08-28 1989-01-27 Sgs Microelettronica Spa Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa
GB2186117B (en) * 1986-01-30 1989-11-01 Sgs Microelettronica Spa Monolithically integrated semiconductor device containing bipolar junction,cmosand dmos transistors and low leakage diodes and a method for its fabrication
US4879583A (en) * 1986-03-03 1989-11-07 Rockwell International Corporation Diffused field CMOS-bulk process and CMOS transistors
US4829019A (en) * 1987-05-12 1989-05-09 Texas Instruments Incorporated Method for increasing source/drain to channel stop breakdown and decrease P+/N+ encroachment
US4812418A (en) * 1987-11-27 1989-03-14 Motorola, Inc. Micron and submicron patterning without using a lithographic mask having submicron dimensions
US4912062A (en) * 1988-05-20 1990-03-27 Motorola, Inc. Method of eliminating bird's beaks when forming field oxide without nitride mask
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
DE69033940T2 (de) * 1989-12-22 2002-10-17 Samsung Semiconductor, Inc. Verfahren zur Herstellung vergrabener Zonen für integrierte Schaltungen
JPH04348053A (ja) * 1991-05-24 1992-12-03 Nippon Steel Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE681324T1 (de) 1996-08-29
EP0681324A3 (en) 1996-12-27
US5439842A (en) 1995-08-08
EP0681324A2 (en) 1995-11-08

Similar Documents

Publication Publication Date Title
US6271070B2 (en) Method of manufacturing semiconductor device
US4554726A (en) CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
JPH0697665B2 (ja) 集積回路構成体の製造方法
JP2000156497A (ja) 半導体装置の製造方法
US5086005A (en) Bipolar transistor and method for manufacturing the same
JP2619340B2 (ja) 半導体素子の高電圧トランジスタ構造及びその製造方法
KR100233153B1 (ko) 자기-정합 실리사이드 베이스 바이폴라 트랜지스터 및 저항과 그 제조 방법
US6258693B1 (en) Ion implantation for scalability of isolation in an integrated circuit
JPH07307305A (ja) 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法
US5328866A (en) Low temperature oxide layer over field implant mask
US5773336A (en) Methods of forming semiconductor active regions having channel-stop isolation regions therein
US5994190A (en) Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film
JP2775765B2 (ja) 半導体装置の製造法
JPH03262154A (ja) ＢｉＣＭＯＳ型半導体集積回路の製造方法
JP2629615B2 (ja) 半導体装置の製造方法
JPS60241259A (ja) リ−ド・オンリ−・メモリの製造方法
JPH0316150A (ja) 半導体素子の製造方法
JP3057692B2 (ja) 半導体装置の製造方法
KR0167231B1 (ko) 반도체장치의 격리방법
JPH04116933A (ja) 半導体装置の製造方法
KR0164729B1 (ko) 산소 이온 주입을 이용한 래치업 방지형 바이시모스 반도체 장치 및 그 제조 방법
EP0638927A1 (en) Method for manufacturing a field oxide region
JPH01181557A (ja) 半導体装置の製造方法
JPH04252032A (ja) Ｎウエルスチーム酸化工程を省略し、ブランケットｐウエル打ち込み工程によりシリコン基板上にｎウエルおよびｐウエルを形成させる方法
JPH03231457A (ja) 相補型ｍｏｓ半導体装置および半導体装置の製造方法