CN104238262A - 一种用半导体晶圆片来制备的掩模版 - Google Patents

Abstract

本发明公开了一种用半导体晶圆片透过蚀刻方法来制备掩模版的方法，包括以下特征：晶圆片的厚度为50μm至3000μm不等，晶圆片中有所需的穿通的特征图形，这穿通的特征图形是透过蚀刻方法来形成的，图形的宽度尺寸为5μm至400μm不等，几何图形可以是规则的和不规则的。

Description

一种用半导体晶圆片来制备的掩模版

技术领域

本发明涉及一种掩模版的制备技术领域，具体的说，涉及一种用半导体晶圆片透过蚀刻方法来制备掩模版的方法。

背景技术

半导体集成电路是将晶体管，二极管等等有源元件和电阻器，电容器等无源元件，按照一定的电路互联，“集成”在一块半导体单晶片上，从而完成特定的电路或者系统功能。

半导体集成电路制作工艺主要是通过氧化、光刻、扩散或离子注入、化学气相淀积蒸发或溅射等一系列工艺，一层一层地将整个电路的全部元件、它们的隔离以及金属互连图形同时制造在一个单晶片上，形成一个三维电路网络。

半导体集成电路制作中的光刻工艺，一般要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序，最终在半导体晶体表面的介质层上形式各种掺杂窗口、电极接触孔或在导电层上刻蚀金属互连图形。光刻工艺需要一整套(几块多至十几块)相互间能精确套准的、具有特定几何图形的光复印掩蔽模版，简称光掩模版。

半导体集成电路制作中，经常在硅片的表面积淀光刻涂层，利用光刻工艺透过光掩模版暴露出硅片表面的特征图形部分，然后使用离子注入的方法把杂质离子对硅片表面注入相应的掺杂剂，接着清除掉光刻涂层。

有些半导体功率器件如场截止绝缘栅双极晶体管(Field Stop IGBT)和非穿通型绝缘栅双极晶体管(Non-punchthrough IGBT，缩写为NPT-IGBT)等，它的芯片制造工艺主要分为两大部分：即前道工序和后道工序。前道工序主要是把器件的前面结构造在FZ N型硅片的表面上。接着把FZ硅片磨薄至所需厚度，然后在完成磨薄工艺后的FZ N型硅片的背面，用离子注入法注入所需的掺杂剂。一般情况下，背面离子注入是地毯式的，不需要光刻。有些时候，背面离子注入却不是地毯式的，需要光刻工艺把掺杂剂离子注入至特征图形部分，这个时候一般的光刻工艺遇到困难，因为完成了前道工序的硅片表面上有金属，有些完成磨薄工艺后的硅片非常薄，不容易进行一般光刻工艺的处理，这时要把掺杂剂离子注入至硅片背面的特征图形部分有两种方法：

(1)采用临时键合与键合分离方法：这方法是把硅片的前面与载体键合一起，之后硅片背面便可进行一般的光刻和离子注入工艺，把掺杂剂离子注入至硅片背面的特征图形部分，完成所需步骤后，便使用键合分离法把硅片无损地与载体分离开。

(2)采用不锈钢薄片掩模版：在不锈钢薄片掩模版上附有特征图形部分的开孔，这方法是把硅片需要离子注入的一面放在不锈钢薄片掩模版面的上面，固定好后使可对硅片进行离子注入，在不锈钢薄片掩模版面上没有开孔的部分没有被注入，有开孔的部分，掺杂剂会注入到硅片表面上形成P型区或n型区。

以上两种方案都可达到对完成磨薄工艺后非常薄的硅片的背面注入掺杂剂离子至其特征图形部分，但他们都有一些缺点，方案一的工艺制备比较复杂，不利于成本和制造，方案二的不锈钢薄片掩模版不容易制备，而且有困难制作较小尺寸的几何图形，他们这些缺点有待改善。

发明内容

本发明的目的在于提出一新的掩模版制备方法，这方法是用半导体晶圆片透过蚀刻方法来制备。这掩模版容易制备又便宜，相对于不锈钢薄片掩模版，又可制作较小尺寸的几何图形，用这新的掩模版可以很容易地把掺杂剂离子注入至硅片特征图形部分，又没有有害物质如重金属等被带进硅片中，如果有必要，还可与硅片另一面的几何图形对准，这掩模版也用于带电高能粒子辐照中，图1是这掩模版的俯视图。

本发明有如下不同的实施例：

实施例(1)：本发明所述的新的掩模版是用半导体晶圆片如硅片来制备的，晶圆片厚度一般薄于700um但厚于50um，用光刻和腐蚀法或蚀刻方法在晶圆片上开孔，形成所需的穿通的特征图形，如果晶片太薄难以进行光刻和腐蚀或蚀刻处理，可以采用临时键合与键合分离方法。

实施例(2)：用实施例(1)制备出单片硅材料的掩模版，然后用几片制备好的硅材料的掩模版键合起来合成单一的但较厚的掩模版，单片硅材料的掩模版外表面可以有一氧化硅层，这有助硅材料的掩模版之间的键合。

附图说明

附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：

图1是本发明提出的一种新的掩模版的俯视示意图；

图2是本发明实施例1通过采用光刻和干蚀来暴露出硅片表面的示意图；

图3是本发明实施例1完成深沟槽刻蚀的示意图；

图4是本发明实施例2通过采用光刻和干蚀来暴露出硅片前表面的示意图；

图5是本发明实施例2完成硅片前表面深沟槽刻蚀的示意图；

图6是本发明实施例2通过采用光刻和干蚀来暴露出硅片背表面的示意图；

图7是本发明实施例2完成硅片前面和背面深沟槽刻蚀的示意图；

图8是本发明实施例3在单片硅掩模版外表面形式一氧化硅层的示意图；

图9是本发明实施例3两片或更多片键合的硅材料掩模版的示意图。

参考符号表：

10    硅材料

11    氧化层

12    光刻涂层

13    深沟槽

14    优选实施例二的硅片前面的深沟槽

15    优选选实施例二的硅片背面的深沟槽

16    氧化硅层

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

优选实施例一：

如图2所示，在硅片10表面采用积淀或热生长方式形成氧化层11(厚度为0.3um至3um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层12，然后通过掩模形成图案暴露出氧化层的一些部分，对掩模形成图案暴露出的氧化层进行干蚀后，暴露出硅片表面，然后清除掉光刻涂层。

如图3所示，通过蚀刻法(如Bosch Process法)形成深沟槽13，沟槽宽度尺寸为5um至400um不等，几何图形可以是规则的和不规则的，该深沟槽13延伸并穿通硅片。

优选实施例二：

如图4所示，选用表面和背面都光滑的硅片，在硅片表面和背面采用积淀或热生长方式形成氧化层11(厚度为0.3um至3um氧化物硬光罩)，在氧化层表面再积淀一层光刻涂层12，然后通过掩模形成图案暴露出氧化层的一些部分，对掩模形成图案暴露出的氧化层进行干蚀后，暴露出硅片表面，然后清除掉光刻涂层。

如图5所示，通过蚀刻形成深沟槽14，沟槽宽度尺寸为5um至400um不等，几何图形可以是规则的和不规则的，该深沟槽14延伸至硅片中间左右。

如图6所示，在硅片背面的氧化层上积淀一层光刻涂层12，然后通过掩模与硅片前面的几何图形对准形成与硅片前面的几何图形对准的图案暴露出氧化层的一些部分，对掩模形成图案暴露出的氧化层进行干蚀后，暴露出硅片表面，然后清除掉光刻涂层。

如图7所示，通过蚀刻形成深沟槽15，该深沟槽15从硅片背面延伸至硅片中间左右并与硅片前面的几何图形接通。

优选实施例三：

如图8所示，用优选实施例(1)或优选实施例(2)制备出单片硅材料的掩模版，然后在单片硅材料的掩模版外表面形式一氧化硅层16，这有助硅材料的掩模版之间的键合。

如图9所示，然后用以上两片或更多片制备好的硅材料的掩模版键合起来合成单一的但较厚的掩模版。，

最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用别的半导体材料晶圆片来制备，蚀刻方法可用干法蚀刻或湿法蚀刻或干湿法混合蚀刻，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种用于离子注入或带电高能粒子辐照的掩模版，包括以下部分：

(1)掩模版是用半导体晶圆片透过蚀刻方法来制备的；

(2)晶圆片中有所需的穿通的特征图形。

2.根据权利要求1所述的掩模版，其特征在于，在部分(1)中的掩模版可以是用两片或更多片制备好的硅材料的掩模版键合起来合成单一的但较厚的掩模版。

3.根据权利要求1所述的掩模版，其特征在于，在部分(1)中的半导体晶圆片是硅晶圆片，外表面可以有一氧化硅层，氧化硅层厚度薄于3um。

4.根据权利要求1所述的掩模版，其特征在于，在部分(1)中的半导体晶圆片的厚度为50um至3000um不等。

5.根据权利要求1所述的掩模版，其特征在于，在部分(1)中的蚀刻方法可以是干法蚀刻或湿法蚀刻或干湿法混合蚀刻。

6.根据权利要求1所述的掩模版，其特征在于，在部分(2)中的穿通的特征图形的宽度尺寸为5um至400um不等。

7.根据权利要求1所述的掩模版，其特征在于，在部分(2)中的穿通的特征图形可以是规则的和不规则的。