CN104409327A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN104409327A
CN104409327A CN201410663095.5A CN201410663095A CN104409327A CN 104409327 A CN104409327 A CN 104409327A CN 201410663095 A CN201410663095 A CN 201410663095A CN 104409327 A CN104409327 A CN 104409327A
Authority
CN
China
Prior art keywords
trap
alignment mark
zero layer
deep
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410663095.5A
Other languages
English (en)
Inventor
刘华明
熊淑萍
黄栋栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410663095.5A priority Critical patent/CN104409327A/zh
Publication of CN104409327A publication Critical patent/CN104409327A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种半导体器件制造方法，将硅片深阱注入层版图与零层对准标记版图集成在同一块光罩上，干法刻蚀后同时形成深阱注入区和零层对准标记，然后进行深阱离子注入，完成掺杂工艺，再去除光刻胶，后继进行深阱推进。对于没有深阱注入层，但有先于有源区形成的N阱(或P阱)层的，可以集成零层刻蚀和N阱(或P阱)层注入工艺，零层对准标记和N阱(或P阱)注入掺杂同时完成。本发明的半导体器件制造方法，将形成有源区之前的两次光刻合并为一次，消减了流程，节省了一道光刻及去胶工艺成本。

Description

半导体器件制造方法
技术领域
本发明涉及半导体制造技术，特别涉及一种半导体器件制造方法。
背景技术
对于高压器件或者具有多阱工程的半导体制造工艺，深阱或阱工程需要在有源区形成前完成。
深阱、阱工程及有源区的图形套准均通过零层对准标记(MARK)进行，零层对准标记(MARK)在第一道光刻和刻蚀形成。
通常的半导体器件制造工艺流程，包括以下步骤：
(1).零层氧化，在硅衬底上形成氧化层，如图1所示；
(2).零层对准标记光刻，如图2所示；
(3).零层对准标记刻蚀，形成零层对准标记(MARK)，如图3所示；
(4).零层去胶，如图4所示；
(5).深阱光刻(套准零层)，如图5所示；
(6).深阱离子注入，如图6所示；
(7).深阱去胶，如图7所示；
(8).深阱推进，如图8所示；
(9).N/P阱光刻(套准零层)，N/P阱离子注入，去胶，推进；
(10).去除氧化层，衬垫(pad)氧化，氮化硅生长；
(11).有源区光刻(套准零层)，刻蚀，去胶。
发明内容
本发明要解决的技术问题是提供半导体器件制造方法，能减少形成有源区之前的光刻次数，消减流程，节省光刻及去胶工艺成本。
为解决上述技术问题，本发明提供的一种半导体器件制造方法，包括以下步骤：
一.零层氧化，在硅衬底上形成氧化层；
二.零层对准标记与深阱光刻；
三.零层对准标记与深阱刻蚀，形成零层对准标记及深阱注入区；
四.深阱离子注入；
五.去除光刻胶；
六.深阱推进；
七.进行后续工艺。
较佳的，所述零层对准标记与深阱刻蚀，采用干法刻蚀。
较佳的，零层对准标记与深阱刻蚀的刻蚀深度，为500到1000埃。
较佳的，所述后续工艺，包括以下步骤：
7.1 N/P阱光刻，N/P阱离子注入，去胶，推进；
7.2.去除氧化层，衬垫氧化，氮化硅生长；
7.3.有源区光刻，刻蚀，去胶。
为解决上述技术问题，本发明提供的另一种半导体器件制造方法，包括以下步骤：
一.零层氧化，在硅衬底上形成氧化层；
二.零层对准标记与N阱(或P阱)光刻；
三.零层对准标记与N阱(或P阱)刻蚀，形成零层对准标记及N阱(或P阱)注入区；
四.N阱(或P阱)离子注入；
五.去除光刻胶；
六.N阱(或P阱)推进；
七.进行后续工艺。
较佳的，所述零层对准标记与N阱(或P阱)刻蚀，采用干法刻蚀。
较佳的，所述后续工艺，包括以下步骤：
7.1 P阱(或N阱)光刻，P阱(或N阱)离子注入，去胶，推进；
7.2.去除氧化层，衬垫氧化，氮化硅生长；
7.3.有源区光刻，刻蚀，去胶。
本发明的半导体器件制造方法，将硅片深阱注入层版图与零层对准标记版图集成在同一块光罩上，干法刻蚀后同时形成深阱注入区和零层对准标记，然后进行深阱离子注入，完成掺杂工艺，再去除光刻胶，后继进行深阱推进。对于没有深阱注入层，但有先于有源区形成的N阱(或P阱)层的，可以集成零层刻蚀和N阱(或P阱)层注入工艺，零层对准标记和N阱(或P阱)注入掺杂同时完成。本发明的半导体器件制造方法，将形成有源区之前的两次光刻(一次零层与一次阱)合并为一次，消减了流程，节省了一道光刻及去胶工艺成本。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是通常的半导体器件制造工艺流程零层氧化完成示意图；
图2是通常的半导体器件制造工艺流程零层对准标记光刻完成示意图；
图3是通常的半导体器件制造工艺流程零层对准标记刻蚀完成示意图；
图4是通常的半导体器件制造工艺流程零层去胶完成示意图；
图5是通常的半导体器件制造工艺流程深阱光刻完成示意图；
图6是通常的半导体器件制造工艺流程深阱离子注入完成示意图；
图7是通常的半导体器件制造工艺流程深阱去胶完成示意图；
图8是通常的半导体器件制造工艺流程深阱推进完成示意图；
图9是本发明的半导体器件制造工艺流程一实施例零层对准标记与深阱光刻完成示意图；
图10是本发明的半导体器件制造工艺流程一实施例零层对准标记与深阱刻蚀完成示意图；
图11是本发明的半导体器件制造工艺流程一实施例深阱离子注入完成示意图；
图12是本发明的半导体器件制造工艺流程一实施例去除光刻胶完成示意图；
图13是本发明的半导体器件制造工艺流程一实施例深阱推进完成示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
半导体器件制造方法，包括以下步骤：
一.零层氧化，在硅衬底上形成氧化层，如图1所示；
二.零层对准标记与深阱光刻，如图9所示；
三.零层对准标记与深阱刻蚀，形成零层对准标记(MARK)及深阱注入区，如图10所示；
四.深阱离子注入，如图11所示；
五.去除光刻胶，如图12所示；
六.深阱推进，如图13所示；
七.进行后续工艺。
较佳的，零层对准标记与深阱刻蚀，采用干法刻蚀。
较佳的，零层对准标记与深阱刻蚀的刻蚀深度(从氧化层底面往下的深度)为500到1000埃。
较佳的，所述后续工艺，包括以下步骤：
7.1 N/P阱光刻(套准零层)，N/P阱离子注入，去胶，推进；
7.2.去除氧化层，衬垫(pad)氧化，氮化硅生长；
7.3.有源区光刻(套准零层)，刻蚀，去胶。
实施例一的半导体器件制造方法，将硅片(chip)深阱注入层版图(layout)与零层对准标记(MARK)版图集成在同一块光罩(MASK)上，零层对准标记(MARK)置于硅片(chip)的切割槽(Scribe Line)内，干法刻蚀后同时形成深阱注入区和零层对准标记，然后进行深阱离子注入，完成掺杂工艺，再去除光刻胶，后继进行深阱推进。后继的N/P阱注入及有源区光刻可利用上述在形成深阱注入区的同时形成的零层对准标记(MARK)进行套准。
实施例一的半导体器件制造方法，集成了零层刻蚀和深阱注入工艺，将形成有源区之前的两次光刻(一次零层与一次深阱)合并为一次，零层对准标记(MARK)和深阱注入掺杂同时完成，消减了流程，节省了一道光刻及去胶工艺成本。
实施例一的半导体器件制造方法，虽然会造成深阱注入区与阱外有一台阶形貌(台阶高度500-1000A)，但深阱内器件处于同一水平上，因此对阱内器件没有影响；深阱与阱外交界处后继通常有LOCOS(Local Oxidation of Silicon，硅的局部氧化)或者STI(浅沟槽隔离结构)进行器件隔离，另外后继热氧化及腐蚀工艺也会消减台阶差异，因此对整个芯片器件没有不良影响。
实施例二
半导体器件制造方法，包括以下步骤：
一.零层氧化，在硅衬底上形成氧化层；
二.零层对准标记与N阱(或P阱)光刻；
三.零层对准标记与N阱(或P阱)刻蚀，形成零层对准标记(MARK)及N阱(或P阱)注入区；
四.N阱(或P阱)离子注入；
五.去除光刻胶；
六.N阱(或P阱)推进；
七.进行后续工艺。
较佳的，所述零层对准标记与N阱(或P阱)刻蚀，采用干法刻蚀。
较佳的，所述后续工艺，包括以下步骤：
7.1 P阱(或N阱)光刻(套准零层)，P阱(或N阱)离子注入，去胶，推进；
7.2.去除氧化层，衬垫(pad)氧化，氮化硅生长；
7.3.有源区光刻(套准零层)，刻蚀，去胶。
实施例二的半导体器件制造方法，将半导体器件(chip)N阱(或P阱)层版图(layout)与零层对准标记(MARK)版图集成在同一块光罩(MASK)上，零层对准标记(MARK)置于硅片(chip)的切割槽(Scribe Line)内，干法刻蚀后同时形成N阱(或P阱)层和零层对准标记，然后进行N阱(或P阱)离子注入，再去除光刻胶。后继的P阱(或N阱)光刻与有源区光刻可利用上述在形成N阱(或P阱)层的同时形成的零层对准标记(MARK)进行套准。
实施例二的半导体器件制造方法，集成了零层刻蚀和N阱(或P阱)层注入工艺，将形成有源区之前的两次光刻合并为一次，零层对准标记(MARK)和N阱(或P阱)注入掺杂同时完成，适用于虽没有深阱注入层，但有先于有源区形成的N阱(或P阱)层的工艺，消减了流程，节省了一道光刻及去胶工艺成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (7)

1.一种半导体器件制造方法，其特征在于，包括以下步骤：
一.零层氧化，在硅衬底上形成氧化层；
二.零层对准标记与深阱光刻；
三.零层对准标记与深阱刻蚀，形成零层对准标记及深阱注入区；
四.深阱离子注入；
五.去除光刻胶；
六.深阱推进；
七.进行后续工艺。
2.根据权利要求1所述的半导体器件制造方法，其特征在于，
所述零层对准标记与深阱刻蚀，采用干法刻蚀。
3.根据权利要求1所述的半导体器件制造方法，其特征在于，
零层对准标记与深阱刻蚀的刻蚀深度，为500到1000埃。
4.根据权利要求1所述的半导体器件制造方法，其特征在于，
所述后续工艺，包括以下步骤：
7.1N/P阱光刻，N/P阱离子注入，去胶，推进；
7.2.去除氧化层，衬垫氧化，氮化硅生长；
7.3.有源区光刻，刻蚀，去胶。
5.一种半导体器件制造方法，其特征在于，包括以下步骤：
一.零层氧化，在硅衬底上形成氧化层；
二.零层对准标记与N阱(或P阱)光刻；
三.零层对准标记与N阱(或P阱)刻蚀，形成零层对准标记及N阱(或P阱)注入区；
四.N阱(或P阱)离子注入；
五.去除光刻胶；
六.N阱(或P阱)推进；
七.进行后续工艺。
6.根据权利要求5所述的半导体器件制造方法，其特征在于，
所述零层对准标记与N阱(或P阱)刻蚀，采用干法刻蚀。
7.根据权利要求5所述的半导体器件制造方法，其特征在于，
所述后续工艺，包括以下步骤：
7.1P阱(或N阱)光刻，P阱(或N阱)离子注入，去胶，推进；
7.2.去除氧化层，衬垫氧化，氮化硅生长；
7.3.有源区光刻，刻蚀，去胶。
CN201410663095.5A 2014-11-19 2014-11-19 半导体器件制造方法 Pending CN104409327A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410663095.5A CN104409327A (zh) 2014-11-19 2014-11-19 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410663095.5A CN104409327A (zh) 2014-11-19 2014-11-19 半导体器件制造方法

Publications (1)

Publication Number Publication Date
CN104409327A true CN104409327A (zh) 2015-03-11

Family

ID=52646944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410663095.5A Pending CN104409327A (zh) 2014-11-19 2014-11-19 半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN104409327A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789181A (zh) * 2016-01-29 2016-07-20 上海华虹宏力半导体制造有限公司 一种反相光刻对准标记和其制作方法
CN108063121A (zh) * 2016-11-08 2018-05-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN112201579A (zh) * 2020-08-26 2021-01-08 株洲中车时代半导体有限公司 一种半导体芯片对准标记的制作方法及半导体芯片
CN117133634A (zh) * 2023-10-25 2023-11-28 合肥晶合集成电路股份有限公司 半导体器件的制造方法、半导体器件及光刻掩膜版

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368936B1 (en) * 1998-11-20 2002-04-09 Seiko Instruments Inc. Method for forming a semiconductor integrated circuit
US6573151B1 (en) * 2000-08-22 2003-06-03 Advanced Micro Devices, Inc. Method of forming zero marks
CN101894800A (zh) * 2010-05-28 2010-11-24 上海宏力半导体制造有限公司 高压cmos器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368936B1 (en) * 1998-11-20 2002-04-09 Seiko Instruments Inc. Method for forming a semiconductor integrated circuit
US6573151B1 (en) * 2000-08-22 2003-06-03 Advanced Micro Devices, Inc. Method of forming zero marks
CN101894800A (zh) * 2010-05-28 2010-11-24 上海宏力半导体制造有限公司 高压cmos器件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789181A (zh) * 2016-01-29 2016-07-20 上海华虹宏力半导体制造有限公司 一种反相光刻对准标记和其制作方法
CN105789181B (zh) * 2016-01-29 2018-08-21 上海华虹宏力半导体制造有限公司 一种反相光刻对准标记和其制作方法
CN108063121A (zh) * 2016-11-08 2018-05-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN112201579A (zh) * 2020-08-26 2021-01-08 株洲中车时代半导体有限公司 一种半导体芯片对准标记的制作方法及半导体芯片
CN117133634A (zh) * 2023-10-25 2023-11-28 合肥晶合集成电路股份有限公司 半导体器件的制造方法、半导体器件及光刻掩膜版

Similar Documents

Publication Publication Date Title
WO2017151254A3 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
CN104409327A (zh) 半导体器件制造方法
JP2014526146A5 (zh)
WO2013009575A3 (en) Wafer dicing using hybrid split-beam laser scribing process with plasma etch
CN104658889B (zh) 两次沟槽型超级结器件的对准标记制造方法
CN103065929B (zh) 对准标记保护层的制作方法
JP2006086519A (ja) 半導体装置の製造方法
KR100672156B1 (ko) 반도체 소자의 소자분리막 및 이의 형성방법
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN103035506A (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN104810259A (zh) 晶圆及其处理方法和半导体结构的形成方法
CN103165435A (zh) 一种硅刻蚀工艺
CN103839769A (zh) 形成图案的方法
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
KR101708606B1 (ko) 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법
CN104282549A (zh) 一种背面结构的保护方法
CN208433411U (zh) 半导体器件
CN100568488C (zh) 高压cmos器件及其制造方法
KR100552827B1 (ko) 깊은 웰과 게이트 산화막을 동시에 형성하는 고전압반도체 소자의 제조 방법
CN105225933B (zh) 掺杂方法
CN106992123A (zh) 横向扩散金属氧化半导体元件及其制造方法
CN112509971B (zh) 隔离结构制造方法
JP2017208411A (ja) 半導体装置の製造方法
CN105470289A (zh) 半导体器件的制造方法及半导体器件
KR101311541B1 (ko) 전력 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150311

RJ01 Rejection of invention patent application after publication