CN112201579A - 一种半导体芯片对准标记的制作方法及半导体芯片 - Google Patents

Abstract

本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。

Description

一种半导体芯片对准标记的制作方法及半导体芯片

技术领域

本发明涉及半导体芯片技术领域，尤其涉及一种半导体芯片对准标记的制作方法及半导体芯片。

背景技术

随着半导体技术的发展，半导体芯片的临界尺寸越来越小，芯片的集成度也越来越高，对半导体制造工艺的要求越来越严格，因此，需要在工艺过程中尽可能地降低每一道工序的误差，提高良品率。

SiC MOSFET半导体芯片具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势，但是SiC材质的功率半导体器件在制造中由于材料特殊性造成的特殊工艺流程，给多层套准增加了很大的工艺难度。

以SiC MOSFET半导体芯片为例，剖面结构示意图如图1，芯片的沟道长度直接受P阱和N+的套刻精度影响，传统的工艺流程是先在SiC外延上通过光刻-刻蚀形成标记层，再先后执行P阱区和N+区的光刻-刻蚀-注入工艺步骤。当芯片的沟道长度缩短时，光刻对准工艺需具备极高的精度要求，对工艺制造带来的极大的挑战。

在SiC材质的半导体芯片制造流程中，如先在SiC外延上形成标记图形，后续图层在光刻时以首层标记图形作为标记识别对象，当设备本身因素造成的层间对准精度偏差值为△L时，然后P阱层与N+层同时向标记层进行对准时，两层关键层的对准精度偏差将可能为2△L，误差增大了一倍。

为提高层间套刻精度，现有技术有的通过将X和Y标记分开，提高套刻对准标记的分辨率，提高光刻对准精度；有的通过对光刻机台的吸附装置进行改进，有效改善晶片形变来提高对准精度；有的通过在晶圆上对套准标记识别图形进行改进，提高的对准精度的识别性，以提高产品良率；有的通过在晶圆背面设计一组光刻标记，改用探测器识别晶圆背面光刻对准方法，避免了采用其他不在同一水平面的标记而导致的光刻精度下降问题；有的通过形成多组子标记组成主标记与标准主标记相同结构，实现同时与多层的对准，提高光刻精度，通过改良光刻遮罩，通过增加移向透镜，提高光刻边缘的深紫外光分辨率。

故需要一种能更加提高层间套刻精度的方法，使得两层关键层的对准精度偏差保持在容许的△L内。

发明内容

本发明提供了一种半导体芯片对准标记的制作方法及对准标记，所述制作方法解决了两层关键层的对准精度偏差将可能为2△L，误差增大了一倍的技术问题，提高了沟道对准精度。

本发明提供了一种半导体芯片对准标记的制作方法，包括以下步骤：

在衬底之上形成外延层；

在所述外延层之上形成掩膜层；

通过光刻并刻蚀所述掩膜层的注入区窗口和对准标记窗口，直到露出所述注入区窗口和所述对准标记窗口下方的所述外延层上表面的对应区域；

在所述注入区窗口进行离子注入；

在除了所述对准标记窗口之外的所述半导体芯片表面区域形成标记光刻层；

利用所述标记光刻层作为掩膜对所述对准标记窗口下方的所述外延层上表面的对应区域进行刻蚀，并将其刻蚀至指定深度；

去除所述标记光刻层和所述掩膜层。

在本发明的实施例中，所述对准标记的图形包括矩形、长条形、Y形、X形、十字形、回字形、田字形、口字形、间断的回字形中的至少一种。

在本发明的实施例中，所述对准标记窗口的长度为162μm～474μm，宽度为49μm～147μm。

在本发明的实施例中，在沿所述半导体芯片表面的方向，所述对准标记的各图形的列数为1～3列；

所述对准标记的图形的排数为30～60排。

在本发明的实施例中，在沿所述半导体芯片表面的方向，所述对准标记的各图形中心之间的纵向距离设置为8um；所述对准标记的图形中心之间的距离范围设置为13μm～48μm；所述对准标记的最外侧的图形的中心与所述对准标记窗口的边界的距离为10μm～30μm。

在本发明的实施例中，所述指定深度设置为0.3μm～0.8μm。

在本发明的实施例中，所述掩膜层材料包括SiO2、SiN、AlN中的一种；

所述标记光刻层材料包括多晶硅、SiO2、SiN中的一种。

在本发明的实施例中，所述离子为P型注入离子，所述P型注入离子包括Al离子或B离子。

在本发明的实施例中，所述离子还包括N型注入离子，所述N型注入离子包括N离子、P离子、As离子。

本发明还提供了一种半导体芯片，包括：

采用以上内容中任一项所述半导体芯片对准标记的制作方法制作的对准标记。

与现有技术相比，本发明的一个或多个实施例可以具有如下优点：

本发明先在形成注入区窗口的同时在划片道上通过刻蚀掩膜层形成对准标记，再通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，再作为后续光刻涂层层的对准标记，降低了两层间对准精度偏差值，提高了两层的对准精度，提升了套刻精度。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1示出了MOSFET半导体芯片的结构剖面示意图；

图2是本发明一实施例的半导体芯片对准标记制作方法的流程示意图；

图3是本发明一实施例的MOSFET半导体芯片的对准标记制作方法工艺流程示意图；

图4是本发明一实施例的执行步骤130芯片剖面示意图(左)和单个芯片俯视图(右)；

图5是本发明一实施例的执行步骤150中光刻后芯片剖面示意图(左)、光刻版图(右上)及单个芯片俯视图(右下)；

图6是本发明一实施例的执行步骤150对准标记刻蚀后芯片剖面示意图(左)和单个芯片俯视图(右)；

图7是本发明一实施例的执行步骤160后芯片剖面示意图(左)和单个芯片俯视图(右)；

图8是本发明一实施例对准标记的一种排布示意图。

附图标记说明：

1是衬底，2是外延层，3是注入区窗口，4是掩膜层，5是对准标记窗口，6是划片道，7是标记光刻层，8是对准标记。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

第一实施例

图2是本实施例的半导体芯片对准标记制作方法的流程示意图；

图3是本实施例的MOSFET半导体芯片的对准标记制作方法工艺流程示意图；

图4是本实施例的执行步骤130芯片剖面示意图(左)和单个芯片俯视图(右)；

图5是本实施例的执行步骤150中光刻后芯片剖面示意图(左)、标记光刻版图(右上)及单个芯片俯视图(右下)；

图6是本实施例的执行步骤160对准标记刻蚀后芯片剖面示意图(左)和单个芯片俯视图(右)；

图7是本实施例的执行步骤170后芯片剖面示意图(左)和单个芯片俯视图(右)；

图8是本实施例对准标记的一种排布示意图。

本实施例中半导体芯片包括金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、可关断晶闸管(GTO)、PIN二极管(PIN)、肖特基二极管(SBD)。本实施例以MOSFET芯片为例进行实施方式说明。衬底材料包括各半导体元素，例如单晶、多晶或非晶结构的硅或硅锗，也包括混合的半导体材料，例如碳化硅、氮化镓、三氧化二镓、合金半导体或其组合，在此不做限定。在本实施例中的衬底1为已经掺杂的衬底，本实施例中的衬底1优选采用碳化硅衬底，可采用N型或P型碳化硅衬底，在本实施例中以已掺杂的N型衬底为例进行说明。外延层2材料包括硅、碳化硅、氮化镓或三氧化二镓，不做限定，本实施例优选为碳化硅。

本实施例提供了一种半导体芯片对准标记的制作方法，流程示意图如图2，包括以下步骤：

在衬底1之上形成外延层2；

在外延层2之上形成掩膜层4；

通过光刻并刻蚀掩膜层4的注入区窗口3和对准标记窗口5，直到露出注入区窗口3和对准标记窗口5下方的外延层2上表面的对应区域；

在注入区窗口3进行离子注入；

在除了对准标记窗口5之外的半导体芯片表面区域形成标记光刻层7；

利用标记光刻层7作为掩膜对对准标记窗口5下方的外延层2上表面的对应区域进行刻蚀，将其刻蚀至指定深度；

去除标记光刻层7和掩膜层4。

具体地，一种半导体芯片对准标记的制作方法的具体步骤，图3是本实施例MOSFET半导体芯片的对准标记制作方法工艺流程示意图，包括以下步骤：

步骤110，在衬底之上形成外延层；

具体地，采用外延生长工艺，在碳化硅衬底1表面上形成指定厚度的外延层2，那个进行RAC清洗，因为有机物会遮盖部分碳化硅外延层2表面，从而使氧化膜和与之相关的沾污难以去除，故首先去除碳化硅外延层2表面的有机沾污；因为氧化层是“沾污陷阱”，会引入外延缺陷，所以再溶解氧化膜；最后再去除颗粒、金属等沾污，同时使碳化硅外延层2表面钝化。

步骤120，在外延层2之上形成掩膜层4。

具体地，采用沉积法在外延层2上注入SiO₂淀积形成掩模层4。

掩膜层材料包括SiO₂、SiN、AlN，在本实施例中优选为采用SiO₂进行淀积。

步骤130，通过光刻并刻蚀掩膜层4的注入区窗口3和对准标记窗口5，直到露出注入区窗口3和对准标记窗口5下方的外延层2上表面的对应区域，图4是本实施例的执行本步骤后的芯片剖面示意图(左)和单个芯片俯视图(右)。

具体地，先在掩膜层4上面进行光刻并保留注入区窗口3和对准标记窗口5，再对掩膜层4进行刻蚀，直到露出外延层2的部分上表面，形成注入区窗口3和对准标记窗口5，详见图4左边的芯片剖面示意图，从俯视角度看详见图4右边的单个芯片俯视图，在芯片外延层2的划片道6区域中设置有对准标记。

进一步地，对准标记设置的形状包括矩形、长条形、Y形、X形、十字形、回字形、田字形、口字形、间断回字形，本实施例优选为正方形。

进一步地，在沿所述半导体芯片表面的方向，对准标记图形列数范围设置为1～3列，在本实施例中优选为3列；对准标记图形横排数范围设置为30～60排，在本实施例中优选为45排。

进一步地，在沿所述半导体芯片表面的方向，对准标记的各图形中心之间的纵向距离设置为8um；对准标记的图形笔画的宽度设置包括4μm，在本实施例中，正方形图形的边长为4μm；对准标记的图形中心之间间隔距离设置为13μm～48μm，在本实施例中优选为26μm或32μm，在本实施例中，从左到右，第一列和第二列对准标记的图形中心间隔距离优选为26μm，第二列和第三列对准标记的图形中心间隔距离优选为32μm；详见图8，图8是本实施例对准标记的一种排布示意图。

采用此种排布以及图形参数设置，有利于提高各层的对准精度。

步骤140，在注入区窗口3进行离子注入；

具体地，在外延层2之上的注入区窗口3中进行离子注入，离子注入根据半导体芯片需求，采用不同类型不同种类离子进行注入形成阱区，离子能为P型也能为N型。离子为P型注入离子，P型注入离子则包括Al离子、B离子，离子还包括N型注入离子，N型注入离子包括N离子、P离子、As离子。在本实例中，优选为P型离子注入，在外延层2上表面形成P阱区。

步骤150，在除了对准标记窗口5之外的半导体芯片表面区域形成标记光刻层7。图5是执行本步骤中光刻后芯片剖面示意图(左)、标记光刻版图(右上)及单个芯片俯视图(右下)。

具体地，在注入区窗口3以及外延层2上方剩余的掩膜层4表面形成标记光刻层7，使用标记光刻层7将注入区保护起来，只保留对准标记窗口5，便于后续刻蚀，形成标记光刻层7之后的芯片剖面示意图详见图5中左图，而标记光刻版图详见图5中右上图，执行标记光刻之后的单个芯片俯视图详见图5中右下图。

步骤160，利用标记光刻层7作为掩膜对对准标记窗口5下方的外延层2上表面的对应区域进行刻蚀，将其刻蚀至指定深度。图6是执行本步骤对准标记刻蚀后芯片剖面示意图(左)和单个芯片俯视图(右)。

具体地，利用标记光刻层7作为掩膜对对准标记窗口5下方的外延层2上表面的对应区域进行刻蚀，将其刻蚀至指定深度，在芯片外延层2的划片道6中形成对准标记，这样就实现了将上层曾经在掩膜层4中的对准标记图形转移到了外延层2中，形成永久对准标记，再将外延层2中的对准标记作为后续区域的光刻涂层(如N+层等)的对准标记。后续在N+光刻时，通过识别P阱层上光刻标记，提高了P阱层、N+层相邻两层的对准精度；假设由于设备本身因素造成的层间对准精度偏差值为△L，当P阱层和N+层同时以Mark层标记作为坐标识别对象时，两层关键层的对准精度偏差将可能为2△L；而N+层曝光通过识别P阱层上标记，使得P阱层和N+层间的对准精度偏差控制在△L，从而提高了沟道对准精度结果，等于把对准精度提升了1倍。

进一步地，对准标记窗口的长度为162μm～474μm，宽度为49μm～147μm，在本实施例中长度优选为312μm，宽度优选为98μm；在沿所述半导体芯片表面的方向，对准标记的最外侧的图形的中心与所述对准标记窗口的边界的距离为10μm～30μm，对准标记的最外侧的图形的中心与所述对准标记窗口的边界的距离优选为20μm。

进一步地，标记光刻层7的材料包括多晶硅、SiO₂、SiN，在本实施例中，标记光刻层7的材料优选为SiO₂。

进一步地，在本实施例中，对准标记在外延层2自上表面而下的指定深度设置为0.3μm～0.8μm。

由于P阱层的光刻标记刻蚀时掩模层材料为SiO₂，比起光刻胶来说更抗刻蚀，所以对准标记形貌好，对准标记识别精度高，有利于层间对准精度的提高。

步骤170，去除标记光刻层7和掩膜层4。图7是执行本步骤后芯片剖面示意图(左)和单个芯片俯视图(右)。

由于改变了N+层曝光时的识别标记，解决了P阱与N+层间套刻误差偏大的现象，提高了对准精度，为0.2um-0.8um的短沟道SiC MOSFET芯片制备提供了可行的光刻对准方案。

此外，采用本实施例的制作方法后，还你能将P阱层的划片道图形信息有选择的进行保留，比如保留线宽、解析度、套刻监控图形等，还有利于后续进行产品质量溯源。

综上所述，本发明先在形成注入区窗口的同时在划片道上通过刻蚀掩膜层形成对准标记，再通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，再作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提高了两层的对准精度，提升了套刻精度。

第二实施例

本实施例提供了一种半导体芯片对准标记，采用以上内容中任一项所述半导体芯片对准标记的制作方法进行制作。

虽然本发明公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所述技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，本发明的保护范围并不局限于文中公开的特定实施例，而是包括落入权利要求范围内的所有技术方案。

Claims (10)

1.一种半导体芯片对准标记的制作方法，其特征在于，包括以下步骤：

在衬底之上形成外延层；

在所述外延层之上形成掩膜层；

通过光刻并刻蚀所述掩膜层的注入区窗口和对准标记窗口，直到露出所述注入区窗口和所述对准标记窗口下方的所述外延层上表面的对应区域；

在所述注入区窗口进行离子注入；

在除了所述对准标记窗口之外的所述半导体芯片表面区域形成标记光刻层；

利用所述标记光刻层作为掩膜对所述对准标记窗口下方的所述外延层上表面的对应区域进行刻蚀，并将其刻蚀至指定深度；

去除所述标记光刻层和所述掩膜层。

2.根据权利要求1所述的方法，其特征在于，

所述对准标记的图形包括矩形、长条形、Y形、X形、十字形、回字形、田字形、口字形、间断的回字形中的至少一种。

3.根据权利要求2所述的方法，其特征在于，

所述对准标记窗口的长度为162μm～474μm，宽度为49μm～147μm。

4.根据权利要求3所述的方法，其特征在于，

在沿所述半导体芯片表面的方向，所述对准标记的各图形的列数为1～3列；所述对准标记的图形的排数为30～60排。

5.根据权利要求4所述的方法，其特征在于，

在沿所述半导体芯片表面的方向，所述对准标记的各图形中心之间的纵向距离设置为8um；所述对准标记的图形中心之间的距离范围设置为13μm～48μm；所述对准标记的最外侧的图形的中心与所述对准标记窗口的边界的距离为10μm～30μm。

6.根据权利要求5所述的方法，其特征在于，

所述指定深度设置为0.3μm～0.8μm。

7.根据权利要求6所述的方法，其特征在于，

所述掩膜层材料包括SiO₂、SiN、AlN中的一种；

所述标记光刻层材料包括多晶硅、SiO₂、SiN中的一种。

8.根据权利要求7所述的方法，其特征在于，

所述离子为P型注入离子，所述P型注入离子包括Al离子或B离子。

9.根据权利要求7所述的方法，其特征在于，

所述离子还包括N型注入离子，所述N型注入离子包括N离子、P离子、As离子。

10.一种半导体芯片，其特征在于，包括：

采用权利要求1至9中任一项所述半导体芯片对准标记的制作方法制作的对准标记。

Images