CN108346581B - 一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法 - Google Patents
一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法 Download PDFInfo
- Publication number
- CN108346581B CN108346581B CN201810131402.3A CN201810131402A CN108346581B CN 108346581 B CN108346581 B CN 108346581B CN 201810131402 A CN201810131402 A CN 201810131402A CN 108346581 B CN108346581 B CN 108346581B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- alignment
- groove
- mark
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000001259 photo etching Methods 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 230000007547 defect Effects 0.000 claims description 4
- 238000002310 reflectometry Methods 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 230000000694 effects Effects 0.000 abstract description 6
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 16
- 238000005530 etching Methods 0.000 description 11
- 238000000407 epitaxy Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- -1 polycrystal Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法，属于微电子芯片领域。方法包括：提供形成有外延层的衬底，且外延层具有远离衬底的顶表面、从顶表面向内部延伸形成的凹槽，凹槽由底壁和侧壁限定，底壁与外延层的顶表面平行，侧壁沿顶表面向外延层的方向延伸；在侧壁的部分或全部形成薄膜。利用此方法进行光刻标记有利于在后续的制造过程中获得较好、更易实现的对准效果。
Description
技术领域
本发明涉及微电子芯片生产制造领域，具体而言，涉及一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法。
背景技术
PowerMOSFET(功率金属氧化物半导体场效应管)中SuperJunction(超级结)结构是一种耐压层上的创新结构。该结构具有导通电阻低、耐压高、发热量低等特点，而且克服了传统MOSFET的“硅极限”。
超级结产品在工艺制造过程中，常常通过多次外延生长、光刻和注入等工步来实现特定的阱区结构。由于外延生长是在芯片上沿着晶向进行大面积的掺杂生长，因此，每经过一次外延生长后，芯片整体厚度增加，光刻标记也随着发生了形貌变化，使得光刻机难以自动识别。
在制造过程的前期，光刻机的光刻标记识别能够通过多次光刻、腐蚀的方法进行改善，但在传片、做片过程中增加了芯片沾污的几率，后续外延层的质量难以保证。若此问题发生在超级结产品的量产阶段，则将占用产线的产能，增加了产品的成本，严重影响产品的生产效率。
发明内容
基于现有技术的不足，本发明提供了一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法，以部分或全部地改善、甚至解决以上问题。
本发明是这样实现的：
在第一方面，本发明实施例的提供了一种改善光刻标记对准的方法。
改善光刻标记对准的方法包括：
提供形成有外延层的衬底，且外延层具有远离衬底的顶表面、从顶表面向内部延伸形成的凹槽，凹槽由底壁和侧壁限定，底壁与外延层的顶表面平行，侧壁沿顶表面向外延层的方向延伸；以使底壁暴露且侧壁的部分或全部形成薄膜的方式在凹槽内沉积薄膜。
在第二方面，本发明实施例提供了一种用于光刻标记对准的外延层。
外延层形成于衬底的至少一个表面。外延层从顶部朝向衬底形成有凹槽。凹槽的深度小于外延层的厚度。凹槽由沿外延层厚度方向的侧壁、与表面延伸方向直至的底壁围成，且侧壁的部分或全部形成有薄膜。
在第三方面，本发明实施例提供了一种超级结的制备方法，包括：采用上述的改善光刻标记对准的方法对形成于衬底上的外延层进行刻标记对准。
有益效果：
本发明实施例提供的改善光刻标记对准的方法针对超级结产品在外延生长后，光刻机难以对准识别前层光刻留下的标记，导致光刻效率低、浪费产能的问题而被提出。通过使用以上的对准的方法能够提高光刻机的对对准标记的识别率，降低套刻错位概率的方法。
总体而言，本发明实施例提供的改善光刻标记对准的方法至少具有以下特点：
1.性能改善。本发明光刻对准标记方法利用凹槽侧壁保护的方法，阻止或降低凹槽侧壁硅的外延生长，尽可能阻止凹槽闭合，保留凹槽的完整性。
2.成本降低。本发明相对于其他超级结产品工艺技术而言，标记对准识别的几率大大增加，光刻次数降低，最大程度的保留光刻标记的完整度，实现低成本高效能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1是本发明实施例提供的超级结产品外延工序后光刻标记对准的制作流程中步骤1的示意图；
图2是本发明实施例提供的超级结产品外延工序后光刻标记对准的制作流程中步骤2的示意图；
图3是本发明实施例提供的超级结产品外延工序后光刻标记对准的制作流程中步骤3的示意图；
图4是本发明实施例提供的超级结产品外延工序后光刻标记对准的制作流程中步骤4的示意图；
图5是本发明实施例提供的超级结产品外延工序后光刻标记对准的制作流程中步骤5和步骤6的示意图；
图6是本发明实施例提供的超级结产品外延工序后光刻标记对准的制作流程中步骤7的示意图。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
以下针对本发明实施例的一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法进行具体说明：
周知的是，在芯片上沿径向进行掺杂和外延操作时，芯片的整体厚度是在不断地进行变化的。而在进行不同的外延、掺杂操作中，为了进行局域的操作，常常需要进行精确的对位，以便形成各种构造。然而，在芯片的制程中，由于芯片厚度的增加，将导致准确的局域化操作更加困难，尤其是需要基于不同层的外延层进行统一的基准进行操作时，这样的问题更加的凸显。
基于此，本发明实施例提供了一种新的对准方法，其可以用于在进行光刻过程中的精确对位，并且可以基于其进行后续的精确对准操作，从而使得各种操作的精度大为提高。
本发明实施例中，改善光刻标记对准的方法大致可被阐述如下：
首先，在衬底表面通过如外延的方式生长完整、无缺陷的基于目标所需的外延层。然后，对外延层进行光刻，以形为后续对准所需的凹槽。通常地，光刻是采用光阻进行标记光刻(当存在多条光刻线条时，保持光刻线条的一致性将是有益的)，基于光刻线条向外延层内(通常是相对于衬底竖直地)腐蚀形成凹槽。前述所形成的凹槽即可作为在初始的外延层上形成的初始对准标记，再去除光阻。去除光阻后，获得衬底-外延层的结构，且在外延层形成凹槽。
其次，对凹槽进行薄膜沉积，以便在凹槽的侧壁获得薄膜。如此，凹槽的底壁未形成薄膜，而在侧壁形成薄膜。因此，形成了薄膜的凹槽的外延层在作为后续的外延层生长的基础层时，该凹槽硅外延层的生长形成障碍。同理地，进一步再形成一个外延层时，由凹槽引起的外延层的局域的缺陷(外延层生长不完全，原因包括但不限制于生长方向、区域局限和晶体存在的形式等)将延伸至后续多个外延层。在宏观上，由于凹槽及形成于侧壁的薄膜的存在使后续生长的外延层在表面平整度、颜色和反射率等明显不同，从而可以作为后续光刻对准识别的对准条件。
另外，应当注意的是，当衬底上的外延层逐渐增多时，在第一个外延层形成的凹槽对后续外延层的影响可能会逐渐减小、甚至消失。此时，可以对最外层或者邻近所述最外层的多个外延层制造凹槽，并且在凹槽的侧壁形成薄膜。以此在另一外延层形成的具有覆盖了薄膜的凹槽，可以继续对其后续的外延层作为对准标识。
基于以上，一种外延层结构被提出，其可以被用来作为后续外延层生长的基础，同时还能够作为后续局域化的光刻、掺杂等操作的对位标识。所述外延层形成于衬底的至少一个表面(通常可以是一个表面)。外延层从顶部朝向衬底形成有延伸至外延层的部分厚度的凹槽。凹槽通常由沿所述外延层厚度方向的侧壁(两个且相对布置)、与所述表面延伸方向直至的底壁(位于两个相对的侧壁的末端之间)围成。侧壁的部分或全部形成有薄膜。
此外，在一种可选的外延层结构中，当凹槽存在多个时，相邻两个凹槽之间由外延层间隔。换言之，相邻的两个外延层之间形成外延层立柱。或者，在一些示例中，外延层立柱可以进行掺杂。
基于这样的外延层，一种改善光刻标记对准的方法也得以实现。
改善光刻标记对准的方法包括：
步骤S101、提供形成有外延层的衬底，且外延层具有远离衬底的顶表面、从顶表面向内部延伸形成的凹槽，凹槽由底壁和侧壁限定，底壁与外延层的顶表面平行，侧壁沿顶表面向外延层的方向延伸。
一种示例中，以上步骤可以通过如下方式来实现：
步骤1011，在选定的衬底材料上进行初始外延生长，得到目标所需的外延层。所述的单晶片(衬底)经初始外延生长形成的初始外延层厚度为6～20μm，电阻率范围在9～50Ω·cm。在优选方案中，外延层厚度优选为12～18μm，更优选为14～16μm，进一步优先为15μm。此外，外延层的电阻率优选为12～45Ω·cm，更优选为20～33Ω·cm，进一步优先为30～47Ω·cm。此外，通过适当地选择外延层的厚度、电阻率可以为后续制作超级结或其他半导体器件提供有益的性能。
步骤1012，利用光阻在所得的外延层上进行初始标记光刻，要保持光刻线条的一致性，随后进行刻蚀，形成初始标记，用于后续光刻的对位识别，去除光阻。所述的标记槽深为0.8～1.5μm范围时，效果最佳。可选地，凹槽的深度优选为0.9～1.4μm，更优选为1.0～1.2μm，进一步优先为1.1～1.3μm；凹槽截面的尺寸为1×1～～8×9，优选为3×4～～7×7，进一步优先为4×5～～6×6。在一些优选的可替代示例中，凹槽是方形槽。
另外，基于现实的考量，凹槽可以是一个或多个。在本实施例中，凹槽的数量为多个(具体为可选的4个)。优选地，凹槽的形状为如本实施例所述的条形槽。更优选地，全部的凹槽以等间距的方式间隙排列。在凹槽具有多个时，每个凹槽的深度和形状一致，并且以相邻两个凹槽之间的间距相对地设置将是有益。
步骤S102、以使底壁暴露且侧壁的部分或全部形成薄膜的方式在凹槽内沉积薄膜。
所述的薄膜可以通过以下方式被制成：在外延层的顶表面的全部进行薄膜沉积，然后去除凹槽外和底壁的薄膜以及可选地去除侧壁的部分薄膜。优选地，去除薄膜的方法包括干法刻蚀。
一种可选的具体实现方式中，以上步骤可以通过如下方式来实现：
步骤S1021，对形成初始标记的外延层(具有凹槽)进行一种薄膜的大面积生长。薄膜可以是SiO2，Si3N4，TiN等等。较佳地，薄膜厚度为0.1～0.6μm，优选为0.2～0.5μm，更优选为0.3～0.4μm，进一步优先为0.2～0.6μm。
步骤S1022，进行薄膜的大面积干法刻蚀，由于干法刻蚀过程中各向异性的缘故，横向刻蚀比纵向刻蚀要慢，凹槽侧壁留下部分薄膜。
进一步的地，在本发明的其他示例中，在凹槽内形成薄膜后，还可以以下操作步骤。
步骤S103、在外延层(具有在侧壁形成薄膜的凹槽)之上，层叠地形成至少一个外延层。优选地，在外延层之上再形成两个外延层，其中，每层的厚度为4～15μm、电阻率为9～50Ω·cm。外延层通过适当的方式，如发明人已知的方式或本领域的通用外延方式(Epitaxy，EPI)来实现。
发明人发现，由于存在于凹槽的侧壁的薄膜的阻碍作用，凹槽内部的外延过程受到限制，使得此区域的硅表面产生差异(包括表面平整度、区域颜色和反射率等等)，通过光刻更易识别初始对准标记。同时，将在初始标记区域之外，通过刻蚀形成沟槽对位标记，为后续器件制造过程中，提供识别效率最高、套刻效果最好的对准标记。
本发明实施例还提供了一种超级结的制备方法。作为一种可选的示例，超级结的结构被如下内容所阐述：超级结具有衬底。在衬底上外延生长构成n型外延层。在n型外延层的部分厚度方向上，形成梳状结构。梳妆结构具有多个p型柱和多个n型柱。相邻的两个p型柱之间通过一个n型柱隔离，两个p型柱分别与n型柱的两侧接触。所述的超级结通过以上所述的改善光刻标记的方式处理，进一步还可结合现有的半导体工艺制作而成。例如，其中的p型柱可以是通过在n型外延层上进行掺杂而成制作而成。并且，由于p型柱是在外延层的上的局域化机构，因此通过采用前述的改善光刻标记对准的方法，在外延层上形成具有图形化结构的局域结构体(p型立柱)。
为了使本领域技术人员更易实施本发明，以下对改善光刻标记对准的方法的具体示例进行说明。
在外延生长后增加光刻标记对准识别的工艺方法，包含如下步骤：
步骤1，在选定的衬底材料上进行初始外延生长，得到目标所需的外延层，如图1所示。所述的单晶片经初始外延生长形成的初始外延层厚度为10～20μm，电阻率范围在9～50Ω·cm。
步骤2，利用光阻在所得的外延层上进行初始标记光刻，要保持光刻线条的一致性，随后进行刻蚀，形成初始标记，用于后续光刻的对位识别，去除光阻，如图2所示。所述的标记槽深为0.8～1.5μm范围时，效果最佳。
步骤3，利用CVD方法在外延层大面积淀积薄膜(包括：SiO2，多晶，Si3N4，TiN等等)，是硅片表面覆盖完全(包括凹槽部分)，如图3所示。所述的薄膜厚度范围在0.1～0.6。
步骤4，进行薄膜的大面积干法刻蚀，由于干法刻蚀过程中各向异性的缘故，横向刻蚀比纵向刻蚀要慢，凹槽侧壁留下部分薄膜，如图4所示。
步骤5，进行第二次外延生长，得到第二层外延。
步骤6，进行第三次外延生长，得到第三层外延，由于标记区域的凹槽侧壁阻碍硅的外延生长，使此区域生长不完全(原因包括生长方向、区域局限和晶体存在的形式等)，此区域(表面异常区域)外延在表面平整度、颜色和反射率等明显不同，便于后续光刻对准识别，两次外延生长如图5所示。
在本实施例中，表面异常区域的存在低于其他部分的凹陷，如图5所示。另外，在所述的表面异常区域，凹陷的底表面也具有与外延层的其他部分的表面的平整度不同。例如，图5中所示，凹陷的底表面形成锯齿状或波浪形结构。
第二次EPI与第三次EPI条件相同，获得两次外延层厚度范围均在6～12μm，电阻率范围在9～50Ω·cm。经历两次外延后，由步骤2)刻蚀所形成的沟槽厚度减小，第一次外延层不再存有沟槽。
步骤7，利用光阻在所得的外延层上进行初始标记光刻，随后其他位置对第三次外延层进行刻蚀，识别前层初始标记，将在初始标记区域之外，形成沟槽对位标记(新的)，为后续器件制造过程中，提供识别效率更高、套刻效果更好的对准标记，如图6所示。
尽管已用具体实施例来说明和描述了本发明，然而应意识到，在不背离本发明的精神和范围的情况下可以作出许多其它的更改和修改。因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些变化和修改。
Claims (29)
1.一种改善光刻标记对准的方法，其特征在于，所述方法包括：
提供形成有外延层的衬底，且所述外延层具有远离所述衬底的顶表面、从所述顶表面向内部延伸形成的凹槽，所述凹槽由底壁和侧壁限定，所述底壁与所述外延层的所述顶表面平行，所述侧壁沿所述顶表面向所述外延层的方向延伸；
以使所述底壁暴露且所述侧壁的部分或全部形成薄膜的方式在所述凹槽内沉积薄膜；
所述方法还包括在沉积薄膜之后进行：在所述外延层之上，层叠地形成至少一个外延层；
该凹槽及其中的沉积薄膜能够引起所述至少一个外延层的局部的缺陷，从而使得所述至少一个外延层在该局部的缺陷区域表现出区别于其他区域的可供光刻对准识别的对准条件，所述对准条件包括外延层的表面平整度、颜色和反射率。
2.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述外延层的厚度为6~20μm。
3.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述外延层的厚度为12~18μm。
4.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述外延层的厚度为14~16μm。
5.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述外延层的厚度为15μm。
6.根据权利要求1至5中任意一项所述的改善光刻标记对准的方法，其特征在于，所述外延层的电阻率为9~50Ω·cm。
7.根据权利要求1至5中任意一项所述的改善光刻标记对准的方法，其特征在于，所述外延层的电阻率为12~45Ω·cm。
8.根据权利要求1至5中任意一项所述的改善光刻标记对准的方法，其特征在于，所述外延层的电阻率为20~33Ω·cm。
9.根据权利要求1至5中任意一项所述的改善光刻标记对准的方法，其特征在于，所述外延层的电阻率为30~47Ω·cm。
10.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述凹槽具有多个。
11.根据权利要求10所述的改善光刻标记对准的方法，其特征在于，所述凹槽为方形槽。
12.根据权利要求10或11所述的改善光刻标记对准的方法，其特征在于，全部的所述凹槽以等间距的方式间隙排列。
13.根据权利要求1或4所述的改善光刻标记对准的方法，其特征在于，所述凹槽的深度为0.8~1.5μm。
14.根据权利要求1或4所述的改善光刻标记对准的方法，其特征在于，所述凹槽的深度为0.9~1.4μm。
15.根据权利要求1或4所述的改善光刻标记对准的方法，其特征在于，所述凹槽的深度为1.0~1.2μm。
16.根据权利要求1或4所述的改善光刻标记对准的方法，其特征在于，所述凹槽的深度为1.1~1.3μm。
17.根据权利要求1或4所述的改善光刻标记对准的方法，其特征在于，所述凹槽的尺寸为1μm×1μm至8μm×9μm。
18.根据权利要求1或4所述的改善光刻标记对准的方法，其特征在于，所述凹槽的尺寸为3μm×4μm至7μm×7μm。
19.根据权利要求1或4所述的改善光刻标记对准的方法，其特征在于，所述凹槽的尺寸为4μm×5μm至6μm×6μm。
20.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述薄膜的材质包括SiO2、Si3N4、TiN中的一种或多种。
21.根据权利要求1或20所述的改善光刻标记对准的方法，其特征在于，所述薄膜的厚度为0.1~0.6μm。
22.根据权利要求1或20所述的改善光刻标记对准的方法，其特征在于，所述薄膜的厚度为0.2~0.5μm。
23.根据权利要求1或20所述的改善光刻标记对准的方法，其特征在于，所述薄膜的厚度为0.3~0.4μm。
24.根据权利要求1或20所述的改善光刻标记对准的方法，其特征在于，所述薄膜的厚度为0.2~0.6μm。
25.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述薄膜通过以下方式被制成：在所述外延层的所述顶表面的全部进行薄膜沉积，然后去除所述凹槽外和所述底壁的薄膜以及可选地去除所述侧壁的部分薄膜。
26.根据权利要求25所述的改善光刻标记对准的方法，其特征在于，去除薄膜的方法包括干法刻蚀。
27.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述至少一个外延层中的每个外延层的厚度为4~15 μm、电阻率为9~50Ω·cm。
28.根据权利要求1所述的改善光刻标记对准的方法，其特征在于，所述至少一个外延层为两个外延层；
所述两个外延层中的每个外延层的厚度为4~15 μm、电阻率为9~50Ω·cm。
29.一种超级结的制备方法，其特征在于，包括：采用如根据权利要求1-28中任一项所述的改善光刻标记对准的方法对形成于衬底上的外延层进行刻标记对准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810131402.3A CN108346581B (zh) | 2018-02-08 | 2018-02-08 | 一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810131402.3A CN108346581B (zh) | 2018-02-08 | 2018-02-08 | 一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108346581A CN108346581A (zh) | 2018-07-31 |
| CN108346581B true CN108346581B (zh) | 2021-06-11 |
Family
ID=62959203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810131402.3A Active CN108346581B (zh) | 2018-02-08 | 2018-02-08 | 一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108346581B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI817917B (zh) * | 2023-04-17 | 2023-10-01 | 南亞科技股份有限公司 | 測量光刻對準的方法與半導體結構 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314404B (zh) * | 2020-02-26 | 2022-03-29 | 上海新微技术研发中心有限公司 | 键合方法 |
| CN113109997B (zh) * | 2021-03-18 | 2022-08-26 | 上海信及光子集成技术有限公司 | 测量外延前后光刻套刻误差的方法及结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4039161B2 (ja) * | 2002-07-30 | 2008-01-30 | 富士電機デバイステクノロジー株式会社 | 半導体基板の製造方法 |
| JP5397402B2 (ja) * | 2011-03-28 | 2014-01-22 | 富士電機株式会社 | 半導体素子の製造方法 |
| WO2014087633A1 (ja) * | 2012-12-07 | 2014-06-12 | 株式会社デンソー | スーパージャンクション構造の縦型ｍｏｓｆｅｔを有する半導体装置およびその製造方法 |
| CN104882436B (zh) * | 2015-03-31 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 两次外延工艺中光刻对准标记的制作方法 |
-
2018
- 2018-02-08 CN CN201810131402.3A patent/CN108346581B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI817917B (zh) * | 2023-04-17 | 2023-10-01 | 南亞科技股份有限公司 | 測量光刻對準的方法與半導體結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108346581A (zh) | 2018-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102969353B (zh) | 多鳍片器件及其制造方法 | |
| CN108346581B (zh) | 一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法 | |
| KR101393769B1 (ko) | ＦｉｎＦＥＴ 및 ＦｉｎＦＥＴ를 형성하는 방법 | |
| US8486769B2 (en) | Method for forming metrology structures from fins in integrated circuitry | |
| US8278703B2 (en) | Cross-hair cell based floating body device | |
| CN108666207B (zh) | 制作半导体元件的方法 | |
| US10586736B2 (en) | Hybrid fin cut with improved fin profiles | |
| US10290503B2 (en) | Spacer enabled poly gate | |
| US20210343850A1 (en) | Trench gate structure and method of forming a trench gate structure | |
| US8450125B2 (en) | Methods of evaluating epitaxial growth and methods of forming an epitaxial layer | |
| US20190115426A1 (en) | Fins with single diffusion break facet improvement using epitaxial insulator | |
| CN112201579A (zh) | 一种半导体芯片对准标记的制作方法及半导体芯片 | |
| CN102931171B (zh) | 一种外延标记及其相应的制作方法 | |
| US10014173B2 (en) | Single semiconductor crystal structure having an improved structure for crystalline lattice mismatch, semiconductor device and method of manufacturing same | |
| US20230230932A1 (en) | Method and system for fabricating fiducials for processing of semiconductor devices | |
| CN114326338B (zh) | 半导体结构及其制备方法 | |
| US8809202B2 (en) | Methods of manufacturing semiconductor devices including use of a protective material | |
| CN113809047B (zh) | 半导体结构及其制备方法 | |
| JP4566937B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP7494791B2 (ja) | 半導体装置の製造方法 | |
| US20230230931A1 (en) | Method and system for fabricating regrown fiducials for semiconductor devices | |
| JP2003258049A (ja) | 半導体装置の製造方法 | |
| US20210343594A1 (en) | Moat coverage with dielectric film for device passivation and singulation | |
| KR100632686B1 (ko) | 반도체 소자 분리 방법 | |
| CN107481918B (zh) | 芯片的制备方法及刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |