JP7424141B2 - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7424141B2 JP7424141B2 JP2020049005A JP2020049005A JP7424141B2 JP 7424141 B2 JP7424141 B2 JP 7424141B2 JP 2020049005 A JP2020049005 A JP 2020049005A JP 2020049005 A JP2020049005 A JP 2020049005A JP 7424141 B2 JP7424141 B2 JP 7424141B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon carbide
- source region
- resist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 69
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 69
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 230000007547 defect Effects 0.000 claims description 62
- 239000013078 crystal Substances 0.000 claims description 28
- 230000002950 deficient Effects 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 8
- 244000000626 Daucus carota Species 0.000 claims description 4
- 235000002767 Daucus carota Nutrition 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本開示は、炭化珪素半導体装置及びその製造方法に関する。
炭化珪素結晶は、高耐圧、低損失及び高温動作を実現できる次世代のスイッチング素子の材料として有望である（例えば、特許文献１参照）。
しかし、炭化珪素結晶は積層欠陥などの結晶欠陥を多く含んでいる。ウエハ中の結晶欠陥又はエピタキシャル成長時に発生した結晶欠陥によって従来の炭化珪素半導体装置ではリーク電流が発生して、歩留まりが低下するという問題があった。
本開示は、上述のような課題を解決するためになされたもので、その目的は歩留まりを向上させることができる炭化珪素半導体装置及びその製造方法を得るものである。
本開示に係る炭化珪素半導体装置は、１００ｕｍ以下の三角欠陥、ダウンフォール欠陥、又はキャロット欠陥を含む結晶欠陥が存在する欠陥領域を有する第１導電型の炭化珪素層と、前記炭化珪素層に形成された第２導電型の複数のウエル領域と、前記ウエル領域に形成された第１導電型のソース領域と、前記炭化珪素層、前記ウエル領域及び前記ソース領域の上に形成されたゲート酸化膜と、前記ゲート酸化膜の上に形成されたゲート電極と、前記ウエル領域及び前記ソース領域に接続されたソース電極とを備え、前記欠陥領域には前記ソース領域が形成されていないことを特徴とする。
本開示では、欠陥領域にはソース領域が形成されていない。ソース領域が無いとゲート電極に電圧を印加してもトランジスタがオンしないため、リーク電流が発生しない。この結果、歩留まりを向上させることができる。
実施の形態に係る炭化珪素半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る炭化珪素半導体装置を示す断面図である。以下、特に説明が無ければ半導体装置とはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を意味している。炭化珪素基板１の上にＮ型の炭化珪素層２がエピタキシャル成長されている。炭化珪素層２は、結晶欠陥が存在する欠陥領域３を有する。Ｐ型の複数のウエル領域４が炭化珪素層２に形成されている。Ｐ型コンタクト領域５及びＮ型のソース領域６がウエル領域４に形成されている。なお、Ｐ型コンタクト領域５は無くてもよい。
図１は、実施の形態１に係る炭化珪素半導体装置を示す断面図である。以下、特に説明が無ければ半導体装置とはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を意味している。炭化珪素基板１の上にＮ型の炭化珪素層２がエピタキシャル成長されている。炭化珪素層２は、結晶欠陥が存在する欠陥領域３を有する。Ｐ型の複数のウエル領域４が炭化珪素層２に形成されている。Ｐ型コンタクト領域５及びＮ型のソース領域６がウエル領域４に形成されている。なお、Ｐ型コンタクト領域５は無くてもよい。
ゲート酸化膜７が炭化珪素層２、ウエル領域４及びソース領域６の上に形成されている。ゲート電極８がゲート酸化膜７の上に形成されている。ゲート電極８は熱酸化膜などの層間絶縁膜９で覆われている。ソース電極１０が、炭化珪素層２及び層間絶縁膜９の上に形成され、Ｐ型コンタクト領域５及びソース領域６に電気的に接続されている。炭化珪素基板１の下面にドレイン電極１１が形成されている。このようにしてＭＯＳＦＥＴの複数のセルが炭化珪素層２に形成されている。本実施の形態の特徴として、欠陥領域３にはソース領域６が形成されていない。
続いて、本実施の形態に係る炭化珪素半導体装置の製造方法を説明する。図２は、実施の形態１に係る炭化珪素半導体装置の製造方法のフローチャートである。
まず、炭化珪素基板１の上にエピタキシャル成長させた炭化珪素層２の結晶欠陥を検査する（ステップＳ１）。図３は、エピタキシャル成長後の炭化珪素ウエハを示す平面図である。エピタキシャル成長した炭化珪素層２には、主に三角欠陥１２、ダウンフォール欠陥１３、キャロット欠陥１４などの複数の結晶欠陥が含まれている。
図４は、炭化珪素ウエハにおいて活性領域を形成する領域を特定した状態を示す平面図である。活性領域は、完成後の半導体装置において実際にＭＯＳＦＥＴチップとして動作する領域である。炭化珪素ウエハにおいて将来的に活性領域を形成する領域１５を特定し、その領域１５の結晶欠陥に関する情報を取得する。結晶欠陥の情報として、結晶欠陥のサイズ、座標、形状を、例えばレーザーテック社製のＳｉＣウエハ欠陥検査／レビュー装置（ＳＩＣＡ）を用いることで同時に取得することができる。図５及び図６は、各チップに含まれる結晶欠陥を示す拡大平面図である。図５には１００μｍを超える結晶欠陥は存在しないが、図６には１００μｍを超える結晶欠陥１６が存在する。
次に、欠陥情報を選別する（ステップＳ２）。１００μｍを超える結晶欠陥１６を有するチップは、本実施の形態を適用しても良品化は不能であると判断し（ステップＳ３）、不良とする（ステップＳ４）。一方、１００ｕｍ以下の結晶欠陥であれば、形状、個数を問わず、良品化は可能と判断する（ステップＳ５）。良品化可能と判断したチップについて、結晶欠陥が存在する欠陥領域３の位置を特定する。
図７から図１０は、実施の形態１に係る炭化珪素半導体装置の製造方法を示す断面図である。まず、図７に示すように、写真製版処理とアルミ（Ａｌ）の注入により炭化珪素層２に複数のウエル領域４を形成する（ステップＳ６）。炭化珪素層２の上面全面にネガレジスト１７を塗布する。
ここで、ソース領域６の形成用のネガレジスト１７を露光するための通常のマスクは、各ウエル領域４のソース領域６の形成予定領域を覆い、それ以外が開口されたマスクである。図８に示すように、この通常のマスクを用いてネガレジスト１７を露光する。これにより、ソース領域６の形成予定領域以外にあるネガレジスト１７が感光して活性化する。図面においてネガレジスト１７が活性化された部分を１７ａ、活性化されていない部分を１７ｂで示す。
次に、局所レーザー露光機を用いて、図９に示すように、予め位置を特定しておいた欠陥領域３にあるネガレジスト１７を局所的にレーザー露光して活性化させる。局所レーザー露光機はｎｍオーダーの局所露光が可能な市販装置である。
次に、図１０に示すように、露光及びレーザー露光したネガレジスト１７を現像し、ネガレジスト１７の活性化された部分１７ａを残し、活性化されていない部分１７ｂを除去する。これにより、欠陥領域３以外にあるソース領域６の形成予定領域に開口が形成され、欠陥領域３にネガレジスト１７を残すことができる。現像したネガレジスト１７をマスクとしてウエル領域４に不純物として窒素（Ｎ）を注入してウエル領域４にソース領域６を形成する。この際に、ネガレジスト１７が残っている欠陥領域３にはソース領域６が形成されない（ステップＳ７）。その後、ネガレジスト１７を除去する。
次に、高温の熱処理でウエル領域４とソース領域６を活性化させる。その後、ゲート酸化膜７、ゲート電極８、ソース電極１０、ドレイン電極１１等を形成する（ステップＳ８）。以上の工程により本実施の形態に係る炭化珪素半導体装置が製造される。
続いて、本実施の形態の効果を比較例と比較して説明する。図１１は、比較例に係る炭化珪素半導体装置を示す断面図である。比較例では、欠陥領域３にもソース領域６が形成されている。欠陥領域３では結晶方位が乱れるためゲート酸化膜７が未形成になり、ゲート電極８と炭化珪素層２が接し電流リークが発生する。また、炭化珪素層２に窪みがあると、ソース－ドレイン間の電流リークが発生する。
これに対して、本実施の形態では、欠陥領域３にはソース領域６が形成されていない。ソース領域６が無いとゲート電極８に電圧を印加してもトランジスタがオンしないため、リーク電流が発生しない。この結果、歩留まりを向上させることができる。
なお、欠陥領域３が１つのセルだけでなく、複数のセルに渡って存在する場合でも同様にリーク電流の発生を防ぐことができる。ソース領域６を形成しないセルでは電子の流れが無くなるが、チップには数万以上のセルがあるため、数セルで電子の流れが無くなっても影響は少ない。
また、１つのウエル領域４に含まれる２つのソース領域６の形成予定領域の一方に欠陥領域３が存在する場合は両方のソース領域６が形成されない。ただし、特性劣化を防ぐために、欠陥領域３が存在する方のソース領域６のみを形成しないことが好ましい。
実施の形態２．
図１２及び図１３は、実施の形態２に係る半導体装置の製造方法を示す断面図である。実施の形態１と同様に結晶欠陥を検査し、ウエル領域４を形成する。次に、図１２に示すように、炭化珪素層２の上面全面に第１のポジレジスト１８を塗布する。次に、欠陥領域３において第１のポジレジスト１８の上に第２のポジレジスト１９をインクジェット塗布により形成する。インクジェット塗布機として、数ｕｍ径で局所的にレジスト塗布が可能な市販の装置を用いる。
図１２及び図１３は、実施の形態２に係る半導体装置の製造方法を示す断面図である。実施の形態１と同様に結晶欠陥を検査し、ウエル領域４を形成する。次に、図１２に示すように、炭化珪素層２の上面全面に第１のポジレジスト１８を塗布する。次に、欠陥領域３において第１のポジレジスト１８の上に第２のポジレジスト１９をインクジェット塗布により形成する。インクジェット塗布機として、数ｕｍ径で局所的にレジスト塗布が可能な市販の装置を用いる。
次に、図１３に示すように、ソース領域６の形成予定領域にある第１及び第２のポジレジスト１８，１９を露光及び現像する。次に、現像した第１及び第２のポジレジスト１８，１９をマスクとしてウエル領域４にＮを注入してソース領域６を形成する。
ここで、第２のポジレジスト１９の厚みは第１のポジレジスト１８と同じである。従って、欠陥領域３に通常の２倍の厚みのレジストが塗布されることになる。このため、第２のポジレジスト１９の下方にある第１のポジレジスト１８が露光されず、現像後の第１のポジレジスト１８が欠陥領域３に残る。よって、Ｎを注入しても欠陥領域３にソース領域６が形成されないため、実施の形態１と同様の効果を得ることができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
実施の形態１と同様に結晶欠陥を検査し、ウエル領域４を形成する。次に、炭化珪素層２の上面全面にレジストを塗布する。図１０と同様に、露光及び現像したレジストをマスクとしてウエル領域４にＮを注入してソース領域６を形成する。ここで、本実施の形態では市販のマスクレス露光機によりレジストを露光する。マスクレス露光機によって、ソース領域６を形成するための通常のマスクデータと、欠陥領域３の位置を合わせたマスクデータとをウエハごとに生成・準備する。そして、現像後のレジストが欠陥領域３に残るように、マスクレス露光機により生成されたマスクデータに基づいてレジストを露光する。よって、不純物を注入しても欠陥領域３にソース領域６が形成されないため、実施の形態１と同様の効果を得ることができる。その他の構成及び効果は実施の形態１と同様である。なお、マスクレス露光機での露光に際して用いられるレジストはポジレストでもネガレジストでもよい。また、チップ単位で露光してもウエハ単位で露光してもよい。
実施の形態１と同様に結晶欠陥を検査し、ウエル領域４を形成する。次に、炭化珪素層２の上面全面にレジストを塗布する。図１０と同様に、露光及び現像したレジストをマスクとしてウエル領域４にＮを注入してソース領域６を形成する。ここで、本実施の形態では市販のマスクレス露光機によりレジストを露光する。マスクレス露光機によって、ソース領域６を形成するための通常のマスクデータと、欠陥領域３の位置を合わせたマスクデータとをウエハごとに生成・準備する。そして、現像後のレジストが欠陥領域３に残るように、マスクレス露光機により生成されたマスクデータに基づいてレジストを露光する。よって、不純物を注入しても欠陥領域３にソース領域６が形成されないため、実施の形態１と同様の効果を得ることができる。その他の構成及び効果は実施の形態１と同様である。なお、マスクレス露光機での露光に際して用いられるレジストはポジレストでもネガレジストでもよい。また、チップ単位で露光してもウエハ単位で露光してもよい。
実施の形態４．
図１４は、実施の形態４に係る半導体装置の製造方法を示す平面図である。図１５は、実施の形態４に係る半導体装置の製造方法を示す断面図である。実施の形態１と同様に結晶欠陥を検査し、ウエル領域４を形成する。次に、炭化珪素層２の上面全面に窒化膜又は酸化膜などの絶縁膜２０をＣＶＤにより形成する。絶縁膜２０の厚みは２ｕｍ程度であるが、それ以上厚くてもよい。次に、レジストを全面に塗布し、露光及び現像により欠陥領域３の上方のレジストを残す。このレジストをマスクとして絶縁膜２０をエッチングした後、レジストを除去する。これにより、図１４に示すように、欠陥領域３の上方に絶縁膜２０が残る。
図１４は、実施の形態４に係る半導体装置の製造方法を示す平面図である。図１５は、実施の形態４に係る半導体装置の製造方法を示す断面図である。実施の形態１と同様に結晶欠陥を検査し、ウエル領域４を形成する。次に、炭化珪素層２の上面全面に窒化膜又は酸化膜などの絶縁膜２０をＣＶＤにより形成する。絶縁膜２０の厚みは２ｕｍ程度であるが、それ以上厚くてもよい。次に、レジストを全面に塗布し、露光及び現像により欠陥領域３の上方のレジストを残す。このレジストをマスクとして絶縁膜２０をエッチングした後、レジストを除去する。これにより、図１４に示すように、欠陥領域３の上方に絶縁膜２０が残る。
次に、炭化珪素層２の上面全面にレジストを塗布し、通常のマスク露光を行う。これにより、図１５に示すように、複数のウエル領域４のソース領域６の形成予定領域がそれぞれ開口したレジストパターン２１を形成する。次に、レジストパターン２１と絶縁膜２０をマスクとしてウエル領域４にＮを注入してソース領域６を形成する。絶縁膜２０を形成した箇所には不純物が注入されないため、欠陥領域３にソース領域６が形成されない。従って、実施の形態１と同様の効果を得ることができる。その他の構成及び効果は実施の形態１と同様である。なお、レジストパターン２１はポジレストでもネガレジストでもよい。
実施の形態５．
図１６及び図１７は、実施の形態５に係る半導体装置の製造方法を示す断面図である。実施の形態１と同様に結晶欠陥を検査し、ウエル領域４を形成する。次に、図１６に示すように、ソース領域６の形成予定領域が開口した通常のレジストパターン２２を用いてＮを注入して、複数のウエル領域４にそれぞれソース領域６を形成する。この際、欠陥領域３が存在するウエル領域４も含めて全てのウエル領域４にソース領域６を形成する。その後、レジストパターン２２を除去する。
図１６及び図１７は、実施の形態５に係る半導体装置の製造方法を示す断面図である。実施の形態１と同様に結晶欠陥を検査し、ウエル領域４を形成する。次に、図１６に示すように、ソース領域６の形成予定領域が開口した通常のレジストパターン２２を用いてＮを注入して、複数のウエル領域４にそれぞれソース領域６を形成する。この際、欠陥領域３が存在するウエル領域４も含めて全てのウエル領域４にソース領域６を形成する。その後、レジストパターン２２を除去する。
次に、図１７に示すように、炭化珪素層２の上面全面にポジレジスト２３を塗布する。マスクレス露光機又はレーザー露光機を用いた露光及び現像により欠陥領域３のポジレジスト２３を除去する。このポジレジスト２３をマスクとして用いて欠陥領域３にＡｌを注入することで、欠陥領域３に存在するソース領域６を取り消す。欠陥領域３にソース領域６が無くなるため、実施の形態１と同様の効果を得ることができる。その他の構成及び効果は実施の形態１と同様である。
２ 炭化珪素層、３ 欠陥領域、４ ウエル領域、６ ソース領域、７ ゲート酸化膜、８ ゲート電極、１０ ソース電極、１７ ネガレジスト、１８ 第１のポジレジスト、１９ 第２のポジレジスト、２０ 絶縁膜、２１ レジストパターン
Claims (7)
- １００ｕｍ以下の三角欠陥、ダウンフォール欠陥、又はキャロット欠陥を含む結晶欠陥が存在する欠陥領域を有する第１導電型の炭化珪素層と、
前記炭化珪素層に形成された第２導電型の複数のウエル領域と、
前記ウエル領域に形成された第１導電型のソース領域と、
前記炭化珪素層、前記ウエル領域及び前記ソース領域の上に形成されたゲート酸化膜と、
前記ゲート酸化膜の上に形成されたゲート電極と、
前記ウエル領域及び前記ソース領域に接続されたソース電極とを備え、
前記欠陥領域には前記ソース領域が形成されていないことを特徴とする炭化珪素半導体装置。 - 第１導電型の炭化珪素層のエピタキシャル成長による１００ｕｍ以下の三角欠陥、ダウンフォール欠陥、又はキャロット欠陥を含む結晶欠陥を検査して前記結晶欠陥が存在する欠陥領域の位置を特定する工程と、
前記炭化珪素層に第２導電型の複数のウエル領域を形成する工程と、
前記ウエル領域に第１導電型のソース領域を形成する工程と、
前記炭化珪素層、前記ウエル領域及び前記ソース領域の上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜の上にゲート電極を形成する工程と、
前記ウエル領域及び前記ソース領域に接続されたソース電極を形成する工程とを備え、
前記欠陥領域には前記ソース領域が形成されていないことを特徴とする炭化珪素半導体装置の製造方法。 - 前記炭化珪素層の上にネガレジストを塗布する工程と、
前記ソース領域の形成予定領域以外にある前記ネガレジストを露光する工程と、
前記欠陥領域にある前記ネガレジストを局所的にレーザー露光する工程と、
露光及びレーザー露光した前記ネガレジストを現像する工程と、
現像した前記ネガレジストをマスクとして前記ウエル領域に不純物を注入して前記ソース領域を形成する工程とを備えることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。 - 前記炭化珪素層の上に第１のポジレジストを塗布する工程と、
前記欠陥領域において前記第１のポジレジストの上に第２のポジレジストを形成する工程と、
前記ソース領域の形成予定領域にある前記第１及び第２のポジレジストを露光及び現像する工程と、
現像した前記第１及び第２のポジレジストをマスクとして前記ウエル領域に不純物を注入して前記ソース領域を形成する工程とを備え、
現像後の前記第１のポジレジストが前記欠陥領域に残ることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。 - 前記炭化珪素層の上にレジストを塗布する工程と、
露光及び現像した前記レジストをマスクとして前記ウエル領域に不純物を注入して前記ソース領域を形成する工程とを備え、
現像後の前記レジストが前記欠陥領域に残るように、マスクレス露光機により前記レジストを露光することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。 - 前記欠陥領域の上に絶縁膜を形成する工程と、
前記炭化珪素層の上に、前記ソース領域の形成予定領域が開口したレジストパターンを形成する工程と、
前記レジストパターンと前記絶縁膜をマスクとして前記ウエル領域に不純物を注入して前記ソース領域を形成する工程とを備えることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。 - 前記複数のウエル領域にそれぞれ前記ソース領域を形成する工程と、
前記欠陥領域に第２導電型の不純物を注入することで前記欠陥領域に存在する前記ソース領域を取り消す工程とを備えることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020049005A JP7424141B2 (ja) | 2020-03-19 | 2020-03-19 | 炭化珪素半導体装置及びその製造方法 |
| US17/021,958 US11489040B2 (en) | 2020-03-19 | 2020-09-15 | Silicon carbide semiconductor device and method for manufacturing the same |
| DE102020128282.6A DE102020128282A1 (de) | 2020-03-19 | 2020-10-28 | Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung |
| CN202110270261.5A CN113497118A (zh) | 2020-03-19 | 2021-03-12 | 碳化硅半导体装置及其制造方法 |
| US17/820,304 US12027576B2 (en) | 2020-03-19 | 2022-08-17 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020049005A JP7424141B2 (ja) | 2020-03-19 | 2020-03-19 | 炭化珪素半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021150490A JP2021150490A (ja) | 2021-09-27 |
| JP7424141B2 true JP7424141B2 (ja) | 2024-01-30 |
Family
ID=77552575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020049005A Active JP7424141B2 (ja) | 2020-03-19 | 2020-03-19 | 炭化珪素半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11489040B2 (ja) |
| JP (1) | JP7424141B2 (ja) |
| CN (1) | CN113497118A (ja) |
| DE (1) | DE102020128282A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11361454B2 (en) * | 2020-02-28 | 2022-06-14 | Wolfspeed, Inc. | Alignment for wafer images |
| CN115241282B (zh) * | 2022-09-23 | 2023-01-10 | 浙江大学杭州国际科创中心 | 一种SiC MOSFET器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218306A (ja) | 2008-03-10 | 2009-09-24 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体ウエハ中の転位検出方法および炭化珪素半導体装置の製造方法 |
| JP2013232574A (ja) | 2012-05-01 | 2013-11-14 | Mitsubishi Electric Corp | 炭化珪素半導体装置 |
| JP2017168561A (ja) | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| WO2018084020A1 (ja) | 2016-11-01 | 2018-05-11 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245397A (ja) * | 1994-03-07 | 1995-09-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004343039A (ja) * | 2002-11-29 | 2004-12-02 | Advanced Lcd Technologies Development Center Co Ltd | 半導体構造物、半導体装置、これらの製造方法および製造装置 |
| US20050104092A1 (en) * | 2003-11-19 | 2005-05-19 | International Business Machiness Corportion | Method of reducing dislocation-induced leakage in a strained-layer field-effect transistor |
| JP2006066481A (ja) * | 2004-08-25 | 2006-03-09 | Toshiba Corp | 固体撮像装置 |
| JP2012244083A (ja) | 2011-05-24 | 2012-12-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| CN104752178A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| US9711619B1 (en) * | 2016-01-19 | 2017-07-18 | Globalfoundries Inc. | Stress memorization and defect suppression techniques for NMOS transistor devices |
| JP2020049005A (ja) | 2018-09-27 | 2020-04-02 | パナソニックＩｐマネジメント株式会社 | 印象評価システム、及び、印象評価方法 |
-
2020
- 2020-03-19 JP JP2020049005A patent/JP7424141B2/ja active Active
- 2020-09-15 US US17/021,958 patent/US11489040B2/en active Active
- 2020-10-28 DE DE102020128282.6A patent/DE102020128282A1/de active Pending
-
2021
- 2021-03-12 CN CN202110270261.5A patent/CN113497118A/zh active Pending
-
2022
- 2022-08-17 US US17/820,304 patent/US12027576B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218306A (ja) | 2008-03-10 | 2009-09-24 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体ウエハ中の転位検出方法および炭化珪素半導体装置の製造方法 |
| JP2013232574A (ja) | 2012-05-01 | 2013-11-14 | Mitsubishi Electric Corp | 炭化珪素半導体装置 |
| JP2017168561A (ja) | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| WO2018084020A1 (ja) | 2016-11-01 | 2018-05-11 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102020128282A1 (de) | 2021-09-23 |
| US11489040B2 (en) | 2022-11-01 |
| US20210296433A1 (en) | 2021-09-23 |
| JP2021150490A (ja) | 2021-09-27 |
| US12027576B2 (en) | 2024-07-02 |
| CN113497118A (zh) | 2021-10-12 |
| US20220392997A1 (en) | 2022-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8012837B2 (en) | Method of manufacturing semiconductor device | |
| US12027576B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US9477804B2 (en) | Integrated circuit design method | |
| US12009212B2 (en) | Semiconductor device with reduced critical dimensions | |
| JP2002170784A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| TW201513266A (zh) | 晶圓，形成測試結構之方法及半導體結構之製作方法 | |
| US7582526B2 (en) | Method for manufacturing semiconductor device | |
| US20050139819A1 (en) | Process for fabricating nanoelectronic device by intermittent exposure | |
| JP2000164665A (ja) | 半導体集積回路装置及びその製造方法 | |
| US10262909B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6187639B1 (en) | Method to prevent gate oxide damage by post poly definition implantation | |
| US8304317B2 (en) | Gate line edge roughness reduction by using 2P/2E process together with high temperature bake | |
| US11892774B2 (en) | Lithography | |
| JP2668490B2 (ja) | マスクｒｏｍ製造方法 | |
| US11587927B2 (en) | Crown bulk for FinFET device | |
| KR100709579B1 (ko) | 반도체 소자의 콘택 오픈 테스트 방법 | |
| US20240234149A9 (en) | Lateral Transistor with Self-Aligned Body Implant | |
| US20240136189A1 (en) | Lateral Transistor with Self-Aligned Body Implant | |
| KR100402248B1 (ko) | 반도체 장치의 콘택 오픈 테스트 방법 | |
| EP1526568A1 (en) | Sealing method for electronic devices formed on a common semiconductor substrate and corresponding circuit structure | |
| JP5249521B2 (ja) | 半導体装置の製造方法 | |
| JP5036441B2 (ja) | 縦型炭化珪素半導体装置の製造方法 | |
| JP2000114334A (ja) | 半導体装置の製造方法 | |
| JPH0685251A (ja) | 半導体装置およびその製造方法 | |
| KR20070076046A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240101 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7424141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |