JP5036441B2 - 縦型炭化珪素半導体装置の製造方法 - Google Patents
縦型炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5036441B2 JP5036441B2 JP2007193965A JP2007193965A JP5036441B2 JP 5036441 B2 JP5036441 B2 JP 5036441B2 JP 2007193965 A JP2007193965 A JP 2007193965A JP 2007193965 A JP2007193965 A JP 2007193965A JP 5036441 B2 JP5036441 B2 JP 5036441B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- silicon carbide
- forming
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
さらに、前記工程(D)は、前記第一の電極として透明電極を形成する工程であり、前記工程(F)は、前記第一の主面側から、前記透明電極を介して前記発光を検出する工程である。
または、前記工程(D)は、前記各開口部内に形成され、前記一方の電極領域と接続する電極部と、前記電極部同士を電気的に接続するように、前記絶縁層上に形成される線状の配線とから成る、前記第一の電極を形成する工程であり、前記工程(F)は、前記第一の主面側の前記線状の配線の不形成の領域から、前記発光を検出する工程である。
図1〜9は、この発明の実施の形態1に係るパワー用途の縦型炭化珪素半導体装置の製造方法を説明するための図である。以下、図1〜9を用いて、本実施の形態に係る縦型炭化珪素半導体装置の製造方法について説明する。
図10〜14は、この発明の実施の形態2に係るパワー用途の縦型炭化珪素半導体装置の製造方法を説明するための図である。以下、図10〜14を用いて、本実施の形態に係る縦型炭化珪素半導体装置の製造方法について説明する。ここで、図11は、図10に示す工程断面図の平面図であり、図11のA−A断面が図10に相当する。なお、実施の形態1で説明した部材等と同じ部材等には、同じ符号を付している。
図16〜21は、この発明の実施の形態3に係るパワー用途の縦型炭化珪素半導体装置の製造方法を説明するための図である。以下、図16〜21を用いて、本実施の形態に係る縦型炭化珪素半導体装置の製造方法について説明する。なお、実施の形態1で説明した部材等と同じ部材等には、同じ符号を付している。
Claims (5)
- 炭化珪素から成る半導体基板を有し、前記半導体基板の厚み方向に主電流が流れる縦型炭化珪素半導体装置の製造方法であって、
(A)前記半導体基板に、複数のトランジスタを形成する工程と、
(B)前記半導体基板の第一の主面上に、絶縁層を形成する工程と、
(C)前記絶縁層に複数の開口部を形成し、前記開口部の底部から、各前記トランジスタの一方の電極領域を露出させる工程と、
(D)各前記一方の電極領域同士が相互に接続されるように、各前記開口部内および前記絶縁層上に第一の電極を形成する工程と、
(E)前記半導体基板の第二の主面上に、各前記トランジスタの他方の電極領域と接続する第二の電極を形成する工程と、
(F)前記第一の電極と前記第二の電極間に所定の電圧を印加することにより、半導体基板内部に存する欠陥に起因した発光を検出する工程と、
(G)前記工程(F)の後に、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域上の前記第一の電極を除去して、直接、絶縁体を形成する工程とを、備えており、
前記工程(D)は、
前記第一の電極として透明電極を形成する工程であり、
前記工程(F)は、
前記第一の主面側から、前記透明電極を介して前記発光を検出する工程である、
ことを特徴とする縦型炭化珪素半導体装置の製造方法。 - 炭化珪素から成る半導体基板を有し、前記半導体基板の厚み方向に主電流が流れる縦型炭化珪素半導体装置の製造方法であって、
(A)前記半導体基板に、複数のトランジスタを形成する工程と、
(B)前記半導体基板の第一の主面上に、絶縁層を形成する工程と、
(C)前記絶縁層に複数の開口部を形成し、前記開口部の底部から、各前記トランジスタの一方の電極領域を露出させる工程と、
(D)各前記一方の電極領域同士が相互に接続されるように、各前記開口部内および前記絶縁層上に第一の電極を形成する工程と、
(E)前記半導体基板の第二の主面上に、各前記トランジスタの他方の電極領域と接続する第二の電極を形成する工程と、
(F)前記第一の電極と前記第二の電極間に所定の電圧を印加することにより、半導体基板内部に存する欠陥に起因した発光を検出する工程と、
(G)前記工程(F)の後に、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域上の前記第一の電極を除去して、直接、絶縁体を形成する工程とを、備えており、
前記工程(D)は、
前記各開口部内に形成され、前記一方の電極領域と接続する電極部と、前記電極部同士を電気的に接続するように、前記絶縁層上に形成される線状の配線とから成る、前記第一の電極を形成する工程であり、
前記工程(F)は、
前記第一の主面側の前記線状の配線の不形成の領域から、前記発光を検出する工程である、
ことを特徴とする縦型炭化珪素半導体装置の製造方法。 - 前記工程(G)は、
(G−1)全ての前記開口部を充填するように、前記絶縁層上に、前記透明電極を含む又は前記透明電極を含まない第三の電極を形成する工程と、
(G−2)前記第三の電極の一部を除去することにより、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域を露出させる所定の開口部を、前記第三の電極に形成する工程と、
(G−3)前記所定の開口部内に前記絶縁体を形成する工程とを、有する、
ことを特徴とする請求項1に記載の縦型炭化珪素半導体装置の製造方法。 - 前記工程(G)は、
(G−1)前記各開口部を充填するように、前記絶縁層上に、前記第一の電極を含む又は前記第一の電極を含まない第三の電極を形成する工程と、
(G−2)前記第三の電極の一部を除去することにより、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域を露出させる所定の開口部を、前記第三の電極部に形成する工程と、
(G−3)前記所定の開口部内に前記絶縁体を形成する工程とを、有する、
ことを特徴とする請求項2に記載の縦型炭化珪素半導体装置の製造方法。 - (H)前記工程(G)の後に、前記絶縁体を覆い、前記開口部を充填するように、前記絶縁層上に第三の電極を形成する工程を、さらに備えている、
ことを特徴とする請求項1または請求項2に記載の縦型炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193965A JP5036441B2 (ja) | 2007-07-26 | 2007-07-26 | 縦型炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193965A JP5036441B2 (ja) | 2007-07-26 | 2007-07-26 | 縦型炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009032834A JP2009032834A (ja) | 2009-02-12 |
JP5036441B2 true JP5036441B2 (ja) | 2012-09-26 |
Family
ID=40403054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007193965A Expired - Fee Related JP5036441B2 (ja) | 2007-07-26 | 2007-07-26 | 縦型炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5036441B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024176369A1 (ja) * | 2023-02-22 | 2024-08-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3161182B2 (ja) * | 1993-02-05 | 2001-04-25 | 富士電機株式会社 | 電力用半導体素子の製造方法 |
JP2000003946A (ja) * | 1998-06-15 | 2000-01-07 | Denso Corp | 炭化珪素半導体基板の検査方法 |
JP3784618B2 (ja) * | 2000-06-26 | 2006-06-14 | 本田技研工業株式会社 | 積層リングの製造方法 |
JP2002170784A (ja) * | 2000-12-01 | 2002-06-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2004111759A (ja) * | 2002-09-20 | 2004-04-08 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JP5192661B2 (ja) * | 2006-05-29 | 2013-05-08 | 一般財団法人電力中央研究所 | 炭化珪素半導体素子の製造方法 |
-
2007
- 2007-07-26 JP JP2007193965A patent/JP5036441B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009032834A (ja) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543786B2 (ja) | 半導体装置及びその製造方法 | |
US8012837B2 (en) | Method of manufacturing semiconductor device | |
US9018073B2 (en) | Method of manufacturing a semiconductor device including alignment mark | |
JP2006310734A (ja) | 半導体装置の製造方法 | |
JP4537834B2 (ja) | 半導体装置の製造方法 | |
JP2002170784A (ja) | 炭化珪素半導体装置及びその製造方法 | |
TW201511181A (zh) | 半導體裝置之製造方法 | |
JP7424141B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2020072162A (ja) | 半導体装置の製造方法 | |
JP5036441B2 (ja) | 縦型炭化珪素半導体装置の製造方法 | |
JP2006245037A (ja) | 半導体装置 | |
JP2017050331A (ja) | 半導体装置および半導体装置の製造方法 | |
CN1841661A (zh) | 半导体制造方法 | |
US11688651B2 (en) | Semiconductor structure, manufacturing method thereof and method for detecting short thereof | |
US10262909B2 (en) | Semiconductor device and method for manufacturing the same | |
JP6658892B2 (ja) | 半導体装置およびその製造方法 | |
JP2009277964A (ja) | 半導体装置及びその製造方法 | |
JP5091063B2 (ja) | 半導体装置の製造方法 | |
JP6386179B2 (ja) | 半導体装置およびその製造方法、並びに半導体装置の検査方法 | |
JP2008187032A (ja) | 半導体ウエハ、半導体ウエハの製造方法および半導体チップ | |
CN101728246B (zh) | 形成高压元件深阱的方法 | |
JP2013149708A (ja) | 半導体装置の製造方法 | |
JP5950531B2 (ja) | 半導体装置の製造方法及び半導体ウエハ | |
JP2011134815A (ja) | ショットキーダイオードと製造方法と製造装置 | |
US10651100B2 (en) | Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120703 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |