JP5036441B2 - 縦型炭化珪素半導体装置の製造方法 - Google Patents

縦型炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5036441B2
JP5036441B2 JP2007193965A JP2007193965A JP5036441B2 JP 5036441 B2 JP5036441 B2 JP 5036441B2 JP 2007193965 A JP2007193965 A JP 2007193965A JP 2007193965 A JP2007193965 A JP 2007193965A JP 5036441 B2 JP5036441 B2 JP 5036441B2
Authority
JP
Japan
Prior art keywords
electrode
silicon carbide
forming
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007193965A
Other languages
English (en)
Other versions
JP2009032834A (ja
Inventor
直毅 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007193965A priority Critical patent/JP5036441B2/ja
Publication of JP2009032834A publication Critical patent/JP2009032834A/ja
Application granted granted Critical
Publication of JP5036441B2 publication Critical patent/JP5036441B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、縦型炭化珪素半導体装置の製造方法に係る発明であり、特に、製造途中に半導体素子の欠陥を検出する工程を含む縦型炭化珪素半導体装置の製造方法に関するものである。
SiC(炭化珪素)基板を用いた半導体装置は、シリコン基板を用いたものと比較して、高電圧、大電流、高温動作に優れている。よって、当該SiC基板を用いた縦型電力用半導体装置への開発が進められている。ここで、縦型とは、主電流が基板の厚み方向に流れることを意味する。
しかしながら、SiC基板は、シリコン基板に比べて、欠陥の少ないものを作製することが困難である。したがって、SiC基板を用いて電力用半導体装置を作成した場合には、電流容量の大きな半導体装置を得ることが困難である。
そこで、多くの欠陥を含み得るSiC基板を用いた場合でも、最大電流容量の半導体装置を歩留まり良く得ることができる技術として、特許文献1が存在する。
特許文献1に係る技術では、SiC基板内に、複数の半導体素子ユニット(以下、単にユニットと称する)を形成する。その後、不良品ユニットの電極層上に絶縁物を塗布し、当該不良品ユニットを外部と電気的に接続するための電極層を、電気的に絶縁する。そして、良品のユニットのみを並列に電気的に接続する。なお、当該ユニットには、複数の半導体素子が形成されている。
特開2004−111759号公報
しかしながら、特許文献1に係る技術では、ユニット分割数を増やすほど、ユニット間の使用できない領域が増える。これにより、完成品における最大電流容量が減少するという問題があった。
さらに、特許文献1に係る技術では、SiC基板における良品のユニットのみを並列に接続する。よって、良品ユニットの個数のばらつきにより、完成品ごとに最大電流容量が大きくばらついてしまうという問題があった。例えば、半分のユニットが良品である完成品では、全ユニットが良品である完成品と比較して、最大電流容量が2倍、異なってしまう。
単位ユニットの面積を小さくすれば、当該最大電流容量のばらつきを小さくすることもできる。しかし、この場合には、ユニットの良品・不良品を判定するテストが困難になる。
そこで、本発明は、SiC基板を用いたとしても、大きな最大電流容量を得ることができ、また完成品において、たとえSiC基板内の欠陥数がばらついたとしても、完成品における最大電流容量のばらつきを抑制することができる、縦型炭化珪素半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明に係る縦型炭化珪素半導体装置の製造方法は、炭化珪素から成る半導体基板を有し、前記半導体基板の厚み方向に主電流が流れる縦型炭化珪素半導体装置の製造方法であって、下記工程(A)〜(G)を備える。工程(A)は、前記半導体基板に、複数のトランジスタを形成する工程である。工程(B)は、前記半導体基板の第一の主面上に、絶縁層を形成する工程である。工程(C)は、前記絶縁層に複数の開口部を形成し、前記開口部の底部から、各前記トランジスタの一方の電極領域を露出させる工程である。工程(D)は、各前記一方の電極領域同士が相互に接続されるように、各前記開口部内および前記絶縁層上に第一の電極を形成する工程である。工程(E)は、前記半導体基板の第二の主面上に、各前記トランジスタの他方の電極領域と接続する第二の電極を形成する工程である。工程(F)は、前記第一の電極と前記第二の電極間に所定の電圧を印加することにより、半導体基板内部に存する欠陥に起因した発光を検出する工程である。工程(G)は、前記工程(F)の後に、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域上の前記第一の電極を除去して、直接、絶縁体を形成する工程である。
さらに、前記工程(D)は、前記第一の電極として透明電極を形成する工程であり、前記工程(F)は、前記第一の主面側から、前記透明電極を介して前記発光を検出する工程である。
または、前記工程(D)は、前記各開口部内に形成され、前記一方の電極領域と接続する電極部と、前記電極部同士を電気的に接続するように、前記絶縁層上に形成される線状の配線とから成る、前記第一の電極を形成する工程であり、前記工程(F)は、前記第一の主面側の前記線状の配線の不形成の領域から、前記発光を検出する工程である。
本発明に係る縦型炭化珪素半導体装置の製造方法は、第一の電極と第二の電極との間に所定の電圧を印加することにより、半導体基板内部に存する欠陥に起因した発光を検出している。ここで、第一の電極は透明電極である。または、第一の電極は線状の配線を含む構成である。さらに、当該発光の発生位置に対応するトランジスタの一方の電極領域上に直接、絶縁体を形成している。つまり、上記方法により、欠陥を含むトランジスタのみを局所的に、完成品の縦型炭化珪素半導体装置から機能的に除去している。
したがって、半導体基板に欠陥が含まれていても、完成品の縦型炭化珪素半導体装置から機能的に除去されるトランジスタの数を最小限に抑えることができる。よって、欠陥が多く発生し得るSiC(炭化珪素)基板を用いたとしても、大きな最大電流容量を有する縦型炭化珪素半導体装置を提供することができる。
また、上記方法を採用することにより、完成品から局所的に、欠陥単位でトランジスタを機能的に除去できる。よって、当該トランジスタの機能的な除去に起因した、完成品の最大電流容量の減少は無視できる値である。したがって、完成品において生じた半導体基板内の欠陥の数がばらついたとしても、完成品における最大電流容量のばらつきを抑制することができる。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
<実施の形態1>
図1〜9は、この発明の実施の形態1に係るパワー用途の縦型炭化珪素半導体装置の製造方法を説明するための図である。以下、図1〜9を用いて、本実施の形態に係る縦型炭化珪素半導体装置の製造方法について説明する。
まずはじめに、図1に示すように、SiC(炭化珪素)基板1に、複数のトランジスタを形成する。ここで、本実施の形態に係る縦型炭化珪素半導体装置(各トランジスタ)では、半導体基板1の厚み方向(図1の上下方向)に主電流が流れる。
図1に示すように、高濃度のn型(以下、単にn+と称する場合がある)を有する炭化珪素から成るSiC基板1を用意する。周知の技術に従ってエピタキシャル成長により、当該SiC基板1上に、低濃度のn型(以下、単にn-と称する場合がある)ドリフト領域(半導体層)2を形成する。ここで、SiC基板1は、シリコン基板よりバンドギャップの広いワイドバンドギャップの半導体基板である。また、本発明では、SiC基板1とドリフト領域2とを併せて、半導体基板と称する。
その後、写真製版技術によりマスク材を形成し、当該マスク材を用いた複数のイオン注入処理により、複数のn+型のソース領域(電流出力領域)3、複数の高濃度のp型(p+型)のコンタクト領域4、および複数のベース領域(不純物領域)5を形成する(図1)。ここで、各ソース領域3は、ドリフト領域2の上面内の所定領域に各々形成される。各コンタクト領域4は、各ソース領域3に取り囲まれるように各々形成される。各ベース領域5は、各ソース領域3および各コンタクト領域4を各々含むように、ドリフト領域2の上面内に各々形成される。
また、ベース領域5の深さは、ソース領域3の深さより深く形成される。また、ベース領域5は、p型の不純物層である。また、コンタクト領域4は、ベース領域5につながっている。
なお、n型領域を形成するためには、例えば窒素イオンなどの不純物イオンをイオン注入する。また、p型領域を形成するためには、アルミニウムイオンなどの不純物イオンをイオン注入する。これらのイオン注入の順番は任意に変更できる。
次に、各イオン注入領域3,4,5を活性化するために、1700℃程度の高温雰囲気で、製造途中の半導体基板に対してアニール処理を施す。次に、熱酸化法等により、ゲート酸化膜6を、ドリフト領域2上に形成する(図1)。そして、ゲート酸化膜6上の所定の領域に、例えばポリシリコンからなるゲート電極7を複数形成する(図1)。
以上までの工程により、半導体基板(SiC基板1+ドリフト領域2)には、複数のトランジスタが形成される。ここで、上記の通り、当該トランジスタの主電流は、半導体基板の厚み方向に流れる。
次に、半導体基板の第一の主面上に、絶縁層を形成する。より具体的に、例えばCVD酸化膜からなる層間絶縁膜(絶縁層と把握できる)8を、ゲート電極7およびゲート酸化膜6を覆うように、ドリフト領域2上(半導体基板の第一の主面上と把握できる)に形成する。以上までの工程により、図1に示す製造途中の縦型炭化珪素半導体装置が形成される。
ここで、以上までの工程において、図1に示すように、ドリフト領域2に欠陥21が生じたとする。当該欠陥21は、SiC基板1の欠陥や基板表面の汚染物を起因として発生する。または当該欠陥21は、エピタキシャル成長の際に発生することもある。なお、SiC基板1における欠陥21の発生数は、シリコン基板における欠陥の発生数よりも多く、場合によっては数個/cm2以上になることもある。
次に、図2に示すように、写真製版技術とエッチング技術とを用いて、層間絶縁膜8に複数の開口部9を形成する。ここで、開口部9の底部からは、各トランジスタのソース領域3およびコンタクト領域4(一方の電極領域と把握できる)が露出する。なお、完成品においては、当該開口部9には、上記一方の電極領域と上層配線(図示せず)とを電気的に接続するコンタクト部(ソース電極)が形成される。また、ゲート電極7とコンタクトがとれるように、層間絶縁膜8には他の開口部を形成する(図示せず)。上記開口部9の形成により、図2に示すように、ゲート酸化膜6も部分的にエッチングされる。
次に、半導体基板の第二の主面上(SiC基板1の裏面上)に、各トランジスタの他方の電極領域(ドレイン領域であり、ドリフト領域2およびSiC基板1)と電気的に接続するドレイン電極(第二の電極と把握できる)10を形成する(図3)。
具体的に、SiC基板1の裏面上に対して、スパッタ法を施す。これにより、当該SiC基板1の裏面上に、ニッケルなどの金属膜を成膜する。その後、製造途中の縦型炭化珪素半導体装置に対して、1000℃程度の高温アニール処理を施す。これにより、SiC基板1と金属膜とを反応させて、図3に示すように、ニッケルシリサイドから成るドレイン電極10を形成する。
次に、開口部9の底部から露出している各一方の電極領域3,4同士が相互に接続されるように、各開口部9内および層間絶縁膜8上に第一の電極22を形成する(図3)。本実施の形態1では、当該第一の電極22として、透明電極22を形成する。
より具体的に、図2で示した製造途中の縦型炭化珪素半導体装置の第一の主面側に対して、スパッタ処理を施す。これにより、層間絶縁膜8上面および開口部9の底面・側面に、例えばITO(Indium Tin Oxide)などの透明電極22が形成される。当該透明電極22の形成により、各一方の電極領域(ソース領域3+コンタクト領域4)は、相互に電気的に接続される(図3)。
次に、透明電極(第一の電極)22とドレイン電極(第二の電極)10との間に、所定の電圧を印加する。これにより、半導体基板内部で発生するリーク電流に起因した、発光を検出する。ここで、当該リーク電流は、欠陥21に起因して生じる。
より具体的に、図4に示すように、透明電極22とドレイン電極10との間に電圧を印加しつつ、半導体基板の第一の主面側から、たとえば冷却CCDなどの高感度カメラC1で撮像する。ドリフト領域2内でベース領域5をまたぐような欠陥21がある場合において、当該欠陥21が存在するベース領域5とドリフト領域2とからなるpn接合に、逆方向電圧を印加する。すると、欠陥21の付近において、大きなリーク電流が流れ、当該リーク電流に起因した発光が起こる。当該発光は、層間絶縁膜8上および開口部9の側面・底面上に形成された透明電極22を介して、高感度カメラC1で撮像(検出)される。そして、図4に示すように、発光位置に存する欠陥21の位置情報を、ウエハテスターD1が取得する。
上記発光の検出処理後に、リーク電流の発生位置に対応するトランジスタを構成する一方の電極領域(ソース領域3a+コンタクト領域4a)上に直接、絶縁体25を形成する(図9参照)。当該絶縁体25は、当該一方の電極領域3a,4aを電気的に絶縁するために形成される。本実施の形態では、具体的に以下の工程(図5〜9)を施すことにより、前記絶縁体25を形成するまでの工程を実現する。
まず、透明電極22をシュウ酸などのエッチング液で除去した後、半導体基板の第一の主面側に対して、スパッタ処理を施す。これにより、全ての開口部9を充填するように、層間絶縁膜8上にアルミニウムを成膜する。その後、当該アルミニウムに対して、写真製版法を用いたエッチング処理を施す。これにより、図5に示すように、ソース電極(第三の電極と把握できる)11が形成される。図5に示すように、当該段階においては、当該ソース電極11により、全ての一方の電極領域(ソース領域3+コンタクト4)同士が電気的に接続され、全ての一方の電極領域が同電位になる。したがって、全てのベース領域5も同電位になる。
次に、ソース電極11上に、ポジ型レジスト23をスピンコート法などで形成する(図6)。次に、層間絶縁膜8に形成された全開口部9の内で、所定の開口部9aを再び開口させるために、当該所定の開口部9a上方のレジスト23に対して、局所的な露光処理を行い、レジスト23を現像する。ここで、所定の開口部9aとは、リーク電流(発光)の発生位置に対応するトランジスタの一方の電極領域(ソース領域3a+コンタクト領域4a)を、露出させることができる開口部のことである(図7)。具体的に、以下の処理を実施する。
図6に示すように、露光装置D2を備える露光用テーブルに、上記ポジ型レジスト23が形成された縦型炭化珪素半導体装置を載置する。そして、ウエハテスターD1で予め取得しておいた欠陥21の位置情報に基づいて、所定の開口部9a上方のレジスト領域24のみを露光装置D2を用いて感光する。次に、レジスト23を現像し、所定の開口部9a上方のみのレジスト23を開口する。
その後、当該現像後のレジスト23をマスクとして使用して、リン酸などのアルミニウム用エッチング液を用いたエッチング処理を、ソース電極11に対して施す。これにより、ソース電極11の一部が除去される。当該ソース電極11の一部除去により、図7に示すように、ソース電極11において所定の開口部9aが再度開口される。上記のように、所定の開口部9aの底部からは、欠陥21が存在するトランジスタを構成する一方の電極領域3a,4aが露出する(図7)。
なお、露光装置D2は、例えば電子線を任意の形状で照射することができる、EB露光装置D2を採用することができる。当該EB露光装置D2は、ウエハテスターD1で予め取得しておいた欠陥21の位置情報に基づいて、製造途中の縦型炭化珪素半導体装置が載置された露光用ステージを制御する。これにより、上記レジスト23のレジスト領域24に電子線を走査・照射させる。
EB露光装置D2は、通常スループットが悪いため、一般のプロセスでは使用されず、写真製版用のフォトマスクの製造などで使用されることが多い。しかし、欠陥24は非常に小さいことから、所定の開口部9aの開口面積(上記レジスト領域24の面積)も、小さくなる。したがって、本実施の形態においてEB露光装置を使用したとしても、上記スループットの悪さは問題にはならない。
また、露光装置D2として、レーザ光を照射することができるレーザ走査露光装置D2を採用することもできる。レーザ走査露光装置D2は、ウエハテスターD1で予め取得しておいた欠陥21の位置情報に基づいて、露光用テーブルに載置されている製造途中の縦型炭化珪素半導体装置の上面を照射するレーザ光の走査を制御する。これにより、上記レジスト23のレジスト領域24にレーザ光を走査・照射させる。
一方で、平面視における各トランジスタ(MOSFET)のサイズは、十から数十μm角程度である。よって、上記レジスト領域24の面積も数μm角から数十μm角程度となる。したがって、EB露光装置D2やレーザ走査露光装置D2のような精密で高価な露光装置D2を用いなくても、次のような安価な露光装置D2を採用しても良い。
例えば、ハロゲンランプなどの紫外線ランプ光源から光ファイバで、露光ヘッドまで光を導入する。そして、光ファイバの出口にシャッターを設けて、露光のON/OFFを可能にした露光装置D2を採用しても良い。当該露光装置D2によっても、数μm角程度のスポット光をレジスト23に照射することができる。なお、ウエハテスターD1で予め取得しておいた欠陥21の位置情報に基づいて、製造途中の縦型炭化珪素半導体装置が載置されている露光用テーブルを移動させる。これにより、上記レジスト23のレジスト領域24に、光ファイバからの光を走査・照射させることができる。
また、露光装置D2により露光される領域には、平面視における欠陥21の存在領域(上記レジスト領域24)およびその周辺部が含まれていても良い。当該周辺部も含める場合には、隣接する正常なトランジスタも、結果として機能的に除去されてしまうことになる。しかしながら、露光装置D2により露光される領域のサイズが数十μm以上となる。よって、露光装置D2として、さらに簡易な光学系の露光ヘッドを使用することが可能になる。
さて、製造工程に話を戻し、次に、図7に示した製造途中の縦型炭化珪素半導体装置の上面に対して、スパッタ処理を施す。これにより、図8に示すように、所定の開口部9aの内部およびレジスト23上に、酸化膜などの絶縁膜25が形成される。その後、アセトンなどの有機溶剤でレジスト23を除去する。当該レジスト23の除去処理により、レジスト23の上の絶縁膜25も除去され、所定の開口部9aには絶縁体25aが残存する(図9)。図9に示すように、当該絶縁体25aは、リーク電流の発生位置に対応するトランジスタの一方の電極領域3a,4a上に直接、形成されている。
その後、ドレイン電極10に対して、ニッケルと金とを成膜する。
図9の構成からも分かるように、所定の開口部9aの底面に臨む一方の電極領域3a,4a以外の一方の電極領域3,4同士は、ソース電極11により電気的に相互に接続されている。他方、上記所定の開口部9aの底面に臨む一方の電極領域3a,4aは、絶縁体25aの存在により、他の一方の電極領域3,4からは電気的に絶縁されている。
次に、本実施の形態に係る製造方法により作成された縦型炭化珪素半導体装置の動作について説明する。
まず、ゲート電極7に電圧を印加していない状態では、ゲート酸化膜6直下のベース領域5は、空乏化している。よって、ソース領域3とドリフト領域2は、電気的にOFF状態である。したがって、ソース電極11とドレイン電極10と間に高電圧を印加したとしても、当該電極間10,11、つまり半導体基板の縦方向には主電流は流れない。
次に、ゲート電極7に正電圧を印加する。すると、ゲート酸化膜6直下のベース領域5には、電子蓄積層のチャネルが形成される。よって、ソース電極11から、ソース領域3、チャネル、ドリフト領域2およびSiC基板1を介して、ドレイン電極10へと電子が流れる。つまり、半導体基板の縦方向に主電流が流れるようになり、縦型炭化珪素半導体装置はON状態になる。前記の通り主電流が流れるので、単位面積あたりの最大電流容量を向上させるためには、各トランジスタを微細化し、半導体基板に形成されるトランジスタ数を多くする必要がある。ここで、最小コンタクトパターンサイズ2μmで設計した場合には、トランジスタのサイズは、十から数十μm角程度になる。
なお、欠陥21を有するトランジスタでは、図9に示すように、ソース電極11とソース領域3aとが絶縁されている。よって、ゲート電極7に正電圧を印加しても、当該欠陥21を有するトランジスタにおいては、主電流は流れない。また、図9に示すように、ソース電極11とコンタクト4aとも絶縁されている。よって、ゲート電極7に電圧を印加していないOFF状態のときに、ソース電極11、コンタクト4a、ベース領域5、欠陥21およびドリフト領域2の経路で流れるリーク電流を防ぐことができる。
以上のように、本実施の形態に係る縦型炭化珪素半導体装置の製造方法では、第一の電極(透明電極)22と第二の電極(ドレイン電極)10との間に所定の電圧を印加することにより、半導体基板内部に存する欠陥21に起因した発光を検出している。さらに、当該発光の発生位置に対応するトランジスタの一方の電極領域3a,4a上に直接、絶縁体25aを形成している。
特許文献1に係る技術では、一つのトランジスタに欠陥が含まれる場合でも、当該欠陥を含むトランジスタが属するユニット単位で、不良ユニットを完成品の半導体装置から機能的に除去していた。ここで、各ユニットには、複数のトランジスタが形成されている。これに対して、本実施の形態に係る製造方法では、欠陥21を含むトランジスタのみを局所的に、完成品の縦型炭化珪素半導体装置から機能的に除去できる。したがって、半導体基板に欠陥21が含まれていても、完成品の縦型炭化珪素半導体装置から機能的に除去されるトランジスタの数を、最小限に抑えることができる。よって、欠陥21が多く発生し得るSiC基板1を用いたとしても、大きな最大電流容量を有する縦型炭化珪素半導体装置を提供することができる。
また、上記方法を採用することにより、完成品から局所的に、欠陥21単位でトランジスタを機能的に除去できる。よって、当該トランジスタの機能的な除去に起因した、完成品の最大電流容量の減少は無視できる値である(例えば、1cm2の半導体基板における欠陥21の個数を5個とし、トランジスタのサイズを20μm角とする。この場合、欠陥21を含むトランジスタの局所的・機能的除去により失われる電流容量の割合は、20μm×20μm×5/1cm2=0.00002となり、無視できる程度の電流容量の減少量である)。
したがって、完成品において生じた半導体基板内の欠陥21の数がばらついたとしても、完成品における最大電流容量のばらつきを抑制することができる。
また、本実施の形態では、第一の電極22としてITOなどの透明電極22を形成している。したがって、欠陥解析(図4)に必要な電圧を印加する第一の電極22を形成したとしても、欠陥21に起因したリーク電流(発光)を、当該透明電極22を介して容易に観測することができる。
また、本実施の形態では、透明電極22を除去した後、全ての開口部9を充填するように、層間絶縁膜8上に第三の電極(ソース電極)11を形成することにより、全ての一方の電極領域3,3a,4,4a同士を接続している(図5)。そして、第三の電極11の一部を除去することにより、欠陥21を有するトランジスタの一方の電極領域3a,4aを露出させる所定の開口部9aを、当該第三の電極に形成している(図6,7)。その後、上記一方の電極領域2a,4aと接するように、所定の開口部9a内に絶縁体25aを形成している。
したがって、上記欠陥21の解析処理(図4)後、簡便な工程により、全てのトランジスタの一方の電極領域3,4(一方の電極領域3a,4aは除く)を電気的に接続する第三の電極(ソース電極)11を形成すると共に、当該第三の電極11と、欠陥21を有するトランジスタを構成する一方の電極領域3a,4aとを、電気的に絶縁することができる。つまり、完成品から、欠陥21を有するトランジスタを機能的に除去することができる。
なお、上記の通り上記説明では、透明電極22を除去した後、第三の電極(ソース電極)11を形成した。しかし、次の工程を採用しても良い。つまり、透明電極22を除去せずに、全開口部9,9aを充填するように、透明電極22上および層間絶縁膜8上に導電体を形成する。この場合、透明電極22および当該導電体により、第三の電極(ソース電極)11が構成される。また、当該導電体としては、アルミニウム等である。その後、第三の電極11の一部を除去する。つまり、透明電極22の一部およびアルミニウム等の導電体の一部を各々エッチングする。これにより、当該第三の電極11に上記所定の開口部9aが形成される。その後は、図8,9を用いて説明した工程と同様な工程を実施すれば良い。
<実施の形態2>
図10〜14は、この発明の実施の形態2に係るパワー用途の縦型炭化珪素半導体装置の製造方法を説明するための図である。以下、図10〜14を用いて、本実施の形態に係る縦型炭化珪素半導体装置の製造方法について説明する。ここで、図11は、図10に示す工程断面図の平面図であり、図11のA−A断面が図10に相当する。なお、実施の形態1で説明した部材等と同じ部材等には、同じ符号を付している。
まずはじめに、実施の形態1において図1,2を用いて説明した工程を、本実施の形態においても同様に実施する。
次に、図2で示した製造途中の縦型炭化珪素半導体装置において、図10,11に示すように、第一の電極28を形成する。ここで、第一の電極28は、電極部26と線状の配線27とから構成されている。
図10から分かるように、電極部26は、各開口部9内の底面部および側面部に各々形成されている。また、図11から分かるように、電極部26は、各開口部9の開口周辺の層間絶縁膜8上にも形成されている。つまり、各電極部26は、少なくとも各開口部9の底部から望む一方の電極領域3,4と電気的に接続するように形成される。なお、図11では、開口部9は黒く塗り潰されている。また、図11に示すように、平面視において、電極部26はベース領域5内に形成されており、電極部25の形成領域は、ベース領域5よりも小さい。
また、図10,11から分かるように、線幅の細い線状の配線27は、層間絶縁膜8上に形成されており、各電極部26同士を電気的に接続している。線状の配線27は、図11の横方向に延びる複数の線部27aと、各線部27aの端部同士を電気に接続する縦方向に延びる線部27bとから構成されている(図11参照)。
当該電極部26と線状の配線27とで構成される第一の電極部28は、アルミニウム等から形成されており、例えばスパッタ法、写真製版技術およびエッチング処理等を組み合わせて実施することにより形成される。
また、図2に示したSiC基板1の裏面上(半導体基板の第二の主面上)に対して、スパッタ法を施す。これにより、当該SiC基板1の裏面上に、ニッケルなどの金属膜を成膜する。その後、製造途中の縦型炭化珪素半導体基板に対して、1000℃程度の高温アニール処理を施す。これにより、SiC基板1と金属膜とを反応させて、図10に示すように、ニッケルシリサイドから成るドレイン電極(第二の電極と把握できる)10を形成する。
その後、図4を用いて説明したように、欠陥21に起因して発生するリーク電流(発光)を観測する。ここで、本実施の形態では、第一の電極28とドレイン電極10との間で、電圧が印加されるが、それ以外の欠陥解析方法は、実施の形態1と同様である。
ここで、ドリフト領域2内でベース領域5をまたぐような欠陥21がある場合において、電極10,28間に逆方向の電圧を印加する。すると、ベース領域5とドリフト領域2とから成るpn接合では、大きなリーク電流が流れて発光する。ベース領域5の周辺には、細い線幅を有する線状の配線27しか形成されていない。したがって、第一の電極28がアルミニウムなどの不透明な材料でも、高感度カメラC1は、半導体基板の上面(第一の主面)方向から当該発光が観察できる。
また、偶然に線状の配線27の真下方向に欠陥21が存在していたとしても、発光した光は、Si基板1の裏面(ドレイン電極10)などで反射散乱される。よって、線状の配線27の真下方向に欠陥21が存在する場合でも、半導体基板の上面側から当該発光を観測することができる。
つまり、欠陥21の形成位置に依らずに、半導体基板の上面(第一の主面)における線状の配線27の不形成領域から、発光を検出することができる。
上記発光の観測後(欠陥解析後)、スパッタ法により、各開口部9を充填するように、層間絶縁膜8上および第一の電極28上にアルミニウム膜29を成膜する。その後、アルミニウム膜29および第一の電極28に対して、写真製版法を用いたエッチング処理を施す。これにより、図12に示すように、ソース電極(第三の電極と把握できる)30が形成される。なお、当該工程より分かるように、当該説明では、ソース電極30は、第一の電極28とアルミニウム膜29とから構成されている。
アルミニウム膜29の形成前に、第一の電極28を除去しても良い。しかしながら、工程が煩雑化するので、第一の電極28を除去せずアルミニウム膜29を形成することが望ましい。
ここで、第一の電極28には、発光観測ができる程度の電流が流せれば良い。したがって、第一の電極28の膜厚は、1μm以下の薄いアルミニウムで十分である。しかし、完成品においてソース電極30には、大電流を流す必要がある。したがって、ソース電極30の膜厚は、数μm以上の厚さが必要である。
次に、図12に示した製造途中の縦型炭化珪素半導体装置の上面に対して、スピンコート法を施す。これにより、ソース電極30上にポジ型レジスト23が形成される。次に、図6,7を用いた説明と同様な方法により、レジスト23を局所的に露光・現像する。これにより、図13に示すように、層間絶縁膜8に形成された全開口部9の内で、所定の開口部9aが再び開口される。そして、当該レジスト23をマスクとして用い、リン酸などのアルミニウムのエッチング液を用いて、ソース電極30をエッチングする。これにより、図13に示すように、ソース電極30の一部が除去され、当該ソース電極30に所定の開口部9aが形成される。
ここで、所定の開口部9aとは、実施の形態1でも説明したように、リーク電流(発光)の発生位置に対応するトランジスタの一方の電極領域(ソース領域3a+コンタクト領域4a)を、露出させることができる開口部のことである(図13)。
その後、スパッタ法などにより酸化膜などの絶縁膜25を成膜する。これにより、図13までの構成が形成される。次に、アセトンなどの有機溶剤を用いて、レジスト23を除去する。当該レジスト23の除去処理により、図14に示すように、レジスト23上の絶縁膜25も除去される。ここで、所定の開口部9a内には絶縁体25aが残存する(図14)。図14に示すように、当該絶縁体25aは、リーク電流の発生位置に対応するトランジスタの一方の電極領域3a,4a上に直接、形成されている。
その後、ドレイン電極10に対して、ニッケルと金とを成膜する。
図14の構成からも分かるように、所定の開口部9aの底面に臨む一方の電極領域3a,4a以外の一方の電極領域3,4同士は、ソース電極30により電気的に相互に接続されている。他方、上記一方の電極領域3a,4aは、絶縁体25aの存在により、他の一方の電極領域3,4からは電気的に絶縁されている。
以上のように、本実施の形態に係る縦型炭化珪素半導体装置の製造方法では、第一の電極28と第二の電極(ドレイン電極)10との間に所定の電圧を印加することにより、半導体基板内部に存する欠陥21に起因した発光を検出している。さらに、当該発光の発生位置に対応するトランジスタの一方の電極領域3a,4a上に直接、絶縁体25aを形成している。
つまり、本実施の形態においても、上記方法により、欠陥21を含むトランジスタのみを局所的に、完成品の縦型炭化珪素半導体装置から機能的に除去できる。したがって、半導体基板に欠陥21が含まれていても、完成品の縦型炭化珪素半導体装置から機能的に除去されるトランジスタの数を、最小限に抑えることができる。よって、欠陥21が多く発生し得るSiC基板1を用いたとしても、大きな最大電流容量を有する縦型炭化珪素半導体装置を提供することができる。
また、上記方法を採用することにより、完成品から局所的に、欠陥21単位でトランジスタを機能的に除去できる。よって、当該トランジスタの機能的な除去に起因した、完成品の最大電流容量の減少は無視できる値である。したがって、完成品において生じた半導体基板内の欠陥21の数がばらついたとしても、完成品における最大電流容量のばらつきを抑制することができる。
また、本実施の形態では、第一の電極28は、各トランジスタを構成する一方の電極領域3,4,3a,4aと電気的に接続する電極部26と、各電極部26同士を電気的に接続する線状の配線27とから構成されている。
したがって、欠陥解析(図4)に必要な電圧を印加する第一の電極28を形成したとしても、層間絶縁膜8上には細い線幅の線状の配線27があるだけなので、欠陥21に起因したリーク電流(発光)を、半導体基板の上面側から容易に観測することができる。つまり、線状の配線27形成領域の面積は非常に小さいので、線状の配線27の不形成領域から、当該発光を観察することができる。
また、本実施の形態では、ITOなどの透明電極を使用しなくて済む。したがって、透明電極を形成するための成膜装置やエッチング装置の設備が必要でなくなる。これにより、実施の形態1と比較して、本実施の形態の方が縦型炭化珪素半導体装置の製造コストを下げることができる。
また、本実施の形態では、全ての開口部9を充填するように、層間絶縁膜8上および第一の電極28上にアルミニウム膜29を形成することにより、ソース電極(第三の電極)30を形成している。当該段階では、当該ソース電極30は、全ての一方の電極領域3,3a,4,4a同士を接続している。その後、ソース電極30の一部を除去することにより、欠陥21を有するトランジスタの一方の電極領域3a,4aを露出させる所定の開口部9aを形成している(図13)。その後、所定の開口部9a内に絶縁体25aを形成している。
したがって、上記欠陥21の解析処理(図4)後、簡便な工程により、全てのトランジスタの一方の電極領域3,4(一方の電極領域3a,4aは除く)を電気的に接続する第三の電極(ソース電極)30を形成すると共に、当該ソース電極30と、欠陥21を有するトランジスタを構成する一方の電極領域3a,4aとを、電気的に絶縁することができる。つまり、完成品から、欠陥21を有するトランジスタを機能的に除去することができる。
なお、上記説明では、図11に示すように、電極部26は、層間絶縁膜8上の開口部9の開口周辺部にも形成されていた。しかし、電極部26は、各トランジスタを構成する一方の電極領域3,3a,4,4aと電気的に接続されていれば、その形状は任意に変更できる。つまり、電極部26は、開口部9の底部に少なくとも形成されていれば良い。なお、当該場合においても、線状の配線27は、各電極部26を電気的に接続することを要する。
また、各電極部26同士を電気的に接続する線状の配線27の配設パターンは、全ての電極部26同士が接続されれば、図11に限る必要も無い。例えば、図11では、横方向に並ぶ電極部26同士を接続する配線部27aと、当該配線部27a同士の端部を縦方向に接続する配線部27bとから構成されていた。しかし、図11と異なるが、縦方向に並ぶ電極部26同士を接続する配線部と、当該配線部同士の端部を横方向に接続する配線部とから構成されていても良い。また、図15に示すように、斜向かい同士の電極部26同士を接続するように、線状の配線27を配設しても良い。
<実施の形態3>
図16〜21は、この発明の実施の形態3に係るパワー用途の縦型炭化珪素半導体装置の製造方法を説明するための図である。以下、図16〜21を用いて、本実施の形態に係る縦型炭化珪素半導体装置の製造方法について説明する。なお、実施の形態1で説明した部材等と同じ部材等には、同じ符号を付している。
まずはじめに、実施の形態1において図1〜4を用いて説明した工程を、本実施の形態においても同様に実施する。
欠陥解析後(図4参照)、次に、シュウ酸などのエッチング液を用いて、製造途中の縦型炭化珪素半導体装置から透明電極22を除去する(図16)。次に、図16に示した製造途中の縦型炭化珪素半導体装置の上面に対して、スピンコート法を施す。これにより、図17に示すように、層間絶縁膜8に形成された全開口部9を充填するように、当該層間絶縁膜8上にポジ型レジスト23を形成する。
次に、図6を用いた説明と同様な方法により、レジスト23を局所的に露光し、その後現像する。これにより、図18に示すように、層間絶縁膜8に形成された全開口部9の内で、所定の開口部9aが再び開口される。つまり、レジスト23の一部が除去され、当該レジスト23に所定の開口部9aが形成される。
ここで、所定の開口部9aとは、実施の形態1でも説明したように、リーク電流(発光)の発生位置に対応するトランジスタの一方の電極領域(ソース領域3a+コンタクト領域4a)を、露出させることができる開口部のことである(図18)。
その後、スパッタ法などにより酸化膜などの絶縁膜25を成膜する。これにより、図19までの構成が形成される。次に、アセトンなどの有機溶剤でレジスト23を除去する。当該レジスト23の除去処理により、図20に示すように、レジスト23上の絶縁膜25も除去される。ここで、所定の開口部9a内には絶縁体25aが残存する(図20)。図20に示すように、当該絶縁体25aは、リーク電流の発生位置に対応するトランジスタの一方の電極領域3a,4a上に直接、形成されている。また、当該レジスト23の除去により、図20に示すように、開口部9a以外の開口部9が、層間絶縁膜8において再び形成される。
次に、スパッタ法を施すことにより、開口部9を充填し、絶縁体25aを覆うように、層間絶縁膜8上にアルミニウムを成膜する。その後、写真製版法とエッチング処理とを組み合わせて実施する。これにより、図21に示すように、ソース電極(第三の電極と把握できる)11が形成される。
図21の構成からも分かるように、所定の開口部9aの底面に臨む一方の電極領域3a,4a以外の一方の電極領域3,4同士は、ソース電極11により電気的に相互に接続されている。他方、上記一方の電極領域3a,4aは、絶縁体25aの存在により、他の一方の電極領域3,4からは電気的に絶縁されている。
その後、ドレイン電極10に対して、ニッケルと金とを成膜する。
本実施の形態に係る縦型炭化珪素半導体装置の製造方法においても、実施の形態1と同様に、欠陥21が多く発生し得るSiC基板1を用いたとしても、大きな最大電流容量を有する縦型炭化珪素半導体装置を提供することができる。また、完成品において生じた半導体基板内の欠陥21の数がばらついたとしても、完成品における最大電流容量のばらつきを抑制することができる。
また、本実施の形態では、所定の開口部9aの底部に直接接する絶縁体25aを形成した後に、当該絶縁体25aを覆い、各開口部9を充填するように、層間絶縁膜8上に第三の電極(ソース電極)11を形成している。
したがって、実施の形態1とは異なり(図9参照)、外部接続パッドであるソース電極11の上面を平坦に仕上げることができる(図21参照)。よって、外部配線との接続の信頼性をより向上させることができる。
なお、上記では、透明電極22を除去した後に、図17〜21の工程を実施した。しかし、実施の形態2で説明した第一の電極28を形成し、図4に示すような欠陥解析を行った後に、当該第一の電極28を除去し、その後、図17〜21に示す工程を実施することもできる。
実施の形態1に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 半導体基板に存在する欠陥に起因して発生するリーク電流(発光)を観測する様子示す図である。 実施の形態1に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 予め取得した結果位置情報に基づいて、レジストを局所的に露光する様子を示す図である。 実施の形態1に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態2に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第一の電極の配設状況を示す平面図である。 実施の形態2に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態2に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態2に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第一の電極の他の配設状況を示す平面図である。 実施の形態3に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係る縦型炭化珪素半導体装置の製造方法を説明するための工程断面図である。
符号の説明
1 SiC基板、2 ドリフト領域、3,3a ソース領域、4,4a コンタクト領域、5 ベース領域、6 ゲート酸化膜、7 ゲート電極、8 層間絶縁膜、9 開口部、9a 所定の開口部、10 ドレイン電極、11,30 ソース電極、21 欠陥、22 透明電極、23 レジスト、25 絶縁膜、25a 絶縁体、26 電極部、27 線状配線、28 第一の電極、29 アルミニウム膜、C1 高感度カメラ、D1 ウエハテスター、D2 露光装置。

Claims (5)

  1. 炭化珪素から成る半導体基板を有し、前記半導体基板の厚み方向に主電流が流れる縦型炭化珪素半導体装置の製造方法であって、
    (A)前記半導体基板に、複数のトランジスタを形成する工程と、
    (B)前記半導体基板の第一の主面上に、絶縁層を形成する工程と、
    (C)前記絶縁層に複数の開口部を形成し、前記開口部の底部から、各前記トランジスタの一方の電極領域を露出させる工程と、
    (D)各前記一方の電極領域同士が相互に接続されるように、各前記開口部内および前記絶縁層上に第一の電極を形成する工程と、
    (E)前記半導体基板の第二の主面上に、各前記トランジスタの他方の電極領域と接続する第二の電極を形成する工程と、
    (F)前記第一の電極と前記第二の電極間に所定の電圧を印加することにより、半導体基板内部に存する欠陥に起因した発光を検出する工程と、
    (G)前記工程(F)の後に、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域上の前記第一の電極を除去して、直接、絶縁体を形成する工程とを、備えており、
    前記工程(D)は、
    前記第一の電極として透明電極を形成する工程であり、
    前記工程(F)は、
    前記第一の主面側から、前記透明電極を介して前記発光を検出する工程である、
    ことを特徴とする縦型炭化珪素半導体装置の製造方法。
  2. 炭化珪素から成る半導体基板を有し、前記半導体基板の厚み方向に主電流が流れる縦型炭化珪素半導体装置の製造方法であって、
    (A)前記半導体基板に、複数のトランジスタを形成する工程と、
    (B)前記半導体基板の第一の主面上に、絶縁層を形成する工程と、
    (C)前記絶縁層に複数の開口部を形成し、前記開口部の底部から、各前記トランジスタの一方の電極領域を露出させる工程と、
    (D)各前記一方の電極領域同士が相互に接続されるように、各前記開口部内および前記絶縁層上に第一の電極を形成する工程と、
    (E)前記半導体基板の第二の主面上に、各前記トランジスタの他方の電極領域と接続する第二の電極を形成する工程と、
    (F)前記第一の電極と前記第二の電極間に所定の電圧を印加することにより、半導体基板内部に存する欠陥に起因した発光を検出する工程と、
    (G)前記工程(F)の後に、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域上の前記第一の電極を除去して、直接、絶縁体を形成する工程とを、備えており、
    前記工程(D)は、
    前記各開口部内に形成され、前記一方の電極領域と接続する電極部と、前記電極部同士を電気的に接続するように、前記絶縁層上に形成される線状の配線とから成る、前記第一の電極を形成する工程であり、
    前記工程(F)は、
    前記第一の主面側の前記線状の配線の不形成の領域から、前記発光を検出する工程である、
    ことを特徴とする縦型炭化珪素半導体装置の製造方法。
  3. 前記工程(G)は、
    (G−1)全ての前記開口部を充填するように、前記絶縁層上に、前記透明電極を含む又は前記透明電極を含まない第三の電極を形成する工程と、
    (G−2)前記第三の電極の一部を除去することにより、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域を露出させる所定の開口部を、前記第三の電極に形成する工程と、
    (G−3)前記所定の開口部内に前記絶縁体を形成する工程とを、有する、
    ことを特徴とする請求項に記載の縦型炭化珪素半導体装置の製造方法。
  4. 前記工程(G)は、
    (G−1)前記各開口部を充填するように、前記絶縁層上に、前記第一の電極を含む又は前記第一の電極を含まない第三の電極を形成する工程と、
    (G−2)前記第三の電極の一部を除去することにより、前記発光の発生位置に対応する前記トランジスタの前記一方の電極領域を露出させる所定の開口部を、前記第三の電極部に形成する工程と、
    (G−3)前記所定の開口部内に前記絶縁体を形成する工程とを、有する、
    ことを特徴とする請求項2に記載の縦型炭化珪素半導体装置の製造方法。
  5. (H)前記工程(G)の後に、前記絶縁体を覆い、前記開口部を充填するように、前記絶縁層上に第三の電極を形成する工程を、さらに備えている、
    ことを特徴とする請求項1または請求項2に記載の縦型炭化珪素半導体装置の製造方法。
JP2007193965A 2007-07-26 2007-07-26 縦型炭化珪素半導体装置の製造方法 Expired - Fee Related JP5036441B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007193965A JP5036441B2 (ja) 2007-07-26 2007-07-26 縦型炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193965A JP5036441B2 (ja) 2007-07-26 2007-07-26 縦型炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009032834A JP2009032834A (ja) 2009-02-12
JP5036441B2 true JP5036441B2 (ja) 2012-09-26

Family

ID=40403054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193965A Expired - Fee Related JP5036441B2 (ja) 2007-07-26 2007-07-26 縦型炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5036441B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024176369A1 (ja) * 2023-02-22 2024-08-29 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161182B2 (ja) * 1993-02-05 2001-04-25 富士電機株式会社 電力用半導体素子の製造方法
JP2000003946A (ja) * 1998-06-15 2000-01-07 Denso Corp 炭化珪素半導体基板の検査方法
JP3784618B2 (ja) * 2000-06-26 2006-06-14 本田技研工業株式会社 積層リングの製造方法
JP2002170784A (ja) * 2000-12-01 2002-06-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2004111759A (ja) * 2002-09-20 2004-04-08 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法
JP5192661B2 (ja) * 2006-05-29 2013-05-08 一般財団法人電力中央研究所 炭化珪素半導体素子の製造方法

Also Published As

Publication number Publication date
JP2009032834A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5543786B2 (ja) 半導体装置及びその製造方法
US8012837B2 (en) Method of manufacturing semiconductor device
US9018073B2 (en) Method of manufacturing a semiconductor device including alignment mark
JP2006310734A (ja) 半導体装置の製造方法
JP4537834B2 (ja) 半導体装置の製造方法
JP2002170784A (ja) 炭化珪素半導体装置及びその製造方法
TW201511181A (zh) 半導體裝置之製造方法
JP7424141B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2020072162A (ja) 半導体装置の製造方法
JP5036441B2 (ja) 縦型炭化珪素半導体装置の製造方法
JP2006245037A (ja) 半導体装置
JP2017050331A (ja) 半導体装置および半導体装置の製造方法
CN1841661A (zh) 半导体制造方法
US11688651B2 (en) Semiconductor structure, manufacturing method thereof and method for detecting short thereof
US10262909B2 (en) Semiconductor device and method for manufacturing the same
JP6658892B2 (ja) 半導体装置およびその製造方法
JP2009277964A (ja) 半導体装置及びその製造方法
JP5091063B2 (ja) 半導体装置の製造方法
JP6386179B2 (ja) 半導体装置およびその製造方法、並びに半導体装置の検査方法
JP2008187032A (ja) 半導体ウエハ、半導体ウエハの製造方法および半導体チップ
CN101728246B (zh) 形成高压元件深阱的方法
JP2013149708A (ja) 半導体装置の製造方法
JP5950531B2 (ja) 半導体装置の製造方法及び半導体ウエハ
JP2011134815A (ja) ショットキーダイオードと製造方法と製造装置
US10651100B2 (en) Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees