JP2004111759A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004111759A JP2004111759A JP2002274205A JP2002274205A JP2004111759A JP 2004111759 A JP2004111759 A JP 2004111759A JP 2002274205 A JP2002274205 A JP 2002274205A JP 2002274205 A JP2002274205 A JP 2002274205A JP 2004111759 A JP2004111759 A JP 2004111759A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- unit
- defective
- semiconductor device
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
【課題】欠陥の多いSiCウェーハなどを用いた電力用半導体装置の歩留り向上を図ることを特徴とする半導体装置である。
【解決手段】複数の半導体素子のユニットと、該ユニットを外部と電気的に接続するための電極層5からなる半導体装置の製造方法であり、複数の半導体素子のユニットを形成後、不良品ユニットの電極層42上に絶縁物7を塗布し、不良品ユニットを外部と電気的に接続するための第1の電極層5を電気的に絶縁する。不良の原因である欠陥が多くても高歩留りが得られる。
【選択図】 図1
【解決手段】複数の半導体素子のユニットと、該ユニットを外部と電気的に接続するための電極層5からなる半導体装置の製造方法であり、複数の半導体素子のユニットを形成後、不良品ユニットの電極層42上に絶縁物7を塗布し、不良品ユニットを外部と電気的に接続するための第1の電極層5を電気的に絶縁する。不良の原因である欠陥が多くても高歩留りが得られる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、電力用半導体装置の構造と製造方法に関し、高歩留りを得るに適する。
【0002】
【従来の技術】
半導体基板に欠陥があるとこのような所を用いた電力用半導体装置は耐圧低下や逆方向漏れ電流の増大を招く。特に、炭化珪素(以下SiCと記す)の基板を用いるとマイクロパイプに代表される欠陥が多い。SiCのマイクロパイプと呼ばれる耐圧に強く影響する欠陥は10〜20個/cm2 存在する。電力用半導体装置を作製するためにはチップサイズを大きくする必要があるため、これらの欠陥により、歩留りが非常に悪くなる。
【0003】
以下SiCの電力用半導体装置を例にとって述べる。図8は従来の半導体装置の第1の例を説明する図である。プレーナ型のSiCショットキーダイオードの例である。
【0004】
n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板表面に、二酸化珪素からなる絶縁膜3を堆積し、この絶縁膜3を窓開けし、SiCエピタキシャル層2を露出させ、その表面にAl−Ni合金をスパッタ法などによって堆積し、900℃から1200℃の熱処理を施しショットキー電極層5を形成する。n+型SiC層裏面にはNi膜を真空蒸着法により堆積し、600℃から1200℃の熱処理を施しオーミック電極層である第2の電極層8を形成する。本例では、絶縁膜3上にショットキー電極層4がオーバレイになる電極終端構造の例を示した。
【0005】
順方向電流密度を200A/cm2の設計基準とし、100A級のSiCショットキーダイオードを作製する場合について考えてみる。SiC基板には1cm角当たり10〜20個のマイクロパイプがあり、マイクロパイプを含む素子は耐圧不良となってしまう。
【0006】
この設計基準で図8の素子を作る場合、約7mm角のショットキー接合面積が必要になる。この面積内には平均5〜10個 のマイクロパイプの欠陥があることになり、ほぼすべてのチップの逆特性は耐圧不良であり、ほとんど歩留りが出ない。
【0007】
マイクロパイプの少ないSiC基板を得ることは困難である。したがって、歩留りよくSiCショットキーダイオードを製造するためには、ある程度小面積のSiCショットキーダイオードとせざるを得ない。従来の例において接合面積1mm角の2A用のものであれば歩留り80%以上が得られる。
【0008】
100A用の用途にはこの2A用の素子を並列接続して使うことも考えららる。しかし、50個の個別素子を並列接続すると電流のバランスが問題となり、配線が長くなるためこのインダクタンスにより高速動作が制限され、多数の素子を取り付けるため組立工数が多くなり実用的ではない。
【0009】
また、マルチチップモジュールとして2A用のチップを50個基板上に半田付けし、アノード側をワイヤーボンディングすることも考えられる。この方式においては各チップ間を若干離して配列したとしても、物理的にボンディングできる空間が取れない。またインダクタンスの問題は解決しなく、組立て工数もそれほど低減しない。
【0010】
電力用半導体装置のチップ内を複数個のユニットにわけ、不良品ユニットが存在した場合に、不良品ユニットを切り離してしまうことが考えられる。
【0011】
シリコンを利用した圧接型の大電力サイリスタでは、不良品ユニットの上部を削り取り、圧接部分に接続しないようにしている。
シリコンを利用した大電力用MOSFET、IGBTはソースあるいはエミッタ側のワイヤボンディングをしない方式を取っている。
【0012】
シリコンの素子の場合は単位面積当たりの欠陥があまり多くないため、またユニット数がそれほど多くないことからこのようなこのような方式が取れる。しかしながら、SiCはマイクロパイプなど耐圧不良に直接結びつく欠陥が多く、大量の不良品ユニットが存在するため、大量処理のできるウェーハプロセス段階で、チップ内の複数個のユニットを選別し、不良品ユニットが存在した場合に、不良品ユニットを切り離してしまうことが必要となる。
【0013】
このように不良品ユニットを切り離してしまうSiCショットキーダイオードの製法が特開平2002−170784号公報に示されている。図9はこの従来の半導体装置の第2の例を説明する図である。
【0014】
n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板表面に、ショットキー電極41、42、43が形成されており、ショットキー電極41、43で形成される良品のショットキーユニットは外部と電気的に接合するための第1の電極層5と接合しているが、特性不良品であるショットキー電極42で形成される不良品ユニットは絶縁膜3によって電気的に絶縁されている。
【0015】
以下従来の半導体装置の第2の例の製造方法について説明する。図10から図15は従来の半導体装置の第2の例の製造工程を説明する図である。
まず最初にn+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板を用意し、n+型SiC層1の表面にオーミック電極層として第2の電極層8を蒸着法により堆積する。
次に、n型SiCエピタキシャル層2の表面にスパッタ法によりショットキー障壁形成用の金属層を堆積する。この金属層を、写真、エッチングプロセスを用いて加工し、各ショットキー電極層のユニットに対応するショットキー電極層41、42、43を形成する。(図10)。
【0016】
各ショットキー電極層のユニット41、42、43の逆特性などを検査し、不良の位置を記憶する。本説明では、ショットキー電極層42の下のn型SiCエピタキシャル層2の表面にマイクロパイプが存在しショットキー電極層42のユニットが特性不良を示すと仮定する。電子ビームを照射して欠陥の位置を確認したり、X線観察により欠陥の位置を確認する検査の代替手段もある。
【0017】
次に、ショットキー電極層41、42、43の表面と、これに覆われていないn型SiCエピタキシャル層2の表面に化学蒸着法により酸化珪素による絶縁膜3を形成する(図11)。
【0018】
次に絶縁膜3上にレジスト膜を形成し、第1のマスク11で露光し、各ショットキー電極層41、42、43の中央部の窓明け部に光があたらないようにする。光があたらないところのレジストが有機溶剤の処理により溶解し、絶縁膜3のエッチングを可能とし、窓明けができる(図12)。
【0019】
ところで、ショットキー電極層42に対応するユニットは不良品であるため、この部分の絶縁膜3はエッチングせずに残して、外部と電気的に接続するための第1の電極層5と接続させたくない。このためには、不良品ユニット部の窓明け部を露光し、レジストを溶解させないようにし、レジストを残せばよい。1ユニットを露光できる第2のマスク12を用い、不良品ユニットの窓明け部に相当する所を露光してしまえばよい(図13)。既に不良品ユニットの位置はデータとして記憶されているため、特殊な第2のマスク12を用いてステッパーにより写真工程を行えば可能な工程である。
【0020】
レシストを有機溶剤で処理すると、光のあたった所は溶解しないため、不良品ユニットのショットキー電極層42上はレシストが残り、この部分の絶縁物はその後のエッチング処理によっても残り、良品ユニットのショットキー電極層41、43に対応するユニットの窓明け部分だけの絶縁膜3がエッチング除去される(図14)。
【0021】
次にショットキー電極層側の表面に蒸着法により金属層を堆積し、外部と電気的に接続するための電極、第1の電極層5を作製する(図15)。不良品ユニットのショットキー電極層42上には絶縁膜3が残っているため、第1の電極層5は良品のユニットだけに接続し、不良品ユニットには接続しない。このため、結晶欠陥などによる不良品があってもこの部分を排除し、大面積を用いる電力用半導体素子であっても高歩留りが得られる。
【0022】
しかし、不良品ユニットはウェーハ中かなりの数になるため、この方法では露光回数が非常に多くなり、大変な工数がかかる。
【0023】
以上述べたように、特性不良品である不良品ユニットのショットキー電極42で形成されるユニットを外部と電気的に接合するための電極、第1の電極層5と電気的に絶縁して、欠陥の多いSiC電力用半導体素子の歩留りを上げることは可能である。しかし、良品と第1の電極層5を接続する方法にワイヤーボンディング方法を用いようとしても、良品のユニットをボンディングする回数が多くなり、ボンディングするためのスペースもないため実用的でない。上記従来の半導体装置の第2の例のように写真工程を工夫して特性不良品ユニット上に絶縁膜を残す方法でも、ウェーハ上の不良品の数だけ写真回数が増加し、実用的でないという問題点がある。
【0024】
【発明が解決しようとする課題】
本発明は上記問題を解決しようとするものであり、簡易な方法で、不良品上に絶縁物を塗布し、SiC電力用半導体の歩留りを向上させる方法を提供する。
【0025】
【課題を解決するための手段】
複数のショットキー電極層を形成し、この電極層上の絶縁膜の窓明けを全てのショットキー電極層上に対して行ってから、特性選別をすると同時に選別装置に付属させた注入装置等で不良品上に絶縁物を塗布する。
【0026】
上記問題を解決するため、請求項1記載の発明は、複数の半導体素子のユニットと、該ユニットを外部と電気的に接続するための電極層からなる半導体装置において、前記複数の半導体素子のユニットを形成後、不良品ユニット上に絶縁物を塗布し、該不良品ユニットと前記外部と電気的に接続するための電極層を電気的に絶縁する半導体装置の製造方法である。
請求項2記載の発明は前記半導体素子は炭化珪素によるショットキーダイオードであることを特徴とする請求項1記載の半導体装置の製造方法である。
請求項3記載の発明は前記半導体素子は炭化珪素によるpn接合ダイオードであることを特徴とする請求項1記載の半導体装置の製造方法である。
請求項4記載の発明は前記絶縁物はSOGまたは耐熱性樹脂であることを特徴とする請求項1ないし3いずれか1項記載の半導体装置の製造方法である。
【0027】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
図1は本発明の第1の実施例の構造を説明するための図である。第1の実施例はショットキーダイオードに関するものである。
【0028】
n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板表面に、ショットキー電極層41、42、43が形成されており、良品ユニットのショットキー電極層41、43は外部と電気的に接続するための第1の電極層5と接合しているが、不良品ユニットのショットキー電極層42は絶縁膜7によって電気的に絶縁されている。
【0029】
順方向電流密度を200A/cm2の設計基準とし、100A級のSiCショットキーダイオードを作製する場合についてユニットサイズとチップサイズを示す。ユニットサイズは1.2mm角とする。有効ショットキー電極層サイズは1.0mm角で、2Aの電流容量に相当する。10mm角のチップサイズの中に1.2mm角のユニットを8行×8列(合計64ユニット)を配置する。SiC半導体基板には1.0cm角当たり平均10〜20個 のマイクロパイプの欠陥があるが1.2mm角の各ユニットの歩留りは約80%確保できる。
【0030】
10mm角のチップ中に約51個の良品ユニットが残され、不良品ユニットである13個のユニットを外部と電気的に接続するための第1の電極層5と絶縁させ、良品ユニット51個だけを外部と電気的に接続するための第1の電極層5と接続させることで、100Aの電流容量を持つSiCの大電力用のショットキーダイオードを得る。
【0031】
以下本発明の第1の実施例の製造方法について説明する。図2から図6は本発明の半導体装置の第1の実施例の製造工程を説明する図である。
【0032】
最初に、n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板を用意し、n+型SiC層1の表面にオーミック電極を形成するためにNiを蒸着法により堆積し、600〜1200℃の適切な温度による熱処理により、オーミック性を確保できる第2の電極層8を形成する。
【0033】
この後、n型SiCエピタキシャル層2の表面に、スパッタ法により、ショットキー障壁形成用のTi−Alの金属層を堆積する。この金属層を、写真、エッチングプロセスを用いて加工し、各ショットキー電極層のユニットに対応するショットキー電極層41、42、43とする。
(図2)。
【0034】
次に、ショットキー電極層41、42、43の表面と、これに覆われていないn型SiCエピタキシャル層2の表面に、化学蒸着法により、酸化珪素による絶縁膜3を形成する。さらに、この酸化膜3上に、レジスト膜10を塗布する。(図3)。
【0035】
写真処理により、このレジスト膜を窓明け用のパターンに形成し、窓明け部に相当する酸化膜3を弗酸系のエッチング液にて溶解除去し、ショットキー電極層4に達する絶縁膜3の窓明けを行う。不良品ユニットのショットキー電極層42も良品ユニットのショットキー電極層41、43と区別せず窓明けするのが本発明の特徴である(図4)。
【0036】
本チップが含まれるSiC半導体ウェーハをプローバによる選別工程にかける。各ショットキー電極層4と第2の電極層8の間に電圧をかけ、逆耐圧、逆電流などの電気的特性を選別する。
不良品ユニットのショットキー電極層42を検出したら、選別装置のプローブ付近に設けた注入装置により、不良品ユニットのショットキー電極層42の窓明け部分に有機溶剤に溶けたガラス溶液を注入する(図5)。窓明け部分は絶縁膜3の壁に取り囲まれているため、有機溶剤に溶けたガラス溶液は適切な量注入することにより、他の良品部まではみ出すことなく注入できる。
なお、ガラス溶液の注入による絶縁物7は不良品のみならず、所定の電気特性を満足させるために良品ユニット上にも塗布させることもできる。
【0037】
次に有機溶剤に溶けたガラス溶液の有機溶剤を蒸発させ、酸化珪素による絶縁物7を不良品ユニットのショットキー電極層42に密着させるために、300〜400℃の熱処理を行う。有機溶剤に溶けたガラス溶液を注入する工程は、プローバによる選別工程の中で行うため、作業時間の追加もないし、特別に不良品ユニットの位置に対する記憶装置も必要としない。
【0038】
上述の有機溶剤に溶けたガラス溶液をウェーハ上に塗布し加熱処理して形成された酸化珪素膜をSOGという。このガラスは酸化珪素の他、酸化珪素、酸化アルミ、酸化鉛の混合物などの低融点ガラスであってもよい。
【0039】
次にショットキー電極層4側の表面全体にAlを蒸着法により堆積し、外部と電気的に接続するための電極、第1の電極層5を作成する(図6)。不良品ユニットのショットキー電極層42上には絶縁膜7があるため、第1の電極層5は良品のユニットに接続し、不良品ユニットには接続しない。このため、結晶欠陥などによる不良品があってもこれを排除し大面積を用いる電力用半導体素子であっても高歩留りが得られる。
【0040】
次に本発明の第2の実施例について説明する。図7は本発明の第2の実施例の構造を説明するための図である。第2の実施例はpn接合ダイオードに関するものである。
【0041】
n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板表面に、pn接合ダイオードのユニットに対応するようp型SiC領域9をAlのイオン注入により形成する。このp型SiC領域9の表面にオーミック特性を示す第3の電極6が形成される。符号61、63は良品ユニットのpnダイオードの第3の電極層であり、符号62は不良品ユニットのpnダイオードの第3の電極層6である。
【0042】
不良品ユニットのpnダイオードの第3の電極層62の上には絶縁物7が形成されており、外部と電気的に接合するための第2の電極層8とは電気的に絶縁されている。
【0043】
第2の実施例は第1の実施例に対してp型SiC領域9が形成されている他は同じ構造となる。第3の電極層6は第1の実施例と同じAl−Ti層によって作られるが、p型SiC領域に十分なオーミック特性を得るために、900〜1200℃の熱処理を加える。ユニットのサイズ、チップのサイズ、ユニットの配置なども第1の実施例と同じである。
【0044】
その他サイリスタ、MOSFETやIGBTも本発明が適用できる。サイリスタの場合につき図7を参照して説明する。サイリスタのユニットがp型SiC領域部に配置される構造になるが、第3の電極層6にはカソードに対応する電極とゲートに対応する電極の2種類が存在する。サイリスタの場合、不良品ユニットのカソードに対応する電極とゲートに対応する電極の双方を絶縁物7で電気的に絶縁するのが望ましい。
【0045】
MOSFET、IGBTの場合は、各ユニットのp型SiC領域9の部分に微細な多数のセル存在することになる。この場合も不良品ユニットのソース部に対応する第3の電極、ゲート部に対応する第3の電極双方とも電気的に絶縁するのが望ましい。そのたMOS型サイリスタ、バイポーラトランジスタであっても本発明の製造方法を用いる限り、本発明の範囲に入る。
【0046】
本発明の実施例において、SiCの例を述べたが、Si、GeやGaAsであってもよい。不良品は、最終的に良品とならないものを選別することであって、本実施例に示した耐圧や、逆電流の他、順電圧や、逆回復時間、サージ耐量などであってもよく、またこれらの組み合わせであってもよい。さらに、選別装置において外観検査による不良品であってもかまわない。
【0047】
逆電流などの選別基準は半導体装置の選別基準より有効面積比例で決められることが多い。良品ユニット全体の合計された値が、半導体装置としての選別基準に入ればよいので、ユニットの選別基準を有効面積比例より緩和することもできる。順電圧にも同様なことがいえる。
【0048】
絶縁物7を形成するための注入材として有機溶剤に溶けたガラス溶液を使用したが、有機溶剤に溶けたポリイミド系樹脂など絶縁物を形成できるものであればよい。
【0049】
電極層は、ショットキーバリア形成のためにAl−Tiを用いたが、必要とされる障壁高さにより、適切な金属を選ぶのは当然であり、n型SiCに対するオーミック電極層としてNiを用い、p型SiCに対してオーミック電極層としてAl−Tiを用いたが他の金属やシリサイドであってもかまわない。
【0050】
外部と電気的に接続するための電極、第1の電極層5として、Alを用いたが、Alはアッセンブリ工程におけるをAlのワイヤボンディングを前提としたもので、半田工程を前提とすれば、第1の電極層5はAl−Ni−Ag等のNi系の電極システムが望ましい。
【0051】
【発明の効果】
本発明によれば欠陥などが多いウェーハを用いる電力用半導体装置の製造にあって、従来方法では歩留りが極端に悪いものでもあっても高歩留りが得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構造を説明するための図である。
【図2】本発明の第1の実施例の製造工程(1)を説明する図である。
【図3】本発明の第1の実施例の製造工程(2)を説明する図である。
【図4】本発明の第1の実施例の製造工程(3)を説明する図である。
【図5】本発明の第1の実施例の製造工程(4)を説明する図である。
【図6】本発明の第1の実施例の製造工程(5)を説明する図である。
【図7】本発明の第2の実施例の構造を説明するための図である。
【図8】従来の半導体装置の第1の例を説明する図である。
【図9】従来の半導体装置の第2の例を説明する図である。
【図10】従来の半導体装置の第2の例の製造工程(1)を説明する図である。
【図11】従来の半導体装置の第2の例の製造工程(2)を説明する図である。
【図12】従来の半導体装置の第2の例の製造工程(3)を説明する図である。
【図13】従来の半導体装置の第2の例の製造工程(4)を説明する図である。
【図14】従来の半導体装置の第2の例の製造工程(5)を説明する図である。
【図15】従来の半導体装置の第2の例の製造工程(6)を説明する図である。
【符号の説明】
1 n+型SiC層
2 n型SiCエピタキシャル層
3 絶縁膜
4 ショットキー電極層
41、43 良品ユニットのショットキー電極層
42 不良品ユニットのショットキー電極層
5 第1の電極層
6 第3の電極層
61、63 良品ユニットのpnダイオードの第3の電極層
62 不良品ユニットのpnダイオードの第3の電極層
7 絶縁物
8 第2の電極層
9 p型SiC領域
91、93 良品ユニットのp型SiC領域
92 不良品ユニットのp型SiC領域
10 レジスト膜
11 第1のマスク
12 第2のマスク
【発明の属する技術分野】
本発明は、電力用半導体装置の構造と製造方法に関し、高歩留りを得るに適する。
【0002】
【従来の技術】
半導体基板に欠陥があるとこのような所を用いた電力用半導体装置は耐圧低下や逆方向漏れ電流の増大を招く。特に、炭化珪素(以下SiCと記す)の基板を用いるとマイクロパイプに代表される欠陥が多い。SiCのマイクロパイプと呼ばれる耐圧に強く影響する欠陥は10〜20個/cm2 存在する。電力用半導体装置を作製するためにはチップサイズを大きくする必要があるため、これらの欠陥により、歩留りが非常に悪くなる。
【0003】
以下SiCの電力用半導体装置を例にとって述べる。図8は従来の半導体装置の第1の例を説明する図である。プレーナ型のSiCショットキーダイオードの例である。
【0004】
n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板表面に、二酸化珪素からなる絶縁膜3を堆積し、この絶縁膜3を窓開けし、SiCエピタキシャル層2を露出させ、その表面にAl−Ni合金をスパッタ法などによって堆積し、900℃から1200℃の熱処理を施しショットキー電極層5を形成する。n+型SiC層裏面にはNi膜を真空蒸着法により堆積し、600℃から1200℃の熱処理を施しオーミック電極層である第2の電極層8を形成する。本例では、絶縁膜3上にショットキー電極層4がオーバレイになる電極終端構造の例を示した。
【0005】
順方向電流密度を200A/cm2の設計基準とし、100A級のSiCショットキーダイオードを作製する場合について考えてみる。SiC基板には1cm角当たり10〜20個のマイクロパイプがあり、マイクロパイプを含む素子は耐圧不良となってしまう。
【0006】
この設計基準で図8の素子を作る場合、約7mm角のショットキー接合面積が必要になる。この面積内には平均5〜10個 のマイクロパイプの欠陥があることになり、ほぼすべてのチップの逆特性は耐圧不良であり、ほとんど歩留りが出ない。
【0007】
マイクロパイプの少ないSiC基板を得ることは困難である。したがって、歩留りよくSiCショットキーダイオードを製造するためには、ある程度小面積のSiCショットキーダイオードとせざるを得ない。従来の例において接合面積1mm角の2A用のものであれば歩留り80%以上が得られる。
【0008】
100A用の用途にはこの2A用の素子を並列接続して使うことも考えららる。しかし、50個の個別素子を並列接続すると電流のバランスが問題となり、配線が長くなるためこのインダクタンスにより高速動作が制限され、多数の素子を取り付けるため組立工数が多くなり実用的ではない。
【0009】
また、マルチチップモジュールとして2A用のチップを50個基板上に半田付けし、アノード側をワイヤーボンディングすることも考えられる。この方式においては各チップ間を若干離して配列したとしても、物理的にボンディングできる空間が取れない。またインダクタンスの問題は解決しなく、組立て工数もそれほど低減しない。
【0010】
電力用半導体装置のチップ内を複数個のユニットにわけ、不良品ユニットが存在した場合に、不良品ユニットを切り離してしまうことが考えられる。
【0011】
シリコンを利用した圧接型の大電力サイリスタでは、不良品ユニットの上部を削り取り、圧接部分に接続しないようにしている。
シリコンを利用した大電力用MOSFET、IGBTはソースあるいはエミッタ側のワイヤボンディングをしない方式を取っている。
【0012】
シリコンの素子の場合は単位面積当たりの欠陥があまり多くないため、またユニット数がそれほど多くないことからこのようなこのような方式が取れる。しかしながら、SiCはマイクロパイプなど耐圧不良に直接結びつく欠陥が多く、大量の不良品ユニットが存在するため、大量処理のできるウェーハプロセス段階で、チップ内の複数個のユニットを選別し、不良品ユニットが存在した場合に、不良品ユニットを切り離してしまうことが必要となる。
【0013】
このように不良品ユニットを切り離してしまうSiCショットキーダイオードの製法が特開平2002−170784号公報に示されている。図9はこの従来の半導体装置の第2の例を説明する図である。
【0014】
n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板表面に、ショットキー電極41、42、43が形成されており、ショットキー電極41、43で形成される良品のショットキーユニットは外部と電気的に接合するための第1の電極層5と接合しているが、特性不良品であるショットキー電極42で形成される不良品ユニットは絶縁膜3によって電気的に絶縁されている。
【0015】
以下従来の半導体装置の第2の例の製造方法について説明する。図10から図15は従来の半導体装置の第2の例の製造工程を説明する図である。
まず最初にn+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板を用意し、n+型SiC層1の表面にオーミック電極層として第2の電極層8を蒸着法により堆積する。
次に、n型SiCエピタキシャル層2の表面にスパッタ法によりショットキー障壁形成用の金属層を堆積する。この金属層を、写真、エッチングプロセスを用いて加工し、各ショットキー電極層のユニットに対応するショットキー電極層41、42、43を形成する。(図10)。
【0016】
各ショットキー電極層のユニット41、42、43の逆特性などを検査し、不良の位置を記憶する。本説明では、ショットキー電極層42の下のn型SiCエピタキシャル層2の表面にマイクロパイプが存在しショットキー電極層42のユニットが特性不良を示すと仮定する。電子ビームを照射して欠陥の位置を確認したり、X線観察により欠陥の位置を確認する検査の代替手段もある。
【0017】
次に、ショットキー電極層41、42、43の表面と、これに覆われていないn型SiCエピタキシャル層2の表面に化学蒸着法により酸化珪素による絶縁膜3を形成する(図11)。
【0018】
次に絶縁膜3上にレジスト膜を形成し、第1のマスク11で露光し、各ショットキー電極層41、42、43の中央部の窓明け部に光があたらないようにする。光があたらないところのレジストが有機溶剤の処理により溶解し、絶縁膜3のエッチングを可能とし、窓明けができる(図12)。
【0019】
ところで、ショットキー電極層42に対応するユニットは不良品であるため、この部分の絶縁膜3はエッチングせずに残して、外部と電気的に接続するための第1の電極層5と接続させたくない。このためには、不良品ユニット部の窓明け部を露光し、レジストを溶解させないようにし、レジストを残せばよい。1ユニットを露光できる第2のマスク12を用い、不良品ユニットの窓明け部に相当する所を露光してしまえばよい(図13)。既に不良品ユニットの位置はデータとして記憶されているため、特殊な第2のマスク12を用いてステッパーにより写真工程を行えば可能な工程である。
【0020】
レシストを有機溶剤で処理すると、光のあたった所は溶解しないため、不良品ユニットのショットキー電極層42上はレシストが残り、この部分の絶縁物はその後のエッチング処理によっても残り、良品ユニットのショットキー電極層41、43に対応するユニットの窓明け部分だけの絶縁膜3がエッチング除去される(図14)。
【0021】
次にショットキー電極層側の表面に蒸着法により金属層を堆積し、外部と電気的に接続するための電極、第1の電極層5を作製する(図15)。不良品ユニットのショットキー電極層42上には絶縁膜3が残っているため、第1の電極層5は良品のユニットだけに接続し、不良品ユニットには接続しない。このため、結晶欠陥などによる不良品があってもこの部分を排除し、大面積を用いる電力用半導体素子であっても高歩留りが得られる。
【0022】
しかし、不良品ユニットはウェーハ中かなりの数になるため、この方法では露光回数が非常に多くなり、大変な工数がかかる。
【0023】
以上述べたように、特性不良品である不良品ユニットのショットキー電極42で形成されるユニットを外部と電気的に接合するための電極、第1の電極層5と電気的に絶縁して、欠陥の多いSiC電力用半導体素子の歩留りを上げることは可能である。しかし、良品と第1の電極層5を接続する方法にワイヤーボンディング方法を用いようとしても、良品のユニットをボンディングする回数が多くなり、ボンディングするためのスペースもないため実用的でない。上記従来の半導体装置の第2の例のように写真工程を工夫して特性不良品ユニット上に絶縁膜を残す方法でも、ウェーハ上の不良品の数だけ写真回数が増加し、実用的でないという問題点がある。
【0024】
【発明が解決しようとする課題】
本発明は上記問題を解決しようとするものであり、簡易な方法で、不良品上に絶縁物を塗布し、SiC電力用半導体の歩留りを向上させる方法を提供する。
【0025】
【課題を解決するための手段】
複数のショットキー電極層を形成し、この電極層上の絶縁膜の窓明けを全てのショットキー電極層上に対して行ってから、特性選別をすると同時に選別装置に付属させた注入装置等で不良品上に絶縁物を塗布する。
【0026】
上記問題を解決するため、請求項1記載の発明は、複数の半導体素子のユニットと、該ユニットを外部と電気的に接続するための電極層からなる半導体装置において、前記複数の半導体素子のユニットを形成後、不良品ユニット上に絶縁物を塗布し、該不良品ユニットと前記外部と電気的に接続するための電極層を電気的に絶縁する半導体装置の製造方法である。
請求項2記載の発明は前記半導体素子は炭化珪素によるショットキーダイオードであることを特徴とする請求項1記載の半導体装置の製造方法である。
請求項3記載の発明は前記半導体素子は炭化珪素によるpn接合ダイオードであることを特徴とする請求項1記載の半導体装置の製造方法である。
請求項4記載の発明は前記絶縁物はSOGまたは耐熱性樹脂であることを特徴とする請求項1ないし3いずれか1項記載の半導体装置の製造方法である。
【0027】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
図1は本発明の第1の実施例の構造を説明するための図である。第1の実施例はショットキーダイオードに関するものである。
【0028】
n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板表面に、ショットキー電極層41、42、43が形成されており、良品ユニットのショットキー電極層41、43は外部と電気的に接続するための第1の電極層5と接合しているが、不良品ユニットのショットキー電極層42は絶縁膜7によって電気的に絶縁されている。
【0029】
順方向電流密度を200A/cm2の設計基準とし、100A級のSiCショットキーダイオードを作製する場合についてユニットサイズとチップサイズを示す。ユニットサイズは1.2mm角とする。有効ショットキー電極層サイズは1.0mm角で、2Aの電流容量に相当する。10mm角のチップサイズの中に1.2mm角のユニットを8行×8列(合計64ユニット)を配置する。SiC半導体基板には1.0cm角当たり平均10〜20個 のマイクロパイプの欠陥があるが1.2mm角の各ユニットの歩留りは約80%確保できる。
【0030】
10mm角のチップ中に約51個の良品ユニットが残され、不良品ユニットである13個のユニットを外部と電気的に接続するための第1の電極層5と絶縁させ、良品ユニット51個だけを外部と電気的に接続するための第1の電極層5と接続させることで、100Aの電流容量を持つSiCの大電力用のショットキーダイオードを得る。
【0031】
以下本発明の第1の実施例の製造方法について説明する。図2から図6は本発明の半導体装置の第1の実施例の製造工程を説明する図である。
【0032】
最初に、n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板を用意し、n+型SiC層1の表面にオーミック電極を形成するためにNiを蒸着法により堆積し、600〜1200℃の適切な温度による熱処理により、オーミック性を確保できる第2の電極層8を形成する。
【0033】
この後、n型SiCエピタキシャル層2の表面に、スパッタ法により、ショットキー障壁形成用のTi−Alの金属層を堆積する。この金属層を、写真、エッチングプロセスを用いて加工し、各ショットキー電極層のユニットに対応するショットキー電極層41、42、43とする。
(図2)。
【0034】
次に、ショットキー電極層41、42、43の表面と、これに覆われていないn型SiCエピタキシャル層2の表面に、化学蒸着法により、酸化珪素による絶縁膜3を形成する。さらに、この酸化膜3上に、レジスト膜10を塗布する。(図3)。
【0035】
写真処理により、このレジスト膜を窓明け用のパターンに形成し、窓明け部に相当する酸化膜3を弗酸系のエッチング液にて溶解除去し、ショットキー電極層4に達する絶縁膜3の窓明けを行う。不良品ユニットのショットキー電極層42も良品ユニットのショットキー電極層41、43と区別せず窓明けするのが本発明の特徴である(図4)。
【0036】
本チップが含まれるSiC半導体ウェーハをプローバによる選別工程にかける。各ショットキー電極層4と第2の電極層8の間に電圧をかけ、逆耐圧、逆電流などの電気的特性を選別する。
不良品ユニットのショットキー電極層42を検出したら、選別装置のプローブ付近に設けた注入装置により、不良品ユニットのショットキー電極層42の窓明け部分に有機溶剤に溶けたガラス溶液を注入する(図5)。窓明け部分は絶縁膜3の壁に取り囲まれているため、有機溶剤に溶けたガラス溶液は適切な量注入することにより、他の良品部まではみ出すことなく注入できる。
なお、ガラス溶液の注入による絶縁物7は不良品のみならず、所定の電気特性を満足させるために良品ユニット上にも塗布させることもできる。
【0037】
次に有機溶剤に溶けたガラス溶液の有機溶剤を蒸発させ、酸化珪素による絶縁物7を不良品ユニットのショットキー電極層42に密着させるために、300〜400℃の熱処理を行う。有機溶剤に溶けたガラス溶液を注入する工程は、プローバによる選別工程の中で行うため、作業時間の追加もないし、特別に不良品ユニットの位置に対する記憶装置も必要としない。
【0038】
上述の有機溶剤に溶けたガラス溶液をウェーハ上に塗布し加熱処理して形成された酸化珪素膜をSOGという。このガラスは酸化珪素の他、酸化珪素、酸化アルミ、酸化鉛の混合物などの低融点ガラスであってもよい。
【0039】
次にショットキー電極層4側の表面全体にAlを蒸着法により堆積し、外部と電気的に接続するための電極、第1の電極層5を作成する(図6)。不良品ユニットのショットキー電極層42上には絶縁膜7があるため、第1の電極層5は良品のユニットに接続し、不良品ユニットには接続しない。このため、結晶欠陥などによる不良品があってもこれを排除し大面積を用いる電力用半導体素子であっても高歩留りが得られる。
【0040】
次に本発明の第2の実施例について説明する。図7は本発明の第2の実施例の構造を説明するための図である。第2の実施例はpn接合ダイオードに関するものである。
【0041】
n+型SiC層1上にn型SiCエピタキシャル層2を堆積したSiC基板表面に、pn接合ダイオードのユニットに対応するようp型SiC領域9をAlのイオン注入により形成する。このp型SiC領域9の表面にオーミック特性を示す第3の電極6が形成される。符号61、63は良品ユニットのpnダイオードの第3の電極層であり、符号62は不良品ユニットのpnダイオードの第3の電極層6である。
【0042】
不良品ユニットのpnダイオードの第3の電極層62の上には絶縁物7が形成されており、外部と電気的に接合するための第2の電極層8とは電気的に絶縁されている。
【0043】
第2の実施例は第1の実施例に対してp型SiC領域9が形成されている他は同じ構造となる。第3の電極層6は第1の実施例と同じAl−Ti層によって作られるが、p型SiC領域に十分なオーミック特性を得るために、900〜1200℃の熱処理を加える。ユニットのサイズ、チップのサイズ、ユニットの配置なども第1の実施例と同じである。
【0044】
その他サイリスタ、MOSFETやIGBTも本発明が適用できる。サイリスタの場合につき図7を参照して説明する。サイリスタのユニットがp型SiC領域部に配置される構造になるが、第3の電極層6にはカソードに対応する電極とゲートに対応する電極の2種類が存在する。サイリスタの場合、不良品ユニットのカソードに対応する電極とゲートに対応する電極の双方を絶縁物7で電気的に絶縁するのが望ましい。
【0045】
MOSFET、IGBTの場合は、各ユニットのp型SiC領域9の部分に微細な多数のセル存在することになる。この場合も不良品ユニットのソース部に対応する第3の電極、ゲート部に対応する第3の電極双方とも電気的に絶縁するのが望ましい。そのたMOS型サイリスタ、バイポーラトランジスタであっても本発明の製造方法を用いる限り、本発明の範囲に入る。
【0046】
本発明の実施例において、SiCの例を述べたが、Si、GeやGaAsであってもよい。不良品は、最終的に良品とならないものを選別することであって、本実施例に示した耐圧や、逆電流の他、順電圧や、逆回復時間、サージ耐量などであってもよく、またこれらの組み合わせであってもよい。さらに、選別装置において外観検査による不良品であってもかまわない。
【0047】
逆電流などの選別基準は半導体装置の選別基準より有効面積比例で決められることが多い。良品ユニット全体の合計された値が、半導体装置としての選別基準に入ればよいので、ユニットの選別基準を有効面積比例より緩和することもできる。順電圧にも同様なことがいえる。
【0048】
絶縁物7を形成するための注入材として有機溶剤に溶けたガラス溶液を使用したが、有機溶剤に溶けたポリイミド系樹脂など絶縁物を形成できるものであればよい。
【0049】
電極層は、ショットキーバリア形成のためにAl−Tiを用いたが、必要とされる障壁高さにより、適切な金属を選ぶのは当然であり、n型SiCに対するオーミック電極層としてNiを用い、p型SiCに対してオーミック電極層としてAl−Tiを用いたが他の金属やシリサイドであってもかまわない。
【0050】
外部と電気的に接続するための電極、第1の電極層5として、Alを用いたが、Alはアッセンブリ工程におけるをAlのワイヤボンディングを前提としたもので、半田工程を前提とすれば、第1の電極層5はAl−Ni−Ag等のNi系の電極システムが望ましい。
【0051】
【発明の効果】
本発明によれば欠陥などが多いウェーハを用いる電力用半導体装置の製造にあって、従来方法では歩留りが極端に悪いものでもあっても高歩留りが得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構造を説明するための図である。
【図2】本発明の第1の実施例の製造工程(1)を説明する図である。
【図3】本発明の第1の実施例の製造工程(2)を説明する図である。
【図4】本発明の第1の実施例の製造工程(3)を説明する図である。
【図5】本発明の第1の実施例の製造工程(4)を説明する図である。
【図6】本発明の第1の実施例の製造工程(5)を説明する図である。
【図7】本発明の第2の実施例の構造を説明するための図である。
【図8】従来の半導体装置の第1の例を説明する図である。
【図9】従来の半導体装置の第2の例を説明する図である。
【図10】従来の半導体装置の第2の例の製造工程(1)を説明する図である。
【図11】従来の半導体装置の第2の例の製造工程(2)を説明する図である。
【図12】従来の半導体装置の第2の例の製造工程(3)を説明する図である。
【図13】従来の半導体装置の第2の例の製造工程(4)を説明する図である。
【図14】従来の半導体装置の第2の例の製造工程(5)を説明する図である。
【図15】従来の半導体装置の第2の例の製造工程(6)を説明する図である。
【符号の説明】
1 n+型SiC層
2 n型SiCエピタキシャル層
3 絶縁膜
4 ショットキー電極層
41、43 良品ユニットのショットキー電極層
42 不良品ユニットのショットキー電極層
5 第1の電極層
6 第3の電極層
61、63 良品ユニットのpnダイオードの第3の電極層
62 不良品ユニットのpnダイオードの第3の電極層
7 絶縁物
8 第2の電極層
9 p型SiC領域
91、93 良品ユニットのp型SiC領域
92 不良品ユニットのp型SiC領域
10 レジスト膜
11 第1のマスク
12 第2のマスク
Claims (4)
- 複数の半導体素子のユニットと、該ユニットを外部と電気的に接続するための電極層からなる半導体装置において、前記複数の半導体素子のユニットを形成後、不良品ユニット上に絶縁物を塗布し、該不良品ユニットと前記外部と電気的に接続するための電極層とを電気的に絶縁する半導体装置の製造方法。
- 前記半導体素子は炭化珪素によるショットキーダイオードであることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記半導体素子は炭化珪素によるpn接合ダイオードであることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記絶縁物はSOGまたは耐熱性樹脂であることを特徴とする請求項1乃至請求項3いずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002274205A JP2004111759A (ja) | 2002-09-20 | 2002-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002274205A JP2004111759A (ja) | 2002-09-20 | 2002-09-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004111759A true JP2004111759A (ja) | 2004-04-08 |
Family
ID=32270747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002274205A Pending JP2004111759A (ja) | 2002-09-20 | 2002-09-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004111759A (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005259798A (ja) * | 2004-03-09 | 2005-09-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2006278609A (ja) * | 2005-03-29 | 2006-10-12 | Fujitsu Ltd | シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 |
JP2006286991A (ja) * | 2005-03-31 | 2006-10-19 | Sanyo Electric Co Ltd | 発光装置及びその製造方法 |
JP2007227495A (ja) * | 2006-02-22 | 2007-09-06 | Mitsubishi Electric Corp | SiC半導体装置の製造方法及びSiC半導体装置 |
JP2009032834A (ja) * | 2007-07-26 | 2009-02-12 | Mitsubishi Electric Corp | 縦型炭化珪素半導体装置の製造方法 |
WO2009088081A1 (ja) * | 2008-01-09 | 2009-07-16 | Rohm Co., Ltd. | 半導体装置及びその製造方法 |
JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | SiCショットキーダイオード用モリブデンバリア金属および製造方法 |
JP2010219365A (ja) * | 2009-03-18 | 2010-09-30 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
JP2010232323A (ja) * | 2009-03-26 | 2010-10-14 | Shin Etsu Handotai Co Ltd | 電極及びその形成方法、半導体シリコンウェーハ、並びに半導体デバイス |
US7880763B2 (en) * | 2004-12-14 | 2011-02-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
JP2012012227A (ja) * | 2010-06-29 | 2012-01-19 | New Japan Radio Co Ltd | 結晶欠陥の除去方法 |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
JP2017059703A (ja) * | 2015-09-17 | 2017-03-23 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
JP2018054756A (ja) * | 2016-09-27 | 2018-04-05 | トヨタ自動車株式会社 | 半導体の製造方法 |
WO2021065810A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2002
- 2002-09-20 JP JP2002274205A patent/JP2004111759A/ja active Pending
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005259798A (ja) * | 2004-03-09 | 2005-09-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US7880763B2 (en) * | 2004-12-14 | 2011-02-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
US8178972B2 (en) * | 2004-12-14 | 2012-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
DE102005059224B4 (de) * | 2004-12-14 | 2013-05-08 | Mitsubishi Denki K.K. | SiC-Halbleitervorrichtung und Herstellungsverfahren dafür |
US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
JP2006278609A (ja) * | 2005-03-29 | 2006-10-12 | Fujitsu Ltd | シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 |
JP2006286991A (ja) * | 2005-03-31 | 2006-10-19 | Sanyo Electric Co Ltd | 発光装置及びその製造方法 |
JP4703236B2 (ja) * | 2005-03-31 | 2011-06-15 | 三洋電機株式会社 | 発光装置及びその製造方法 |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
JP2007227495A (ja) * | 2006-02-22 | 2007-09-06 | Mitsubishi Electric Corp | SiC半導体装置の製造方法及びSiC半導体装置 |
JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | SiCショットキーダイオード用モリブデンバリア金属および製造方法 |
US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
JP2009032834A (ja) * | 2007-07-26 | 2009-02-12 | Mitsubishi Electric Corp | 縦型炭化珪素半導体装置の製造方法 |
US8310028B2 (en) | 2008-01-09 | 2012-11-13 | Rohm Co., Ltd. | Semiconductor device with crystal defect and manufacturing method thereof |
JP5543786B2 (ja) * | 2008-01-09 | 2014-07-09 | ローム株式会社 | 半導体装置及びその製造方法 |
JPWO2009088081A1 (ja) * | 2008-01-09 | 2011-05-26 | ローム株式会社 | 半導体装置及びその製造方法 |
WO2009088081A1 (ja) * | 2008-01-09 | 2009-07-16 | Rohm Co., Ltd. | 半導体装置及びその製造方法 |
JP2010219365A (ja) * | 2009-03-18 | 2010-09-30 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
JP2010232323A (ja) * | 2009-03-26 | 2010-10-14 | Shin Etsu Handotai Co Ltd | 電極及びその形成方法、半導体シリコンウェーハ、並びに半導体デバイス |
JP2012012227A (ja) * | 2010-06-29 | 2012-01-19 | New Japan Radio Co Ltd | 結晶欠陥の除去方法 |
JP2017059703A (ja) * | 2015-09-17 | 2017-03-23 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
JP2018054756A (ja) * | 2016-09-27 | 2018-04-05 | トヨタ自動車株式会社 | 半導体の製造方法 |
WO2021065810A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | 半導体装置の製造方法及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004111759A (ja) | 半導体装置の製造方法 | |
US8722487B2 (en) | Semiconductor device with an electrode including an aluminum-silicon film | |
JP5789016B2 (ja) | 電力用半導体装置 | |
JP2017079324A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6616691B2 (ja) | 半導体装置およびその製造方法 | |
JP2004289103A (ja) | 半導体デバイス及びその製造方法 | |
JP5321377B2 (ja) | 電力用半導体装置 | |
US7521757B2 (en) | Semiconductor device with back surface electrode including a stress relaxation film | |
JPH02126682A (ja) | 半導体装置およびその製造方法 | |
CN108292669B (zh) | 关断型功率半导体器件及其制造方法 | |
JP2007036211A (ja) | 半導体素子の製造方法 | |
JP2023112212A (ja) | 半導体装置 | |
JP2020191420A (ja) | 半導体装置 | |
US20210226088A1 (en) | Light-emitting diode chip and manufacturing method thereof | |
US10847647B2 (en) | Power semiconductor devices having top-side metallization structures that include buried grain stop layers | |
JP2001044414A (ja) | 半導体装置 | |
US9941256B1 (en) | Inverse diode stack | |
JPH10229204A (ja) | 半導体装置 | |
US5229313A (en) | Method of making a semiconductor device having multilayer structure | |
JP2974583B2 (ja) | 半導体装置およびその製造方法 | |
JP2003273357A (ja) | 半導体装置およびその製造方法 | |
JP7192683B2 (ja) | 炭化珪素半導体装置の選別方法 | |
CN113597680B (zh) | 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置 | |
EP0420164A1 (en) | Bipolar power semiconductor device and method for making the same | |
US20210343847A1 (en) | Diffusion and/or enhancement layers for electrical contact regions |