JP2006278609A - シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 - Google Patents

Abstract

【課題】ＳｉＣ基板内部に存在する欠陥である貫通マイクロパイプを、簡易な方法で閉塞することができるＳｉＣ基板の製造方法及びそれを用いた半導体装置の製造方法を提供することを課題とする。
【解決手段】ＳｉＣ基板を元基板とするエピタキシャル基板２０の表面に絶縁膜２２を形成し、次に、裏面のＳｉＣ基板面にスピオングラス等の高耐熱材料２３を塗布し、約５００℃で焼結した後、ＣＭＰ等で研磨して平坦化し、絶縁膜２２を除去する工程を含むことを特徴とする。
【選択図】図２

Description

本発明は、基板の内部を貫通する欠陥をなくしたシリコンカーバイド（ＳｉＣ）基板、その基板の製造方法であり、さらに、この基板を用いた半導体装置の製造方法に関するものである。

ＳｉＣ（シリコンカーバイド）は、耐熱性および機械的強度に優れているだけでなく、放射線にも強く、さらに不純物の添加によって電子や正孔の価電子制御が容易である上、広い禁制帯幅を持っている。このような特性を有することから、六方晶の結晶構造を有するＳｉＣの単結晶の基板は、半導体デバイス用の基板として広く用いられている。これは、従来のＳｉ（シリコン）やＧａＡｓ（ガリウムヒ素）などの既存の半導体材料では実現することができない大容量、高周波、耐圧、環境性を実現することができ、特に、ＳｉＣは熱伝導度がＳｉの３倍以上であり、３００℃以上の高温においても電気的特性が安定しているばかりか、デバイス化した場合にはデバイス内部での電力損失がＳｉの半分以下に抑えられるため、次世代のパワー及び高周波デバイス用半導体材料としての可能性を有している。

また、第III−Ｖ族化合物半導体は、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮなどのＧａＮ系半導体材料は、例えば、ＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱性が高く、高温動作が優れているので、とくに、ＧａＮを用いて電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）や高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）などの電子デバイスの開発研究が進められている。ＧａＮ系ＨＥＭＴ構造においては、例えば、半絶縁性基板１の上に、例えばＧａＮから成るバッファ層、アンドープＧａＮ層、および前記アンドープＧａＮ層に比べればはるかに薄いアンドープＡｌＧａＮ層が順次積層して成る層構造が形成されている。ＧａＮ（窒化ガリウム）は、ガリウム砒素（ＧａＡｓ）と同様にキャリア移動度大きいという特性を有している。さらに、ＧａＮは、そのバンドギャップが３．４ｅＶであり、ＧａＡｓの１．４ｅＶと比較して大きく、アバランシェ降伏が起きる電界が大きいという特性を有している。
さらに、ＧａＮ系の化合物半導体装置は、携帯電話の基地局用増幅器等に使用するため、ＳｉＣを基板に用いて、ＡｌＧａＮ／ＧａＮを結晶成長させ、高電子移動度トランジスタの開発が活発である。これは、ＧａＮ系の化合物とＳｉＣの格子定数が近いことから、ＳｉＣ基板上にエピタキシャル成長させたＧａＮ層をキャリア走行層、ＡｌＧａＮ層をキャリア供給層として利用してＧａＮ系のＨＥＭＴを形成するのに有利である。
さらに、ＳｉＣ基板上にＳｉＣエピタキシャル層を成長させたホモエピタキシャル基板を用いたＭＯＳＦＥＴやショトキーバリアダイオード（ＳＢＤ）デバイス高耐圧用の応用に開発が盛んである。

しかし、従来から用いられているＳｉＣ基板は、マイクロパイプと呼ばれる貫通欠陥を多く有している。マイクロパイプは大型のらせん転位であり、ＳｉＣ単結晶のＣ軸方向に貫通する結晶の欠陥である。貫通孔は直径が数μｍから最大２００μｍ程度のものまで存在する。さらに、マイクロパイプは、ＳｉＣ基板上のエピタキシャル成長された薄膜中にも引き継がれて存在し、半導体デバイスを作製した際の絶縁破壊や漏れ電流等の原因となることが知られている。さらに、マイクロパイプの存在は、半導体製造工程でのレジスト塗布工程において、レジストが基板の裏面に抜け、レジストパターンの開口部が安定しなくなり、半導体素子の製造において、生産の歩留まりが悪いという不具合があった。また、多くの半導体プロセス装置は半導体ウエハを真空吸着することでウエハを搬送するが、貫通孔の存在により真空吸着ができず装置内に搬送ができない不具合があった。
そこで、従来は、マイクロパイプの存在の有無を検査して、マイクロパイプの無いＳｉＣ基板を入手していたが、歩留まりを上げるために非常に高価格になってしまう。さらに、検査が完全でないことも多く、入手したＳｉＣ基板にはマイクロパイプをもつ基板が混在していた。このため、このＳｉＣ基板にエピタキシャル成長を施す前の段階で、付加的な選別工程を設け、マイクロパイプのない基板だけを使用するように選別していたが、生産コストが高くなるという不具合があった。

そこで、これらの不具合に対応するために、例えば、特許文献１では、ＳｉＣ基板のマイクロパイプ欠陥の開口部を被覆材料で被覆し、熱処理を施してＳｉＣ基板内部で閉塞させ、被覆材料を除去した後、基板結晶を種結晶としてＳｉＣ単結晶を成長させる工程を繰り返してＳｉＣ単結晶に存在しているマイクロパイプ欠陥をＳｉＣ単結晶の内部で閉塞させる技術が開示されている。
また、特許文献２では、１８００℃の高温下で、温度が高いＳｉＣ基板裏面近傍から昇華したＳｉＣの昇華ガスが中空であるマイクロパイプ欠陥を通して、温度の低い基板表面近傍に移動して、基板表面近傍にて再結晶化し、マイクロパイプ欠陥が閉塞する技術が開示されている。
しかし、特許文献１及び２に開示された技術では、ＳｉＣ基板のマイクロパイプの閉塞という点では一定の成果を上げてはいるが、約２０００℃という高温環境を必要とするため、既存の半導体製造工程との整合性が難しく、さらに、半導体製造工程の中に占める基板製作に時間を要するため、製造コストが高くなるという問題点があった。

また、特許文献３では、ＧａＮ単結晶基板と、前記ＧａＮ単結晶基板の一側にエピタキシャル成長させた、ＭｇがドープされたＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（ｙ＞０）からなる第１層と、前記第１層の一側にエピタキシャル成長させられた、アンドープの絶縁性のＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（ｙ＞０）からなる第２層と、を備える窒化物系半導体エピタキシャル基板が開示されている。
また、特許文献４では、ＣＶＤ装置内にて単結晶炭化珪素基板の表面に珪素層を形成し、珪素層を不活性雰囲気又は真空雰囲気中にて加熱することにより溶融し、溶融した珪素により基板のマイクロパイプを閉塞した半導体素子等が開示されている。これによって、マイクロパイプや転位に起因する素子特性の低下のない半導体素子及びその製造方法を提供することができることが記載されている。
しかし、特許文献３及び４に開示された技術では、半導体製造工程の中に占める基板製作に時間を要するため、製造コストが高くなるという問題点があった。

特開２００１−１５８６９７号公報 特開２００２−１７９４９８号公報 特開２００４−３１１９１３号公報 特開２００４−１７２５５６号公報

そこで、本発明は、上記問題点に鑑みてなされたものであり、ＳｉＣ基板内部に存在する欠陥である貫通マイクロパイプを、簡易な方法で閉塞することができるＳｉＣ基板の製造方法、及びそれを用いた半導体装置の製造方法を提供することを課題とする。
また、既存の半導体製造工程との整合性が高く、安価なＳｉＣ基板を提供することを課題とする。

上記課題を解決するために、本発明の一の側面は、マイクロパイプなる貫通孔を有するＳｉＣ基板に存在する貫通マイクロパイプが、絶縁材料若しくは耐熱性高分子材料で封止され、又は塗布して埋め込むことで封止される工程を含むことを特徴とするＳｉＣ基板の製造方法にある。
このように、エピタキシャル基板に存在する貫通孔を上記材料で埋め込むことにより、従来行っていた選別工程を省略することができる。
また、本発明の他の側面は、マイクロパイプなる貫通孔を有するＳｉＣ基板に存在する貫通マイクロパイプが、絶縁材料若しくは耐熱性高分子材料で封止され、又は塗布して埋め込むことで封止されることを特徴とするＳｉＣ基板にある。
そのような基板を用いることで、半導体製造工程での真空吸着を有する工程で真空吸着不良を起こす問題を防ぐことができ、また、レジスト塗布工程において、レジストが基板の裏面に抜け、レジストパターンの開口部が安定しなくなる現象を防ぐことができる。

本発明により、ＳｉＣ基板内部に存在する欠陥である貫通マイクロパイプを、簡易な方法で閉塞することができるＳｉＣ基板の製造方法、及びそれを用いた半導体装置の製造方法を提供することができる。
また、既存の半導体製造工程との整合性が高く、安価なＳｉＣ基板を提供することができる。

以下に、本発明を実施するための最良の形態を図面に基づいて説明する。なお、以下の説明はこの発明の最良の形態の例であって、いわゆる当業者は特許請求の範囲内で、変更・修正をして他の実施形態をなすことは容易であり、以下の説明が特許請求の範囲を限定するものではない。

シリコンカーバイド（以下、単に「ＳｉＣ」と記す。）単結晶基板は、昇華再結晶法等により形成される。昇華再結晶法により形成される単結晶ＳｉＣ基板内を貫通するマイクロパイプ欠陥が発生することが避けられない。これは、熱力学的に単結晶中にも点欠陥、線欠陥が存在することは避けられない。このうち線欠陥として刃状転位、らせん転位があり、特に、六方晶型の中でＣ軸方向に存在しやすい。さらに、これらの欠陥は、集合することで内部エネルギーを小さくすることができるため、集合して数が少なくなるが欠陥として大きくなる。この結果、単結晶ＳｉＣ基板内を貫通するマイクロパイプ欠陥が存在することになる。そのため、単結晶ＳｉＣ基板上にエピタキシャル成長によって半導体素子層を形成すると、貫通マイクロパイプがエピタキシャル層にも引き継がれ、エピタキシャル層にも貫通マイクロパイプが発生する。従って、これらの貫通マイクロパイプによって、真空吸着を有する工程で真空吸着不良を起こし、レジストが基板の裏面に抜け、レジストパターンの開口部が安定しなくなり半導体装置の製造が困難になる。また、Ｎ_２の如き不純物が侵入したり、ＣＶＤ・真空蒸着等による電極材料そのものが侵入したりしてリーク電流の経路となることに起因して半導体素子の不良が発生する。
そこで、貫通マイクロパイプを有するＳｉＣ基板の半導体素子を設けない裏面を、封止して貫通マイクロパイプを塞ぐことでこれらを防止することができる。封止は、貫通マイクロパイプ内部まで塞ぐことが好ましい。これは、ＳｉＣ基板の表面を、例えば、絶縁材料を塗布して封止しても、その後に、ＳｉＣ基板の封止した他の面に半導体素子を設けるために、半導体素子の製造時に電極材料が内部に侵入してリーク電流の経路になることがあるからである。

このＳｉＣ基板に存在する貫通マイクロパイプを封止するために、絶縁材料を用いる。封止する材料は、ＳｉＣ基板の裏面であり、また、半導体素子を設ける面ではないので、貫通マイクロパイプを封止できれば材料は限定されない。しかしながら、リーク電流の発生を抑えるためには絶縁材料を用いることが好ましい。また、電界、電流の影響で分極することで半導体素子に影響することを防止するために低誘電率の材料を用いることが好ましい。さらに、後述する半導体装置の製造工程では、最高で数１００℃程度に加熱されることがあるため、この温度になっても粘度が低下して漏れ出てこないものがよく、また、この温度で変質しない耐熱性の高い絶縁材料を用いる。
また、貫通マイクロパイプは、最大約２００μｍ程度であり内部まで埋め込んで封止するには、粘度が低く濡れ性の良いものを用いる。したがって、このＳｉＣ基板の貫通マイクロパイプは、溶媒に懸濁又は溶解させて粘度を低くした耐熱性高分子材料で封止する。封止は、半導体素子を設ける面と反対の面に耐熱性高分子材料を塗布することで、貫通マイクロパイプを塞ぐことができる。塗布は、絶縁材料をスピンコート、スプレー法などの塗装手段により塗布する。また、粘度を低くすることで、ＳｉＣ基板表面の貫通マイクロパイプ内に流し込み、耐熱性高分子材料を埋め込んで封止してもよい。
溶媒としては、後で蒸発させることから有機溶媒が好ましく、例えば、ヘキサン、テトラハイドロフラン、酢酸ブチル、ヘキサメチルジシラザン、メチルメタアクリレート、イソプロピル等を用いることができる。特に、ヘキサンは化学的に安定で、沸点が低いことから好ましい。

耐熱性高分子材料としては、スピンオングラス（ＳＯＧ）、リン化酸化膜ガラス（ＰＳＧ）、ホウ素ドープリン化酸化膜ガラス（BＰＳＧ）を挙げることができる。スピンオングラスは、無機・有機シリコーン系樹脂のいずれでも良く、さらに、これらの材料は誘電率が低いという特性を有することから好ましい。また、ＰＳＧ、ＢＰＳＧは、シリコーン系樹脂であり、これらも誘電率が低いという特性を有することから好ましい。シリコーン樹脂は熱硬化させることで高耐熱になり、また、溶剤に溶解させて容易に塗布することができ扱いやすい。
また、高分子材料中にフィラーとして無機酸化物、窒化物、炭化物等のセラミックスを含有するものであっても良い。フィラーとしては、アルミナ、シリカ、チタニア、酸化鉄、酸化クロム等の酸化物、窒化ホウ素、窒化アルミナ等の窒化物、炭化ホウ素、ＳｉＣ等の炭化物を挙げることができる。セラミック連続繊維は、これらのフィラーでアスペクト比の大きいものを溶剤中にシリコーン樹脂等と一緒に懸濁させたものである。特に、アルミナを用いたものがアルミナペーストである。また、高分子材料としては、シリコーン樹脂の他、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂が用いることができる。

また、誘電率は高いが、（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）、ＳｒＴｉＯ_３（ＳＴ）、ＢａＴｉＯ_３、Ｂａ（Ｚｒ、Ｔｉ）Ｏ_３、Ｂａ（Ｔｉ、Ｓｎ）Ｏ_３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３（ＰＺＴ）、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ_３（ＰＬＺＴ）等を形成するため複数の金属アルコキシド加水分解又は重縮合してできる溶液、または、カルボン酸等の金属塩を有機溶媒に溶かした溶液で封止しても良い。これらは、電気抵抗が高く、また、熱による変質が少ないからである。

また、ＳｉＣ基板は、封止した後、焼結される。この焼結による加熱で、最初に溶媒を蒸発させる。スピオングラス（ＳＯＧ）は、６０〜８００℃で加熱することで焼結させることができる。特に、貫通マイクロパイプにＳＯＧを流し込むことで埋め込んだ後に、焼結させることで、貫通マイクロパイプを内部から封止することができる。これによって、真空吸着不良、レジストが基板の裏面に抜けること及びリーク電流の発生等を抑えることができる。
さらに、その後、このＳｉＣ基板の塗布して封止した面を研摩して平坦化する。研摩方法は、特に限定されない。ＣＭＰ（化学的機械的研摩）法等を用いる。

次に、このＳｉＣ基板上に半導体素子を設ける。半導体素子としては、特に限定されないが、ＳｉＣ基板の電気抵抗の調整が可能で、熱伝導率が高いことから熱の発生量の高いパワーエレクトロニクス、高集積回路の基板として有効である。さらに、ＳｉＣ基板は高い飽和電子速度を有し、高い絶縁破壊電圧を有することから高電子移動度素子（ＨＥＭＴ）等に適している。
この半導体装置は、貫通マイクロパイプを封止したＳｉＣ基板上に第１の化合物半導体からなるキャリア走行層と、前記キャリア走行層の上に第２の化合物半導体からなるキャリア供給層とを有するＨＥＭＴを備える。このＨＥＭＴは、ヘテロ接合しているキャリア走行層とキャリア供給層の界面におけるバンドギャップの異なる接合部で障壁を形成し、熱平衡状態において接合界面に２次元電子ガスが形成される。そして、このキャリア供給層の上に設けるソース電極とドレイン電極の間に所定値のバイアス電圧を印加することで、キャリア供給層からはその下に位置するキャリア走行層へ電子が供給され、供給された電子が接合界面で２次元電子ガス層を形成し、このキャリア走行層内に閉じ込められた状態で電子はドレイン電極へと高速で流れる。
そのために、ＳｉＣ基板上にキャリア走行層として、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ等のいわゆるIII−Ｖ族化合物半導体、ＧａＮのＧａＮ系半導体を用いる。その上にキャリア走行層に用いる材料よりバンドギャップの大きい材料でバリアとなるキャリア供給層を形成する。このキャリア供給層として、ＧａＡｓ等のいわゆるIII−Ｖ族化合物半導体、ＡｌＧａＮ系半導体を用いる。特に、ＧａＮ系半導体は、バンドギャップが大きく、高い絶縁破壊電圧を有することから、キャリア走行層をＧａＮで、キャリア供給層をＡｌＧａＮで形成することが好ましい。
このＨＥＭＴを用いた半導体装置は、高速・高周波動作特性及び低雑音特性等に優れて、マイクロ波機器等の高出力増幅器にすることができる。

本発明の半導体装置に設けるＨＥＭＴでは、キャリア供給層の上にソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に絶縁層とを有し、ソース金属電極及びドレイン金属電極とがキャリア供給層にオーミック接続させる。このようなＨＥＭＴも、微細化が進むにつれて、ソース金属電極及びドレイン金属電極とキャリア発生層とのコンタクト抵抗が高い上、寄生抵抗も高かった。このために、ソース電極及びドレイン電極とを近づけ、その間に絶縁層を設けて、リーク電流の発生を抑えた。絶縁材料としては、酸化珪素（ＳｉＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）等の酸化物、窒化珪素（ＳｉＮ）等の窒化物を用いることができる。特に、ＳｉＮは温度に対する電気抵抗の変化が小さく好ましい。また、ソース電極及びドレイン電極として、Ｔｉ、Ａｌ、Ｍｏ、Ｗ等を金属膜として用いる。
また、ソース金属電極及びドレイン金属電極とがキャリア供給層にオーミック接続させるためには、キャリア供給層の上部にソース／ドレイン電極を形成し、更にゲート電極を形成した後にソース／ドレインのオーミック接続を形成するための熱処理を行なう。また、電極の金属薄膜の上部にシリコン酸化膜を形成後に、オーミック接続を形成するための熱処理を行っても良い。
これによって、本発明の半導体装置は、ゲート長を小さくして、また、電極とキャリア供給層との寄生成分を小さくすることで、より高速に電子を移動させることができるＨＥＭＴを設けることができる。

以下に、ＳｉＣ基板を用いて、ＨＥＭＴを設ける半導体装置に具体的に説明する。
まず、第１段階として本発明のＨＥＭＴ用エピタキシャル基板の製作工程について説明する。
図１は、本発明のＨＥＭＴ用エピタキシャル基板の断面図である。半絶縁性のＳｉＣ基板上１に、ＧａＮおよびＡｌＧａＮを積層したエピタキシャル基板である。ＳｉＣ基板１上に、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で、厚さが、例えば、３μｍのｉ型ＧａＮ電子走行層２をエピタキシャル成長させ、さらに、その上に、同様に、厚さが、例えば２ｎｍのｉ型ＡｌＧａＮスペーサ層３、厚さが、例えば２５ｎｍでドーパント不純物としてＳｉが導入されたｎ型ＡｌＧａＮ電子供給層４、及び、厚さが、例えば５ｎｍでドーパント不純物としてＳｉが導入されたｎ型ＧａＮ保護層５を順に堆積させてエピタキシャル基板が完成する。
ここで、ｎ型ＧａＮ保護層５は、必ずしも必要ではないが、ゲート電極へのトンネル電流を低減して耐圧を向上させることができる。この場合、ｎ型ＧａＮ保護層５の代わりにｉ型ＡｌＧａＮ保護層としてもよいが、ｎ型ＧａＮ保護層５の方がより導通性能等を改善することができる。
従来は、このあと絶縁膜を形成してソース・ドレイン領域およびゲート電極等を形成することになるが、この段階では、まだエピタキシャル基板に存在するマイクロパイプは閉塞しておらず、このまま半導体製造プロセスを進めると、上述したような問題が発生する。

次に、第２段階として、ＳｉＣを元基板とするエピタキシャル基板に存在するマイクロパイプを閉塞させる工程を説明する。
図２は、エピタキシャル基板のマイクロパイプを閉塞させる工程を示す図である。図２（ａ）に示すように、ＳｉＣ基板上にＧａＮおよびＡｌＧａＮを積層したエピタキシャル基板には、マイクロパイプがエピタキシャル成長されたＧａｎ／ＡｌＧａＮ層中にも引き継がれて存在している。
最初に、ＧａＮ、ＡｌＧａＮが積層されているエピタキシャル基板２０の表面、即ち、最上層のｎ型ＧａＮ保護層５の表面に絶縁膜２２を形成し、図２（ｂ）示すように、表面を保護する。絶縁膜２２は、熱酸化法により形成することでき、金属又は複数の金属の酸化物、窒化物、酸窒化物の絶縁体を用いる。具体的には、ＳｉＮ、ＳｉＯ_２、ＳｉＯＮ等を用いることができる。

次に、図２（ｃ）に示すように、エピタキシャル基板２０の裏面（ＳｉＣ基板１面）からマイクロパイプを埋めるために、高耐熱材料２３を塗布し、約５００℃で焼結する。高耐熱材料２３を用いることで、この後の半導体製造工程においても熱による影響を受けず、剥がれ等を防ぐことができる。
次に、図２（ｄ）に示すように、ＣＭＰ（化学的機械的研摩）等を用いて焼結したＳｉＣ基板面である裏面を研磨して平坦化する。
次に、図２（ｅ）に示すように、ＧａＮ表面の絶縁膜をエッチングで除去して、真空吸着可能で、かつ、水、薬液等が裏面に抜けないマイクロパイプが閉塞したエピタキシャル基板３０ができあがる。

次に、第３段階として、裏面を閉塞したエピタキシャル基板３０に電極等を作製する。
図３は、本発明に係るＨＥＭＴの製作工程を示す図である。図３（ａ）は、第１段階で製作したエピタキシャル基板３０を示している。このエピタキシャル基板３０上に、図３（ｂ）に示すように、ｎ型ＧａＮ保護層５の上の全面に、ＣＶＤ法を用いて、厚さが、例えば２０ｎｍのＳｉＮ膜３１を堆積する。
次に、図３（ｃ）に示すように、ゲート形成領域に開口部を設けてＮｉ／Ａｕからなるゲート電極を形成し、ソース・ドレイン領域に開口部を設けてＴｉ／Ａｕからなるソース電極及びドレイン電極を形成することによって、ＧａＮ系ＨＥＭＴの基本形が完成する。
以上は、単体のＨＥＭＴとして説明しているが、イオン注入又はメサエッチングによって素子分離を行い集積化することも可能である。
従来は、マイクロパイプが閉塞されていないエピタキシャル基板を用いていたため、ホトレジスト塗布工程でレジストがエピタキシャル基板の裏面に抜けてしまうという現象が見られたが、本発明のエピタキシャル基板を用いることで、そのような現象を防止することができる。また、真空吸着を用いる半導体製造装置において、吸着不良を起こさないようにすることができる。
さらに、半絶縁性のＳｉＣ基板を元基板とするエピタキシャル基板に存在するマイクロパイプを簡易な方法で閉塞することにより、従来の選別工程を省略することができ、さらに、既存の半導体製造工程との整合性が高く、安価にＨＥＭＴ用のエピタキシャル基板を提供することができる。

上記はＳｉＣ基板上の窒化物半導体エピタキシャル層を用いた半導体デバイスについて説明したが、ＳｉＣ基板上のＳｉＣエピタキシャル層を用いた半導体デバイスについても同様である。
図４は、本発明に係るＳｉＣ基板上にＳｉＣエピタキシャル層を有するエピタキシャル基板である。ＳｉＣからなるｎ^＋型基板１１の上には、ＳｉＣからなるｎ⁻型エピタキシャル層１２が形成され、ｎ⁻型エピタキシャル層１２とは異なる面のｎ⁺型基板１１には上記高耐熱材料２３が埋め込まれている。このエピタキシャル基板４０を用いることにより、ＭＯＳＦＥＴやショットキーバリアダイオード等の高耐圧の半導体装置にも応用できる。

ＳｉＣとしては、ＳｉＣバルク単結晶は２０００℃以上の温度で原料を昇華させて種結晶上に成長させている。種結晶としては、通常、{０００１}面方位を用いるが、他の面方位を種結晶とすることもある。また、不純物としてｎ型用に窒素ガスからのＮ原子を、ｐ型用にトリメチルアルミニウム（ＴＭＡ）からのＡｌ原子やＢ_２Ｈ_６からのＢ原子を用いて、ｎ型、ｐ型の伝導型、電気抵抗の制御をすることができる。ここでは、とくに、原子等をドープせず、半絶縁性の状態で用いて、高耐電圧、低損失、高温動作可能の半導体装置をつくることができる。

以上が本発明の実施形態による説明であるが、発明として、例えば、下記のような特徴を抽出することができるので、ここで列挙しておく。
（付記１）半導体素子を設けるための貫通マイクロパイプを有するシリコンカーバイド（ＳｉＣ）基板において、前記ＳｉＣ基板は、貫通マイクロパイプが絶縁材料で封止されていることを特徴とするＳｉＣ基板。
（付記２）付記１に記載のＳｉＣ基板において、前記ＳｉＣ基板は、貫通マイクロパイプに絶縁材料を塗布して埋め込むことで封止されていることを特徴とするＳｉＣ基板。
（付記３）付記１に記載のＳｉＣ基板において、前記ＳｉＣ基板は、溶媒に懸濁又は溶解させた耐熱性高分子材料で封止されていることを特徴とするＳｉＣ基板。
（付記４）付記１に記載のＳｉＣ基板において、前記ＳｉＣ基板は、フィラーを含有し、溶媒に懸濁又は溶解させた耐熱性高分子材料で封止されていることを特徴とするＳｉＣ基板。
（付記５）付記１に記載のＳｉＣ基板において、前記ＳｉＣ基板は、溶媒に懸濁又は溶解させた金属塩又は金属アルコキシドを含有する材料で封止されていることを特徴とするＳｉＣ基板。
（付記６）付記１に記載のＳｉＣ基板において、前記ＳｉＣ基板は、貫通マイクロパイプを封止した後、焼結されていることを特徴とするＳｉＣ基板。

（付記７）半導体素子を設けるための貫通マイクロパイプを有するＳｉＣ基板の製造方法において、前記ＳｉＣ基板の製造方法は、前記ＳｉＣ基板の裏面から貫通マイクロパイプを封止する封止工程と、封止工程の後に、焼結する焼結工程とを有することを特徴とするＳｉＣ基板の製造方法。
（付記８）付記７に記載のＳｉＣ基板の製造方法において、前記ＳｉＣ基板の製造方法は、焼結工程の後に、ＳｉＣ基板表面を研摩する工程を有することを特徴とするＳｉＣ基板の製造方法。
（付記９）付記７に記載のＳｉＣ基板の製造方法において、前記ＳｉＣ基板の製造方法は、封止工程では請求項３ないし５のいずれかに記載の材料で封止されていることを特徴とするＳｉＣ基板の製造方法。

（付記１０）貫通マイクロパイプを有するＳｉＣ基板上に、半導体素子を設ける半導体装置において、前記半導体装置は、ＳｉＣ基板の裏面から貫通マイクロパイプを絶縁材料で封止し、封止した後に焼結されたＳｉＣ基板を有し、焼結した後、ＳｉＣ基板の他の面に半導体素子を設ける半導体装置であって、前記ＳｉＣ基板上に第１の化合物半導体からなるキャリア走行層と、前記キャリア走行層の上に第２の化合物半導体からなるキャリア供給層と、を有する高電子移動度素子を備えることを特徴とする半導体装置。
（付記１１）付記１０に記載の半導体装置において、前記キャリア走行層がＧａＮで形成され、前記キャリア供給層がＡｌＧａＮで形成されていることを特徴とする半導体装置。
（付記１２）付記１０に記載の半導体装置において、前記半導体装置は、前記キャリア供給層の上に、ソース電極及びドレイン電極とゲート電極とを有することを特徴とする半導体装置。
（付記１３）貫通マイクロパイプを有するＳｉＣ基板上に、半導体素子を設ける半導体装置において、前記半導体装置は、ＳｉＣ基板の裏面から貫通マイクロパイプを絶縁材料で封止し、封止した後に焼結されたＳｉＣ基板を有し、焼結した後、ＳｉＣ基板の他の面に半導体素子を設ける半導体装置であって、前記ＳｉＣ基板上にＳｉＣ層を有することを特徴とする半導体装置。

（付記１４）貫通マイクロパイプを有するＳｉＣ基板上に半導体素子を設ける半導体装置の製造方法において、前記半導体装置の製造方法は、ＳｉＣ基板の裏面から貫通マイクロパイプを封止する封止工程と、封止工程の後に、焼結する焼結工程とを有し、その後、シリコンカーバイド基板の他の面に半導体素子を設けることを特徴とする半導体装置の製造方法。
（付記１５）付記１４に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、ＳｉＣ基板表面を研摩する工程を有することを特徴とする半導体装置の製造方法。
（付記１６）付記１４に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、さらに、ＳｉＣ基板の他の面上に第１の化合物半導体からなるキャリア走行層と、前記チャネル層の上に第２の化合物半導体からなるキャリア供給層と、を有する高電子移動度素子を設けることを特徴とする半導体装置の製造方法。
（付記１７）付記１４に記載の半導体装置の製造方法において、前記高電子移動度素子は、キャリア走行層がＧａＮで形成され、キャリア供給層がＡｌＧａＮで形成されていることを特徴とする半導体装置の製造方法。
（付記１８）付記１４に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、キャリア供給層の上にソース電極及びドレイン電極とゲート電極とを設けることを特徴とする半導体装置の製造方法。
（付記１９）付記１４に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、前記ＳｉＣ基板上にＳｉＣ層を設けることを特徴とする半導体装置の製造方法。

本発明に係るエピタキシャル基板を示す図である。 本発明に係るエピタキシャル基板の製造工程を示す図である。 本発明に係るＨＥＭＴの製造工程を示す図である。 本発明に係るＳｉＣ基板上にＳｉＣエピタキシャル層を有するエピタキシャル基板である。

符号の説明

１ ＳｉＣ基板
２ ｉ型ＧａＮ電子走行層
３ ｉ型ＡｌＧａＮスペーサ層
４ ｎ型ＡｌＧａＮ電子供給層
５ ｎ型ＧａＮ保護層
１１ ｎ^＋型ＳｉＣ基板
１２ ｎ⁻型ＳｉＣエピタキシャル層
２０ エピタキシャル基板（閉塞処理前）
２１ マイクロパイプ（貫通孔）
２２ 絶縁膜
２３ 高耐熱材料
３０ エピタキシャル基板（閉塞処理後）
３１ ＳｉＮ膜
３２ ソース電極
３３ ドレイン電極
３４ ゲート電極
４０ エピタキシャル基板（閉塞処理後）

Claims (5)

1. 半導体素子を設けるための貫通マイクロパイプを有するシリコンカーバイド（ＳｉＣ）基板において、
   前記ＳｉＣ基板は、貫通マイクロパイプが絶縁材料で封止されている
   ことを特徴とするＳｉＣ基板。
2. 請求項１に記載のＳｉＣ基板において、
   前記ＳｉＣ基板は、貫通マイクロパイプに絶縁材料を塗布して埋め込むことで封止されている
   ことを特徴とするＳｉＣ基板。
3. 請求項１又は２に記載のＳｉＣ基板において、
   前記ＳｉＣ基板は、溶媒に懸濁又は溶解させた耐熱性高分子材料で封止されている
   ことを特徴とするＳｉＣ基板。
4. 半導体素子を設けるための貫通マイクロパイプを有するＳｉＣ基板の製造方法において、
   前記ＳｉＣ基板の製造方法は、
   前記ＳｉＣ基板の裏面から貫通マイクロパイプを封止する封止工程と、
   封止工程の後に、焼結する焼結工程と を有する
   ことを特徴とするＳｉＣ基板の製造方法。
5. 貫通マイクロパイプを有するＳｉＣ基板上に半導体素子を設ける半導体装置の製造方法において、
   前記半導体装置の製造方法は、ＳｉＣ基板の裏面から貫通マイクロパイプを封止する封止工程と、封止工程の後に焼結する焼結工程と を有し、
   その後、ＳｉＣ基板の他の面に半導体素子を設ける
   ことを特徴とする半導体装置の製造方法。

Images