JP2006278609A - シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 - Google Patents
シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006278609A JP2006278609A JP2005093663A JP2005093663A JP2006278609A JP 2006278609 A JP2006278609 A JP 2006278609A JP 2005093663 A JP2005093663 A JP 2005093663A JP 2005093663 A JP2005093663 A JP 2005093663A JP 2006278609 A JP2006278609 A JP 2006278609A
- Authority
- JP
- Japan
- Prior art keywords
- sic substrate
- substrate
- manufacturing
- sic
- micropipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】SiC基板を元基板とするエピタキシャル基板20の表面に絶縁膜22を形成し、次に、裏面のSiC基板面にスピオングラス等の高耐熱材料23を塗布し、約500℃で焼結した後、CMP等で研磨して平坦化し、絶縁膜22を除去する工程を含むことを特徴とする。
【選択図】図2
Description
さらに、GaN系の化合物半導体装置は、携帯電話の基地局用増幅器等に使用するため、SiCを基板に用いて、AlGaN/GaNを結晶成長させ、高電子移動度トランジスタの開発が活発である。これは、GaN系の化合物とSiCの格子定数が近いことから、SiC基板上にエピタキシャル成長させたGaN層をキャリア走行層、AlGaN層をキャリア供給層として利用してGaN系のHEMTを形成するのに有利である。
さらに、SiC基板上にSiCエピタキシャル層を成長させたホモエピタキシャル基板を用いたMOSFETやショトキーバリアダイオード(SBD)デバイス高耐圧用の応用に開発が盛んである。
そこで、従来は、マイクロパイプの存在の有無を検査して、マイクロパイプの無いSiC基板を入手していたが、歩留まりを上げるために非常に高価格になってしまう。さらに、検査が完全でないことも多く、入手したSiC基板にはマイクロパイプをもつ基板が混在していた。このため、このSiC基板にエピタキシャル成長を施す前の段階で、付加的な選別工程を設け、マイクロパイプのない基板だけを使用するように選別していたが、生産コストが高くなるという不具合があった。
また、特許文献2では、1800℃の高温下で、温度が高いSiC基板裏面近傍から昇華したSiCの昇華ガスが中空であるマイクロパイプ欠陥を通して、温度の低い基板表面近傍に移動して、基板表面近傍にて再結晶化し、マイクロパイプ欠陥が閉塞する技術が開示されている。
しかし、特許文献1及び2に開示された技術では、SiC基板のマイクロパイプの閉塞という点では一定の成果を上げてはいるが、約2000℃という高温環境を必要とするため、既存の半導体製造工程との整合性が難しく、さらに、半導体製造工程の中に占める基板製作に時間を要するため、製造コストが高くなるという問題点があった。
また、特許文献4では、CVD装置内にて単結晶炭化珪素基板の表面に珪素層を形成し、珪素層を不活性雰囲気又は真空雰囲気中にて加熱することにより溶融し、溶融した珪素により基板のマイクロパイプを閉塞した半導体素子等が開示されている。これによって、マイクロパイプや転位に起因する素子特性の低下のない半導体素子及びその製造方法を提供することができることが記載されている。
しかし、特許文献3及び4に開示された技術では、半導体製造工程の中に占める基板製作に時間を要するため、製造コストが高くなるという問題点があった。
また、既存の半導体製造工程との整合性が高く、安価なSiC基板を提供することを課題とする。
このように、エピタキシャル基板に存在する貫通孔を上記材料で埋め込むことにより、従来行っていた選別工程を省略することができる。
また、本発明の他の側面は、マイクロパイプなる貫通孔を有するSiC基板に存在する貫通マイクロパイプが、絶縁材料若しくは耐熱性高分子材料で封止され、又は塗布して埋め込むことで封止されることを特徴とするSiC基板にある。
そのような基板を用いることで、半導体製造工程での真空吸着を有する工程で真空吸着不良を起こす問題を防ぐことができ、また、レジスト塗布工程において、レジストが基板の裏面に抜け、レジストパターンの開口部が安定しなくなる現象を防ぐことができる。
また、既存の半導体製造工程との整合性が高く、安価なSiC基板を提供することができる。
そこで、貫通マイクロパイプを有するSiC基板の半導体素子を設けない裏面を、封止して貫通マイクロパイプを塞ぐことでこれらを防止することができる。封止は、貫通マイクロパイプ内部まで塞ぐことが好ましい。これは、SiC基板の表面を、例えば、絶縁材料を塗布して封止しても、その後に、SiC基板の封止した他の面に半導体素子を設けるために、半導体素子の製造時に電極材料が内部に侵入してリーク電流の経路になることがあるからである。
また、貫通マイクロパイプは、最大約200μm程度であり内部まで埋め込んで封止するには、粘度が低く濡れ性の良いものを用いる。したがって、このSiC基板の貫通マイクロパイプは、溶媒に懸濁又は溶解させて粘度を低くした耐熱性高分子材料で封止する。封止は、半導体素子を設ける面と反対の面に耐熱性高分子材料を塗布することで、貫通マイクロパイプを塞ぐことができる。塗布は、絶縁材料をスピンコート、スプレー法などの塗装手段により塗布する。また、粘度を低くすることで、SiC基板表面の貫通マイクロパイプ内に流し込み、耐熱性高分子材料を埋め込んで封止してもよい。
溶媒としては、後で蒸発させることから有機溶媒が好ましく、例えば、ヘキサン、テトラハイドロフラン、酢酸ブチル、ヘキサメチルジシラザン、メチルメタアクリレート、イソプロピル等を用いることができる。特に、ヘキサンは化学的に安定で、沸点が低いことから好ましい。
また、高分子材料中にフィラーとして無機酸化物、窒化物、炭化物等のセラミックスを含有するものであっても良い。フィラーとしては、アルミナ、シリカ、チタニア、酸化鉄、酸化クロム等の酸化物、窒化ホウ素、窒化アルミナ等の窒化物、炭化ホウ素、SiC等の炭化物を挙げることができる。セラミック連続繊維は、これらのフィラーでアスペクト比の大きいものを溶剤中にシリコーン樹脂等と一緒に懸濁させたものである。特に、アルミナを用いたものがアルミナペーストである。また、高分子材料としては、シリコーン樹脂の他、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂が用いることができる。
さらに、その後、このSiC基板の塗布して封止した面を研摩して平坦化する。研摩方法は、特に限定されない。CMP(化学的機械的研摩)法等を用いる。
この半導体装置は、貫通マイクロパイプを封止したSiC基板上に第1の化合物半導体からなるキャリア走行層と、前記キャリア走行層の上に第2の化合物半導体からなるキャリア供給層とを有するHEMTを備える。このHEMTは、ヘテロ接合しているキャリア走行層とキャリア供給層の界面におけるバンドギャップの異なる接合部で障壁を形成し、熱平衡状態において接合界面に2次元電子ガスが形成される。そして、このキャリア供給層の上に設けるソース電極とドレイン電極の間に所定値のバイアス電圧を印加することで、キャリア供給層からはその下に位置するキャリア走行層へ電子が供給され、供給された電子が接合界面で2次元電子ガス層を形成し、このキャリア走行層内に閉じ込められた状態で電子はドレイン電極へと高速で流れる。
そのために、SiC基板上にキャリア走行層として、GaAs、GaAlAs、InGaAs、InAlAs等のいわゆるIII−V族化合物半導体、GaNのGaN系半導体を用いる。その上にキャリア走行層に用いる材料よりバンドギャップの大きい材料でバリアとなるキャリア供給層を形成する。このキャリア供給層として、GaAs等のいわゆるIII−V族化合物半導体、AlGaN系半導体を用いる。特に、GaN系半導体は、バンドギャップが大きく、高い絶縁破壊電圧を有することから、キャリア走行層をGaNで、キャリア供給層をAlGaNで形成することが好ましい。
このHEMTを用いた半導体装置は、高速・高周波動作特性及び低雑音特性等に優れて、マイクロ波機器等の高出力増幅器にすることができる。
また、ソース金属電極及びドレイン金属電極とがキャリア供給層にオーミック接続させるためには、キャリア供給層の上部にソース/ドレイン電極を形成し、更にゲート電極を形成した後にソース/ドレインのオーミック接続を形成するための熱処理を行なう。また、電極の金属薄膜の上部にシリコン酸化膜を形成後に、オーミック接続を形成するための熱処理を行っても良い。
これによって、本発明の半導体装置は、ゲート長を小さくして、また、電極とキャリア供給層との寄生成分を小さくすることで、より高速に電子を移動させることができるHEMTを設けることができる。
まず、第1段階として本発明のHEMT用エピタキシャル基板の製作工程について説明する。
図1は、本発明のHEMT用エピタキシャル基板の断面図である。半絶縁性のSiC基板上1に、GaNおよびAlGaNを積層したエピタキシャル基板である。SiC基板1上に、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法で、厚さが、例えば、3μmのi型GaN電子走行層2をエピタキシャル成長させ、さらに、その上に、同様に、厚さが、例えば2nmのi型AlGaNスペーサ層3、厚さが、例えば25nmでドーパント不純物としてSiが導入されたn型AlGaN電子供給層4、及び、厚さが、例えば5nmでドーパント不純物としてSiが導入されたn型GaN保護層5を順に堆積させてエピタキシャル基板が完成する。
ここで、n型GaN保護層5は、必ずしも必要ではないが、ゲート電極へのトンネル電流を低減して耐圧を向上させることができる。この場合、n型GaN保護層5の代わりにi型AlGaN保護層としてもよいが、n型GaN保護層5の方がより導通性能等を改善することができる。
従来は、このあと絶縁膜を形成してソース・ドレイン領域およびゲート電極等を形成することになるが、この段階では、まだエピタキシャル基板に存在するマイクロパイプは閉塞しておらず、このまま半導体製造プロセスを進めると、上述したような問題が発生する。
図2は、エピタキシャル基板のマイクロパイプを閉塞させる工程を示す図である。図2(a)に示すように、SiC基板上にGaNおよびAlGaNを積層したエピタキシャル基板には、マイクロパイプがエピタキシャル成長されたGan/AlGaN層中にも引き継がれて存在している。
最初に、GaN、AlGaNが積層されているエピタキシャル基板20の表面、即ち、最上層のn型GaN保護層5の表面に絶縁膜22を形成し、図2(b)示すように、表面を保護する。絶縁膜22は、熱酸化法により形成することでき、金属又は複数の金属の酸化物、窒化物、酸窒化物の絶縁体を用いる。具体的には、SiN、SiO2、SiON等を用いることができる。
次に、図2(d)に示すように、CMP(化学的機械的研摩)等を用いて焼結したSiC基板面である裏面を研磨して平坦化する。
次に、図2(e)に示すように、GaN表面の絶縁膜をエッチングで除去して、真空吸着可能で、かつ、水、薬液等が裏面に抜けないマイクロパイプが閉塞したエピタキシャル基板30ができあがる。
図3は、本発明に係るHEMTの製作工程を示す図である。図3(a)は、第1段階で製作したエピタキシャル基板30を示している。このエピタキシャル基板30上に、図3(b)に示すように、n型GaN保護層5の上の全面に、CVD法を用いて、厚さが、例えば20nmのSiN膜31を堆積する。
次に、図3(c)に示すように、ゲート形成領域に開口部を設けてNi/Auからなるゲート電極を形成し、ソース・ドレイン領域に開口部を設けてTi/Auからなるソース電極及びドレイン電極を形成することによって、GaN系HEMTの基本形が完成する。
以上は、単体のHEMTとして説明しているが、イオン注入又はメサエッチングによって素子分離を行い集積化することも可能である。
従来は、マイクロパイプが閉塞されていないエピタキシャル基板を用いていたため、ホトレジスト塗布工程でレジストがエピタキシャル基板の裏面に抜けてしまうという現象が見られたが、本発明のエピタキシャル基板を用いることで、そのような現象を防止することができる。また、真空吸着を用いる半導体製造装置において、吸着不良を起こさないようにすることができる。
さらに、半絶縁性のSiC基板を元基板とするエピタキシャル基板に存在するマイクロパイプを簡易な方法で閉塞することにより、従来の選別工程を省略することができ、さらに、既存の半導体製造工程との整合性が高く、安価にHEMT用のエピタキシャル基板を提供することができる。
図4は、本発明に係るSiC基板上にSiCエピタキシャル層を有するエピタキシャル基板である。SiCからなるn+型基板11の上には、SiCからなるn−型エピタキシャル層12が形成され、n−型エピタキシャル層12とは異なる面のn+型基板11には上記高耐熱材料23が埋め込まれている。このエピタキシャル基板40を用いることにより、MOSFETやショットキーバリアダイオード等の高耐圧の半導体装置にも応用できる。
(付記1)半導体素子を設けるための貫通マイクロパイプを有するシリコンカーバイド(SiC)基板において、前記SiC基板は、貫通マイクロパイプが絶縁材料で封止されていることを特徴とするSiC基板。
(付記2)付記1に記載のSiC基板において、前記SiC基板は、貫通マイクロパイプに絶縁材料を塗布して埋め込むことで封止されていることを特徴とするSiC基板。
(付記3)付記1に記載のSiC基板において、前記SiC基板は、溶媒に懸濁又は溶解させた耐熱性高分子材料で封止されていることを特徴とするSiC基板。
(付記4)付記1に記載のSiC基板において、前記SiC基板は、フィラーを含有し、溶媒に懸濁又は溶解させた耐熱性高分子材料で封止されていることを特徴とするSiC基板。
(付記5)付記1に記載のSiC基板において、前記SiC基板は、溶媒に懸濁又は溶解させた金属塩又は金属アルコキシドを含有する材料で封止されていることを特徴とするSiC基板。
(付記6)付記1に記載のSiC基板において、前記SiC基板は、貫通マイクロパイプを封止した後、焼結されていることを特徴とするSiC基板。
(付記8)付記7に記載のSiC基板の製造方法において、前記SiC基板の製造方法は、焼結工程の後に、SiC基板表面を研摩する工程を有することを特徴とするSiC基板の製造方法。
(付記9)付記7に記載のSiC基板の製造方法において、前記SiC基板の製造方法は、封止工程では請求項3ないし5のいずれかに記載の材料で封止されていることを特徴とするSiC基板の製造方法。
(付記11)付記10に記載の半導体装置において、前記キャリア走行層がGaNで形成され、前記キャリア供給層がAlGaNで形成されていることを特徴とする半導体装置。
(付記12)付記10に記載の半導体装置において、前記半導体装置は、前記キャリア供給層の上に、ソース電極及びドレイン電極とゲート電極とを有することを特徴とする半導体装置。
(付記13)貫通マイクロパイプを有するSiC基板上に、半導体素子を設ける半導体装置において、前記半導体装置は、SiC基板の裏面から貫通マイクロパイプを絶縁材料で封止し、封止した後に焼結されたSiC基板を有し、焼結した後、SiC基板の他の面に半導体素子を設ける半導体装置であって、前記SiC基板上にSiC層を有することを特徴とする半導体装置。
(付記15)付記14に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、SiC基板表面を研摩する工程を有することを特徴とする半導体装置の製造方法。
(付記16)付記14に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、さらに、SiC基板の他の面上に第1の化合物半導体からなるキャリア走行層と、前記チャネル層の上に第2の化合物半導体からなるキャリア供給層と、を有する高電子移動度素子を設けることを特徴とする半導体装置の製造方法。
(付記17)付記14に記載の半導体装置の製造方法において、前記高電子移動度素子は、キャリア走行層がGaNで形成され、キャリア供給層がAlGaNで形成されていることを特徴とする半導体装置の製造方法。
(付記18)付記14に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、キャリア供給層の上にソース電極及びドレイン電極とゲート電極とを設けることを特徴とする半導体装置の製造方法。
(付記19)付記14に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、前記SiC基板上にSiC層を設けることを特徴とする半導体装置の製造方法。
2 i型GaN電子走行層
3 i型AlGaNスペーサ層
4 n型AlGaN電子供給層
5 n型GaN保護層
11 n+型SiC基板
12 n−型SiCエピタキシャル層
20 エピタキシャル基板(閉塞処理前)
21 マイクロパイプ(貫通孔)
22 絶縁膜
23 高耐熱材料
30 エピタキシャル基板(閉塞処理後)
31 SiN膜
32 ソース電極
33 ドレイン電極
34 ゲート電極
40 エピタキシャル基板(閉塞処理後)
Claims (5)
- 半導体素子を設けるための貫通マイクロパイプを有するシリコンカーバイド(SiC)基板において、
前記SiC基板は、貫通マイクロパイプが絶縁材料で封止されている
ことを特徴とするSiC基板。 - 請求項1に記載のSiC基板において、
前記SiC基板は、貫通マイクロパイプに絶縁材料を塗布して埋め込むことで封止されている
ことを特徴とするSiC基板。 - 請求項1又は2に記載のSiC基板において、
前記SiC基板は、溶媒に懸濁又は溶解させた耐熱性高分子材料で封止されている
ことを特徴とするSiC基板。 - 半導体素子を設けるための貫通マイクロパイプを有するSiC基板の製造方法において、
前記SiC基板の製造方法は、
前記SiC基板の裏面から貫通マイクロパイプを封止する封止工程と、
封止工程の後に、焼結する焼結工程と を有する
ことを特徴とするSiC基板の製造方法。 - 貫通マイクロパイプを有するSiC基板上に半導体素子を設ける半導体装置の製造方法において、
前記半導体装置の製造方法は、SiC基板の裏面から貫通マイクロパイプを封止する封止工程と、封止工程の後に焼結する焼結工程と を有し、
その後、SiC基板の他の面に半導体素子を設ける
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093663A JP4997711B2 (ja) | 2005-03-29 | 2005-03-29 | シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093663A JP4997711B2 (ja) | 2005-03-29 | 2005-03-29 | シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006278609A true JP2006278609A (ja) | 2006-10-12 |
JP4997711B2 JP4997711B2 (ja) | 2012-08-08 |
Family
ID=37213070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005093663A Active JP4997711B2 (ja) | 2005-03-29 | 2005-03-29 | シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4997711B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014225660A (ja) * | 2013-04-27 | 2014-12-04 | 日亜化学工業株式会社 | 半導体レーザ装置及びその製造方法並びにサブマウントの製造方法 |
JP2016086076A (ja) * | 2014-10-24 | 2016-05-19 | 日亜化学工業株式会社 | サブマウント及びその製造方法並びに半導体レーザ装置及びその製造方法 |
JP2020113619A (ja) * | 2019-01-10 | 2020-07-27 | 三菱電機株式会社 | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927489A (ja) * | 1995-07-11 | 1997-01-28 | Nippondenso Co Ltd | 半導体基板及びその製造方法 |
JP2001077024A (ja) * | 1999-09-07 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体基板及びその製造方法 |
JP2002118102A (ja) * | 2000-10-11 | 2002-04-19 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2004047605A (ja) * | 2002-07-10 | 2004-02-12 | Toyota Motor Corp | 半導体素子及びその製造方法 |
JP2004111759A (ja) * | 2002-09-20 | 2004-04-08 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JP2004172556A (ja) * | 2002-11-22 | 2004-06-17 | Toyota Motor Corp | 半導体素子及びその製造方法 |
-
2005
- 2005-03-29 JP JP2005093663A patent/JP4997711B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927489A (ja) * | 1995-07-11 | 1997-01-28 | Nippondenso Co Ltd | 半導体基板及びその製造方法 |
JP2001077024A (ja) * | 1999-09-07 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体基板及びその製造方法 |
JP2002118102A (ja) * | 2000-10-11 | 2002-04-19 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2004047605A (ja) * | 2002-07-10 | 2004-02-12 | Toyota Motor Corp | 半導体素子及びその製造方法 |
JP2004111759A (ja) * | 2002-09-20 | 2004-04-08 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JP2004172556A (ja) * | 2002-11-22 | 2004-06-17 | Toyota Motor Corp | 半導体素子及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014225660A (ja) * | 2013-04-27 | 2014-12-04 | 日亜化学工業株式会社 | 半導体レーザ装置及びその製造方法並びにサブマウントの製造方法 |
US9318871B2 (en) | 2013-04-27 | 2016-04-19 | Nichia Corporation | Semiconductor laser device and manufacturing method thereof, and submount manufacturing method |
US9496680B2 (en) | 2013-04-27 | 2016-11-15 | Nichia Corporation | Semiconductor laser device and manufacturing method thereof, and submount manufacturing method |
JP2019062212A (ja) * | 2013-04-27 | 2019-04-18 | 日亜化学工業株式会社 | 半導体レーザ装置 |
JP2016086076A (ja) * | 2014-10-24 | 2016-05-19 | 日亜化学工業株式会社 | サブマウント及びその製造方法並びに半導体レーザ装置及びその製造方法 |
JP2020113619A (ja) * | 2019-01-10 | 2020-07-27 | 三菱電機株式会社 | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置の製造方法 |
JP7143769B2 (ja) | 2019-01-10 | 2022-09-29 | 三菱電機株式会社 | 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4997711B2 (ja) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11830940B2 (en) | Semiconductor device including high electron mobility transistor or high hole mobility transistor and method of fabricating the same | |
Ikeda et al. | GaN power transistors on Si substrates for switching applications | |
Alomari et al. | AlGaN/GaN HEMT on (111) single crystalline diamond | |
Yanagihara et al. | Recent advances in GaN transistors for future emerging applications | |
JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002076023A (ja) | 半導体装置 | |
JP2008091595A (ja) | 半導体装置およびその製造方法 | |
JP2001230407A (ja) | 半導体装置 | |
CN104600109A (zh) | 一种高耐压氮化物半导体外延结构及其生长方法 | |
JP2006269939A (ja) | 電界効果トランジスタ及びその製造方法 | |
US20100038680A1 (en) | Iii-nitride semiconductor field effect transistor | |
JP5520432B2 (ja) | 半導体トランジスタの製造方法 | |
US11430875B2 (en) | Method for manufacturing transistor | |
JP2009026975A (ja) | 半導体装置 | |
KR102232558B1 (ko) | 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법 | |
US20150021666A1 (en) | Transistor having partially or wholly replaced substrate and method of making the same | |
JP2016139655A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2017077805A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
JP4997711B2 (ja) | シリコンカーバイド基板、その製造方法及び半導体装置の製造方法 | |
JP2018041786A (ja) | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 | |
JP2008053436A (ja) | 半導体素子 | |
TW201246538A (en) | Nitride-based heterostructure field effect transistor having high efficiency | |
WO2018098952A1 (zh) | 氮化镓基外延结构、半导体器件及其形成方法 | |
JP2006032524A (ja) | 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法 | |
US20210193820A1 (en) | Semiconductor structure and forming method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4997711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |