KR101708606B1 - 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법 - Google Patents

반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법 Download PDF

Info

Publication number
KR101708606B1
KR101708606B1 KR1020167022827A KR20167022827A KR101708606B1 KR 101708606 B1 KR101708606 B1 KR 101708606B1 KR 1020167022827 A KR1020167022827 A KR 1020167022827A KR 20167022827 A KR20167022827 A KR 20167022827A KR 101708606 B1 KR101708606 B1 KR 101708606B1
Authority
KR
South Korea
Prior art keywords
trenches
substrate
forming
regions
isolation regions
Prior art date
Application number
KR1020167022827A
Other languages
English (en)
Other versions
KR20160104081A (ko
Inventor
젱-웨이 양
치엔-쉥 수
Original Assignee
실리콘 스토리지 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 스토리지 테크놀로지 인크 filed Critical 실리콘 스토리지 테크놀로지 인크
Publication of KR20160104081A publication Critical patent/KR20160104081A/ko
Application granted granted Critical
Publication of KR101708606B1 publication Critical patent/KR101708606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

이중 패턴화 공정을 이용하여 반도체 기판 내에 활성 영역들 및 분리 구역들을 형성하는 방법이 개시된다. 방법은 기판 표면 상에 제1 재료를 형성하는 단계; 제1 재료 상에 제2 재료를 형성하는 단계; 제2 재료 내에 서로 평행한 복수의 제1 트렌치들을 형성하는 단계; 제2 재료 내에 복수의 제1 트렌치들에 수직이고 기판의 중심 구역에서 복수의 제1 트렌치들을 가로지르는 제2 트렌치를 형성하는 단계; 제1 및 제2 트렌치들을 제3 재료로 충전하는 단계; 서로 평행하며 기판의 중심 구역을 통하여 연장되지 않는 제3 트렌치들을 제3 재료 내에 형성하도록 제2 재료를 제거하는 단계; 및 제3 트렌치들을 제1 재료를 통하여 기판 내로 연장시키는 단계를 포함한다.

Description

반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법{DOUBLE PATTERNING METHOD OF FORMING SEMICONDUCTOR ACTIVE AREAS AND ISOLATION REGIONS}
본 발명은 반도체 디바이스에 관한 것이고, 보다 구체적으로는 반도체 웨이퍼 내에 활성 영역(active area) 및 분리 구역(isolation region)을 형성하기 위한 반도체 웨이퍼의 전방 단부 처리에 관한 것이다.
반도체 기판 상의 활성 영역 및 분리 구역의 형성은 주지되어 있다. 활성 영역은 반도체 디바이스가 상부에 및/또는 내부에 형성되는 반도체 기판의 구역이다. 분리 구역은 활성 영역들 사이의 반도체 기판의 절연 구역이다.
기판 상에 분리 구역을 형성하기 위한 2개의 주지된 기법은 LOCOS 및 STI이다. 이들 두 기법은, 포토레지스트가 기판 위에 형성되고 포토 마스크를 사용하여 광에 선택적으로 노광됨으로써, 포토레지스트의 선택 부분들만이 제거되는(예컨대, 그러한 부분들은 포지티브 포토리소그래피의 경우에 마스크를 통하여 광에 노광됨) 단일 마스킹 단계를 갖는 포토리소그래피 공정을 수반한다. 포토레지스트가 제거된 그러한 선택 부분들에서 기판 상에 및/또는 기판 내에 절연 재료가 형성된다. 예를 들어, 모든 목적을 위해 본 명세서에 참고로 포함된 미국 특허 제7,315,056호를 참조한다.
도 1은 절연 재료의 분리 구역들(12)이 형성된 반도체 기판(10)의 평면도를 도시한다. 분리 구역들(12) 사이의 영역들은 활성 영역들(14)이다. 도 1의 구성은, 예를 들어, 플래시 메모리 셀들과 같은 메모리 디바이스들의 어레이의 형성 시에 사용될 수 있다.
도 2는 도 1의 활성 영역들 및 분리 구역들을 형성하는 데 적합한 포토 마스크(16)를 도시한다. 마스크는 불투명한 구역들(16a)(광을 차단하기 위함) 및 투명한 또는 개방 구역들(16b)(광이 그를 통과할 것임)을 포함한다. 기판을 통과하여 기판 상으로 초점이 맞춰지는 광의 형상 및 치수들은 기판(10) 상의 활성 영역들 및 분리 구역들의 형상 및 치수들을 좌우한다.
회절 및/또는 공정 효과로 인해, 기판 상에 형성된 활성 영역들 및 분리 구역들의 형상은 마스크의 불투명한 구역 및 투명한 구역의 형상과 정확히 일치하지 않는다. 따라서, 마스크의 형상이 그러한 오차들을 보상하기 위해 변경되게 하는 광학 근접 보정(Optical Proximity Correction, OPC)을 구현하는 것이 공지되어 있다. OPC는 둥근 코너들 뿐만 아니라 선 폭들에서의 왜곡들을 보상하기 위해 이용되는데, 이들은 그렇지 않으면, 제조되는 디바이스(들)의 전기 특성들에 악영향을 미칠 수 있다. OPC는 포토 마스크 상에 기입된 패턴에 여분의 다각형들을 부가하거나 또는 에지들을 이동시키는 것을 수반한다. 도 3은 도 1의 패턴을 더 정확하게 제조하기 위해 불투명한 구역(18a) 및 투명한 구역(18b)의 치수들 및 형상이 변경된 OPC 보정된 마스크(18)의 일례이다.
그러나, 심지어 OPC를 이용하더라도, 광 패턴화(photo patterning) 조건들(즉, 포토리소그래피 장비, 노광 에너지, 현상 시간 등의 변형)로 인해 패턴의 임계 치수들 및 활성 코너 둥글기의 허용 불가능한 변형이 여전히 있을 수 있다. 도 4는 심지어 OPC가 구현될 때의 분리 구역들(12)의 제조 시의 변형의 유형을 도시하는데, 여기서 분리 구역들(12)의 단부들(20)은 구역마다 그리고 웨이퍼마다 다르다. 디바이스들의 크기가 계속 축소됨에 따라 OPC 및 CD 최적화는 더 어려워진다. 분리 구역들(12) 사이의 분리 거리가 생성된 디바이스들의 중요한 임계 치수이기 때문에, 활성 영역들 및 분리 구역들의 형성을 더 잘 제어할 필요가 있다.
기판 표면 상에 제1 재료를 형성하고; 제1 재료 상에 제2 재료를 형성하고; 제2 재료 내에 서로 평행한 복수의 제1 트렌치들을 형성하고; 제2 재료 내에 복수의 제1 트렌치들에 수직이고 기판의 중심 구역에서 복수의 제1 트렌치들을 가로지르는 제2 트렌치를 형성하고; 제1 및 제2 트렌치들을 제3 재료로 충전하고; 서로 평행하며 기판의 중심 구역을 통하여 연장되지 않는 제3 트렌치들을 제3 재료 내에 형성하도록 제2 재료를 제거하고; 그리고 제3 트렌치들을 제1 재료를 통하여 기판 내로 연장시킴으로써, 반도체 기판 내에 활성 영역들 및 분리 구역들을 형성하는 방법이 개시된다.
본 발명의 다른 목적들 및 특징들은 명세서, 청구범위, 및 첨부 도면의 검토에 의해 명백해질 것이다.
도 1은 반도체 기판 상에 형성된 종래의 분리 구역들 및 활성 영역들의 평면도이다.
도 2는 도 1의 분리 구역들 및 활성 영역들을 형성하기 위해 사용된 종래의 포토리소그래피 포토마스크의 평면도이다.
도 3은 도 1의 분리 구역들 및 활성 영역들을 형성하기 위해 사용된 OPC 보정된 종래의 포토리소그래피 포토마스크의 평면도이다.
도 4는 반도체 기판 상에 형성된 종래의 분리 구역들 및 활성 영역들의 평면도로, 제조 시에 발생할 수 있는 분리 구역들에서의 변형을 도시한다.
도 5a 내지 도 5i는 반도체 기판 상에 활성 영역들 및 분리 구역들을 형성할 때의 단계들을 순차적으로 보여주는 평면도들이다.
도 6a 내지 도 6i는 반도체 기판 상에 활성 영역들 및 분리 구역들을 형성할 때의 단계들을 순차적으로 보여주는 도 5a 내지 도 5i의 라인 A-A'를 따라 취해진 단면도들이다.
도 7a 내지 도 7i는 반도체 기판 상에 활성 영역들 및 분리 구역들을 형성할 때의 단계들을 순차적으로 보여주는 도 5a 내지 도 5i의 라인 B-B'를 따라 취해진 단면도들이다.
반도체 웨이퍼 내에 활성 영역들 및 분리 구역들을 형성하는 방법이 본 명세서에 개시된다. 이 방법은, 반도체 웨이퍼 상에 형성된 영역들 및 구역들의 패턴 및 임계 치수들을 더 잘 정의하고, 그리고 그에 대한 더 양호한 제어를 제공한다. 도 5a 내지 도 5i, 도 6a 내지 도 6i, 및 도 7a 내지 도 7i는 반도체 웨이퍼 기판 상의 활성 영역들 및 분리 구역들의 제조 방법을 도시하는데, 여기서 도 5a 내지 도 5i는 평면도들을 도시하고, 도 6a 내지 도 6i는 도 5a 내지 도 5i에서의 라인 A-A'를 따른 단면도들을 도시하고, 도 7a 내지 도 7i는 도 5a 내지 도 5i에서의 라인 B-B'를 따른 단면도들을 도시한다.
본 명세서에 사용되는 바와 같이, "~ 위에" 및 "~ 상에"라는 용어들 양쪽 모두는 포괄적으로 "~ 상에 직접적으로"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)와 "~ 상에 간접적으로"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)를 포함한다는 것에 주의하여야 한다. 마찬가지로, "인접한"이라는 용어는 "직접적으로 인접한"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음) 및 "간접적으로 인접한"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)을 포함한다. 예를 들어, "기판 위에" 요소를 형성하는 것은 어떠한 중간의 재료들/요소들도 사이에 두지 않고 기판 상에 직접적으로 요소를 형성하는 것뿐만 아니라 하나 이상의 중간의 재료들/요소들을 사이에 두고 기판 상에 간접적으로 요소를 형성하는 것을 포함할 수 있다.
이 방법은, 바람직하게는 P형의 것이고 본 기술 분야에 주지되어 있는, 도 5a, 도 6a 및 도 7a에 도시된 바와 같은 반도체 기판(22)을 제공함으로써 시작한다. 기판(22) 상에 이산화규소(산화물)와 같은 절연 재료의 제1 층(24)이 형성된다. 층(24)은, 예를 들어, 산화에 의해 또는 증착(예컨대, 화학 증착(CVD))에 의해 형성될 수 있다. 절연 층(24) 상에 폴리실리콘(폴리)과 같은 더미 재료(dummy material)의 층(26)이 형성된다. 폴리 층(26)의 형성은 저압 CVD 또는 LPCVD와 같은 주지된 공정에 의해 이루어질 수 있다. 폴리 층(26) 상에 적합한 제1 포토레지스트 재료(27)가 형성되고, 마스킹 단계를 수행하여, 소정의 구역들(예컨대, 도시된 바와 같이 열 방향으로의 평행 스트라이프들)로부터 포토레지스트 재료(27)를 선택적으로 제거한다. 포토레지스트 재료(27)가 제거되는 경우, 폴리 층(26)의 노출 부분들은 이어서 표준 에칭 기법(즉, 이방성 에칭 공정)을 이용하여 에칭되어, 폴리 층(26) 내에 평행 트렌치들(28)을 남겨둔다. 생성된 구조물은 도 5a, 도 6a 및 도 7a에 도시되어 있다. 도 6a 및 도 7a에 도시된 바와 같이, 이 단계에서의 구조물은 단면 A-A' 및 단면 B-B' 둘 모두를 가로질러 균일한데, 여기서 평행한 수직 트렌치들(28)이 폴리 층(26) 내에 형성된다.
제1 포토레지스트(27)가 제거된 후에, 구조물 상에 적합한 제2 포토레지스트 재료(30)가 형성된다. 제2 마스킹 단계를 이용하여, 트렌치들(28)에 수직으로 연장되는 중심 구역(CR)에서 (즉, 단면 라인 A-A'를 따라) 포토레지스트(30)의 수평 스트립을 제거하여, 도 5b, 도 6b 및 도 7b에 도시된 바와 같이, 포토레지스트(30) 내에 트렌치(32)를 생성한다. 수평 트렌치(32)는 수직 트렌치들(28)을 가로지르며 그에 수직이다. 이어서, 폴리 에칭을 수행하여, 도 5c, 도 6c 및 도 7c에 도시된 바와 같이, 트렌치(32) 내에 노출된 더미 폴리(26)의 부분들을 제거한다(즉, 중심 구역(CR)에서 수평 방향으로 폴리 층(26) 내로 트렌치(32)를 연장시킨다). 이어서, 포토레지스트(30)가 제거된다. 도 5d, 도 6d 및 도 7d에 도시된 바와 같이, 질화규소(질화물)와 같은 마스킹 재료(34)가 구조물 위에 형성되어, 트렌치들(28, 30)을 충전한다. 이어서, 도 5e, 도 6e 및 도 7e에 도시된 바와 같이, 에칭 백 공정(etch back process)을 수행하여, 더미 폴리(26)의 열들의 상부들에 이르기까지(즉, 폴리(26)를 에칭 정지부로서 사용함) 마스킹 재료(34)를 제거한다.
이어서, 폴리 에칭 공정을 이용하여 더미 폴리(26)가 제거되어, 절연 층(24)을 노출시키도록 마스킹 재료에 이르기까지 연장되는 트렌치들(36)을 남겨둔다. 이는, 도 5f, 도 6f 및 도 7f에 도시된 바와 같이, 마스킹 재료(34)에 의해 덮이는 중심 구역(CR)을 제외하고는, 트렌치들(36)에 의해 분리되는 마스킹 재료(34)의 열들을 생성한다. 그 후에, 산화물 에칭에 이어서 규소 에칭이 수행되어, 도 5g, 도 6g 및 도 7g에 도시된 바와 같이, 트렌치들(36)을 층(24)을 통하여 아래로 그리고 기판(22) 내로 연장시킨다.
이때, 트렌치들(36)은 (예컨대, 마스킹 재료(34)를 에칭 정지부로서 사용하는 이산화규소 증착 및 CMP(화학적 기계적 연마)를 이용하여) 이산화규소와 같은 절연 재료(38)로 충전되어, 도 5h, 도 6h 및 도 7h에 도시된 구조물을 생성할 수 있다(산화물(38)의 분리 구역들이 활성 영역들 사이에 배치됨). 대안적으로 또는 추가적으로, 도 5g, 도 6g 및 도 7g의 구조물에 대해 질화물 및 산화물 에칭들이 수행되어, 도 5i, 도 6i 및 도 7i에 도시된 바와 같이, 중심 구역(CR) 내에 베어 규소(bare silicon)를 생성하고 중심 구역(CR)의 양측의 기판(22)의 부분들 내에 형성된 트렌치들(36)을 생성한다. 그 후에, 분리 구역들을 형성하기 위해 본 기술 분야에 공지되어 있는 바와 같이 절연물이 트렌치들(36) 내에 형성될 수 있다.
2개의 포토리소그래피 공정들을 수반하는 전술된 기법은 반드시 어떤 특별한 OPC를 이용할 필요 없이 활성 영역들을 분리시키는 분리 구역들을 더 정확하게 형성한다. X 방향에서의 활성 영역 임계 치수는 독립적으로 제어될 수 있다. 게다가, X 및 Y 방향들 둘 모두에서의 임계 치수들은 균일하게 제어될 수 있다.
본 발명은 전술되고 본 명세서에 예시된 실시예(들)로 제한되는 것이 아니라, 첨부된 청구범위의 범주 내에 있는 임의의 그리고 모든 변형들을 포괄한다는 것이 이해될 것이다. 예를 들어, 본 명세서에서 본 발명에 대한 언급은 임의의 청구항 또는 청구항 용어의 범주를 제한하도록 의도되는 것이 아니라, 대신에, 청구항들 중 하나 이상에 의해 커버될 수 있는 하나 이상의 특징들에 대해 언급하는 것일 뿐이다. 전술된 재료들, 공정들, 및 수치 예들은 단지 예시적일 뿐이며, 청구범위를 제한하는 것으로 간주되어서는 안 된다. 예를 들어, 층들(24, 26, 34)이 각각 상기의 실시예에 관련하여 산화물, 폴리 및 질화물 재료들로서 기술되어 있지만, 충분히 구별되는 에칭 특성들을 나타내는 임의의 적절한 재료들이 사용될 수 있다. 도면에 도시된 분리 구역들 및 활성 영역들의 패턴은 단일 웨이퍼 상에서 다양하고/다양하거나 반복적으로 복제될 수 있다. 예를 들어, 단일 중심 구역(CR)이 도면에 도시되어 있지만, 단일 웨이퍼 상에 그러한 중심 구역들(CR)이 복수 개 있을 수 있다. 또한, 청구범위 및 명세서로부터 자명한 바와 같이, 모든 방법 단계들이 도시되거나 청구되는 정확한 순서로 수행되어야 하는 것이 아니라, 보다 정확히 말해서, 기판 상의 분리 구역들의 적절한 형성을 허용하는 임의의 순서로 수행되면 된다. 마지막으로, 재료의 단일 층들이 그러한 또는 유사한 재료들의 다수의 층들로서 형성될 수 있고, 그 역도 성립한다.

Claims (10)

  1. 반도체 기판을 처리하는 방법으로서,
    기판 표면 상에 제1 재료를 형성하는 단계;
    상기 제1 재료 상에 제2 재료를 형성하는 단계;
    상기 제2 재료 내에 서로 평행한 복수의 제1 트렌치들을 형성하는 단계;
    상기 제2 재료 내에 상기 복수의 제1 트렌치들에 수직이고 상기 기판의 중심 구역에서 상기 복수의 제1 트렌치들을 가로지르는 제2 트렌치를 형성하는 단계;
    상기 제1 및 제2 트렌치들을 제3 재료로 충전하는 단계;
    서로 평행하며 상기 기판의 상기 중심 구역을 통하여 연장되지 않는 제3 트렌치들을 상기 제3 재료 내에 형성하도록 상기 제2 재료를 제거하는 단계; 및
    상기 제3 트렌치들을 상기 제1 재료를 통하여 상기 기판 내로 연장시키는 단계를 포함하는, 방법.
  2. 청구항 1에 있어서,
    상기 제1 재료는 이산화규소이고 상기 제2 재료는 폴리실리콘인, 방법.
  3. 청구항 2에 있어서,
    상기 제3 재료는 이산화규소인, 방법.
  4. 청구항 1에 있어서,
    상기 복수의 제1 트렌치들을 형성하는 단계는,
    상기 제2 재료 상에 포토레지스트 재료를 형성하는 단계;
    상기 제2 재료의 열들을 노출시키도록 상기 포토레지스트 재료를 선택적으로 제거하는 단계; 및
    상기 제2 재료의 노출된 열들을 에칭하는 단계를 포함하는, 방법.
  5. 청구항 4에 있어서,
    상기 제2 트렌치를 형성하는 단계는,
    상기 제2 재료 상에 제2 포토레지스트 재료를 형성하는 단계;
    상기 제2 재료의 행을 노출시키도록 상기 제2 포토레지스트 재료의 스트립을 선택적으로 제거하는 단계; 및
    상기 제2 재료의 노출된 행을 에칭하는 단계를 포함하는, 방법.
  6. 청구항 1에 있어서,
    상기 제2 재료를 제거하는 단계는 상기 제1 재료의 부분들을 노출시키는, 방법.
  7. 청구항 6에 있어서,
    상기 제3 트렌치들을 연장시키는 단계는,
    상기 기판의 부분들이 노출된 채로 유지되도록 상기 제1 재료의 노출된 부분들을 에칭하는 단계; 및
    상기 기판의 노출된 부분들에 대한 에칭을 수행하는 단계를 포함하는, 방법.
  8. 청구항 1에 있어서,
    상기 연장된 제3 트렌치들을 절연 재료로 충전하는 단계를 추가로 포함하는, 방법.
  9. 청구항 1에 있어서,
    상기 제3 트렌치들을 연장시키는 단계 후에,
    상기 제3 재료를 제거하는 단계; 및
    상기 제1 재료를 제거하는 단계를 추가로 포함하는, 방법.
  10. 청구항 9에 있어서,
    상기 제3 재료를 제거하는 단계 및 상기 제1 재료를 제거하는 단계 후에,
    상기 기판 내의 상기 제3 트렌치들을 절연 재료로 충전하는 단계를 추가로 포함하는, 방법.
KR1020167022827A 2014-01-23 2014-12-16 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법 KR101708606B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/162,309 2014-01-23
US14/162,309 US9293358B2 (en) 2014-01-23 2014-01-23 Double patterning method of forming semiconductor active areas and isolation regions
PCT/US2014/070674 WO2015112282A1 (en) 2014-01-23 2014-12-16 Double patterning method of forming semiconductor active areas and isolation regions

Publications (2)

Publication Number Publication Date
KR20160104081A KR20160104081A (ko) 2016-09-02
KR101708606B1 true KR101708606B1 (ko) 2017-02-20

Family

ID=52278841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022827A KR101708606B1 (ko) 2014-01-23 2014-12-16 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법

Country Status (7)

Country Link
US (1) US9293358B2 (ko)
EP (1) EP3097581B1 (ko)
JP (1) JP6130079B2 (ko)
KR (1) KR101708606B1 (ko)
CN (1) CN106415816B (ko)
TW (1) TWI534947B (ko)
WO (1) WO2015112282A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818722B1 (en) * 2016-08-05 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for manufacturing thereof
US10803227B2 (en) * 2017-08-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with line-end extensions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176479A1 (en) 2009-01-15 2010-07-15 Infineon Technologies Ag Method of fabricating a semiconductor device
US20110248382A1 (en) 2008-12-30 2011-10-13 Fabio Pellizzer Double patterning method for creating a regular array of pillars with dual shallow trench isolation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756633B2 (en) * 2001-12-27 2004-06-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges
KR100467020B1 (ko) * 2002-07-26 2005-01-24 삼성전자주식회사 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN102456577B (zh) 2010-10-29 2014-10-01 中国科学院微电子研究所 应力隔离沟槽半导体器件的形成方法
JP2012134395A (ja) * 2010-12-22 2012-07-12 Elpida Memory Inc 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248382A1 (en) 2008-12-30 2011-10-13 Fabio Pellizzer Double patterning method for creating a regular array of pillars with dual shallow trench isolation
US20100176479A1 (en) 2009-01-15 2010-07-15 Infineon Technologies Ag Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
EP3097581A1 (en) 2016-11-30
CN106415816A (zh) 2017-02-15
KR20160104081A (ko) 2016-09-02
US20150206788A1 (en) 2015-07-23
CN106415816B (zh) 2018-06-15
JP2017505542A (ja) 2017-02-16
TW201532186A (zh) 2015-08-16
WO2015112282A1 (en) 2015-07-30
JP6130079B2 (ja) 2017-05-17
TWI534947B (zh) 2016-05-21
EP3097581B1 (en) 2018-09-19
US9293358B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
KR100905157B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8048762B2 (en) Manufacturing method of semiconductor device
KR100932333B1 (ko) 반도체 소자의 하드 마스크 패턴 및 그 형성 방법
CN100573849C (zh) 用于形成具有鳍状结构的半导体元件的方法
KR20100098135A (ko) 반도체 소자의 패턴 형성 방법
EP3195349B1 (en) Method of making embedded memory device with silicon-on-insulator substrate
CN108666207B (zh) 制作半导体元件的方法
US20100184287A1 (en) Method of Forming Patterns of Semiconductor Device
KR101096907B1 (ko) 반도체 소자 및 그 형성방법
KR101489329B1 (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
KR101708606B1 (ko) 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
US20130049211A1 (en) Semiconductor device and method of manufacturing the same
US9941153B1 (en) Pad structure and manufacturing method thereof
US7816270B2 (en) Method of forming minute patterns in semiconductor device using double patterning
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
US8420453B2 (en) Method of forming active region structure
JP2013125967A (ja) 半導体素子及びその製造方法
US20140065380A1 (en) Overlay mark and method of forming the same
US7955987B2 (en) Exposure mask and method of forming a contact hole of a semiconductor device employing the same
JP2009065151A (ja) 半導体素子及びその製造方法
KR20110001289A (ko) 리소그래피용 마스크
JP2010272703A (ja) 不揮発性メモリの構造および製造プロセス
JP2007318065A (ja) フラッシュメモリ素子の製造方法
TWI584443B (zh) 接觸墊結構

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right