CN102456577B - 应力隔离沟槽半导体器件的形成方法 - Google Patents

应力隔离沟槽半导体器件的形成方法 Download PDF

Info

Publication number
CN102456577B
CN102456577B CN201010527260.6A CN201010527260A CN102456577B CN 102456577 B CN102456577 B CN 102456577B CN 201010527260 A CN201010527260 A CN 201010527260A CN 102456577 B CN102456577 B CN 102456577B
Authority
CN
China
Prior art keywords
groove
stress
semiconductor device
dielectric layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010527260.6A
Other languages
English (en)
Other versions
CN102456577A (zh
Inventor
尹海洲
骆志炯
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010527260.6A priority Critical patent/CN102456577B/zh
Priority to PCT/CN2011/070684 priority patent/WO2012055181A1/zh
Priority to US13/201,371 priority patent/US8232178B2/en
Publication of CN102456577A publication Critical patent/CN102456577A/zh
Application granted granted Critical
Publication of CN102456577B publication Critical patent/CN102456577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种应力隔离沟槽半导体器件的形成方法，包括：提供硅基底；在所述硅基底上形成至少两条相平行的第一沟槽，在所述第一沟槽中形成第一介质层，所述第一介质层为张应力介质层；在所述硅基底上形成至少两条相平行的第二沟槽，所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直，在所述第二沟槽中形成第二介质层；在形成所述第一沟槽之后，在相邻的第一沟槽之间的硅基底中形成栅堆叠，所述栅堆叠下方的沟道长度的方向平行于所述第一沟槽的延伸方向，其中，所述硅基底的晶面指数为{100}，所述第一沟槽的延伸方向沿晶向<110>。本发明在MOS晶体管的沟道宽度方向提供张应力，从而改善了PMOS晶体管和/或NMOS晶体管的性能。

Description

应力隔离沟槽半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种应力隔离沟槽半导体器件的形成方法。
背景技术
在互补金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)的制备过程中，经常采用浅沟槽隔离(shallow trench isolation，STI)工艺将相邻的NMOS晶体管和PMOS晶体管隔离。
如美国专利US7,436,030中所述，随着半导体尺寸的不断缩小，STI已经成为CMOS器件的一种优选的电学隔离方法。这是因为STI应力可以引起沟道区域的应变，从而可以改善半导体器件的整体性能。然而，本领域技术人员已知的是，对于CMOS晶体管，STI应力在改善一种类型的器件，例如NMOS晶体管的性能时，同时会降低另一种类型的器件，例如PMOS晶体管的性能。例如，张应力STI可以通过增加电子的迁移率而改善NMOS晶体管的驱动电流，然而同时也会减小载流子的迁移率，从而减小相邻的PMOS的驱动电流。
因此，需要一种新的STI工艺，来解决传统的STI工艺的这些问题，从而在MOS晶体管中充分利用STI提供的应力。
发明内容
本发明解决的问题是解决传统应力STI工艺只能提供单一类型的MOS晶体管的驱动电流的问题，同时在MOS晶体管中充分利用STI提供的应力。
为解决上述问题，本发明提供了一种应力隔离沟槽半导体器件的形成方法，包括：
提供硅基底；
在所述硅基底上形成至少两条相平行的第一沟槽，在所述第一沟槽中形成第一介质层，所述第一介质层为张应力介质层；
在所述硅基底上形成至少两条相平行的第二沟槽，所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直，在所述第二沟槽中形成第二介质层；
在形成所述第一沟槽之后，在相邻的第一沟槽之间的硅基底中形成栅堆叠，所述栅堆叠下方的沟道长度的方向平行于所述第一沟槽的延伸方向，其中，
所述硅基底的晶面指数为{100}，所述第一沟槽的延伸方向沿晶向<110>。
可选的，所述第二介质层为低应力介质层。
可选的，所述张应力介质层的张应力为至少1GPa。
可选的，所述低应力介质层的应力不超过180Mpa。
可选的，所述张应力介质层为张应力的氮化硅层、氧化硅层或二者的叠层结构。
可选的，所述低应力介质层为低应力的氮化硅层、氧化硅层或二者的叠层结构。
可选的，在形成所述第一沟槽和第二沟槽之后形成所述栅堆叠。
可选的，在形成所述第一沟槽之后、形成所述第二沟槽之前形成所述栅堆叠。
可选的，所述半导体器件为NMOS晶体管和/或PMOS晶体管。
当{100}硅片上的MOS晶体管沟道方向为<110>方向时，对于MOS晶体管，在沟道宽度方向，张应力既可以增强NMOS晶体管的性能，又可以增强PMOS晶体管的性能。与之相对地，在沟道长度方向，PMOS晶体管和NMOS晶体管的优选应力类型是不同的。换句话说，在沟道长度方向，PMOS晶体管优选压应力，NMOS晶体管优选张应力。
与现有技术相比，本发明的技术方案有如下优点：
本技术方案在平行于MOS晶体管的沟道长度的方向的第一沟槽中填充有张应力介质层，也即在沟道宽度方向上，所述张应力介质层位于MOS晶体管的两侧，从而利用沟槽隔离结构在MOS晶体管的沟道宽度方向提供张应力，有利于提高MOS晶体管的响应速度，改善器件性能。而且本技术方案既可以适用于PMOS晶体管，又可以适用于NMOS晶体管，能够提高整个COMS工艺电路的性能。
进一步的，在45nm工艺节点及其以下的半导体制造工艺中，为了简化栅极光刻，所有的栅极的延伸方向都是一致的，即MOS晶体管都具有一致的沟道长度和沟道宽度的方向，因此本技术方案可以广泛应用于45nm工艺节点及其以下的半导体制造工艺中，在各个MOS晶体管的沟道宽度方向都提供张应力，改善器件性能。由此可见，本发明的结构和方法既充分利用应力STI，又可以同时改善PMOS和NMOS晶体管的性能，操作简单，工业可应用性强。
特别地，根据本发明的应力隔离沟槽半导体器件的形成方法，可以分别独立地形成沟道宽度方向的沟槽和沟道长度方向的沟槽，这有利于在这两个方向分别采用不同的材料对沟槽进行填充，操作工艺灵活方便。
附图说明
图1是本发明应力隔离沟槽半导体器件的形成方法实施例的流程示意图；
图2和图3是本发明应力隔离沟槽半导体器件的形成方法第一实施例的中间结构的剖面图；
图4a至图8c是本发明应力隔离沟槽半导体器件的形成方法第一实施例的各中间结构的俯视图和对应的剖面图；
图9a至图11c是本发明应力隔离沟槽半导体器件的形成方法第二实施例的各中间结构的俯视图和对应的剖面图；
图12是本发明应力隔离沟槽半导体器件的形成方法实施例形成的半导体器件的俯视图。
具体实施方式
现有技术中的应力STI工艺只能用于改善单一类型的晶体管的性能，而不能同时改善CMOS晶体管中所包括的两种类型的晶体管(即PMOS和NMOS晶体管)的性能，这使得传统应力STI工艺的应用受到局限。
本技术方案在平行于MOS晶体管的沟道长度的方向的第一沟槽中填充有张应力介质层，也即在沟道宽度方向上，所述张应力介质层位于MOS晶体管的相对两侧，从而利用沟槽隔离结构在MOS晶体管的沟道宽度方向提供张应力，有利于提高MOS晶体管的响应速度，改善器件性能。而且本技术方案既可以适用于PMOS晶体管，又可以适用于NMOS晶体管，能够提高整个COMS工艺电路的性能。
特别地，根据本发明的应力隔离沟槽半导体器件的形成方法，可以分别独立地形成沟道宽度方向的沟槽和沟道长度方向的沟槽，这有利于在这两个方向分别采用不同的材料对沟槽进行填充。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图1示出了本发明实施例的应力隔离沟槽半导体器件的形成方法的流程示意图，如图1所示，包括：
步骤S11，提供硅基底；
步骤S12，在所述硅基底上形成至少两条相平行的第一沟槽，在所述第一沟槽中形成第一介质层，所述第一介质层为张应力介质层；
步骤S13，在所述硅基底上形成至少两条相平行的第二沟槽，所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直，在所述第二沟槽中形成第二介质层；
步骤S14，在形成所述第一沟槽之后，在相邻的第一沟槽之间的硅基底中形成栅堆叠，所述栅堆叠下方的沟道长度的方向平行于所述第一沟槽的延伸方向，其中，所述硅基底的晶面指数为{100}，所述第一沟槽的延伸方向沿晶向<110>。
下面结合图1和图2至图8c对本发明的应力隔离沟槽半导体器件的形成方法的第一实施例进行详细说明。
结合图1和图2，执行步骤S11，提供硅基底。具体的，如图2所示，提供硅基底10，所述硅基底10的晶面指数优选为{100}，即硅基底10的晶面指数属于{100}族。作为非限制性的例子，本实施例中所述硅基底10的晶面指数为(100)。
结合图1和图3、图4a至图5c，执行步骤S12，在所述硅基底上形成至少两条相平行的第一沟槽，在所述第一沟槽中形成第一介质层，所述第一介质层为张应力介质层。
首先参考图3，在所述硅基底10上形成衬垫层11和硬掩膜层12，图3为该步骤对应的剖面图。所述衬垫层11的材料例如可以为氧化硅，硬掩膜层12的材料例如可以为氮化硅，其中，硬掩膜层12例如可以用作后续刻蚀工艺的硬掩膜。
参考图4a至图4c，其中，图4a为俯视图，图4b为图4a沿a-a’方向的剖视图，图4c为图4a沿b-b’方向的剖视图。在所述硅基底10上形成相平行的第一沟槽13，形成方法具体包括：在所述硬掩膜层12上形成光刻胶层(图中未示出)并图形化，定义出第一沟槽13的图形；以所述图形化后的光刻胶层为掩膜，对所述衬垫层11和硬掩膜层12进行刻蚀，并去除所述光刻胶层，去除光刻胶层的方法可以是灰化(Ashing)等；以刻蚀之后的硬掩膜层12为掩膜，对所述硅基底10进行刻蚀，形成第一沟槽13。当然，在其他实施例中，也可以不形成所述衬垫层11和硬掩膜层12，而是直接对所述硅基底10进行光刻和刻蚀，以形成所述第一沟槽13。
所述第一沟槽13的延伸方向沿晶向<110>，即沿晶向族<110>的方向。作为非限制性的例子，本实施例中具体为沿晶向[110]方向延伸。
参考图5a至图5c，其中，图5a为俯视图，图5b为图5a沿a-a’方向的剖视图，图5c为图5a沿b-b’方向的剖视图。形成张应力介质层15(例如通过沉积)并对其进行平坦化，使其表面与所述硬掩膜层12的表面齐平，使得所述张应力层15填充所述第一沟槽。所述平坦化的方法可以是化学机械抛光(CMP)。在其他实施例中，若之前并未形成所述衬垫层11和硬掩膜层12，则平坦化至与所述硅基底10的表面齐平。
所述张应力介质层15为张应力的氮化硅层、氧化硅层或是氮化硅层和氧化硅层的叠层结构，其形成方法可以是等离子体增强型化学气相沉积(PECVD)等。可以采用现有技术中常用的调节形成过程中的工艺参数，来实现对张应力介质层15的应力的类型和大小的调节。优选地，所述张应力介质层的张应力为至少1GPa。
结合图1和图6a至图7c，执行步骤S13，在所述硅基底上形成至少两条相平行的第二沟槽，所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直，在所述第二沟槽中形成第二介质层。
参考图6a至图6c，其中，图6a为俯视图，图6b为图6a沿a-a’方向的剖视图，图6c为图6a沿b-b’方向的剖视图。在所述硅基底10上形成相平行的第二沟槽14的图形，形成方法具体包括：在所述硬掩膜层12上形成光刻胶层(图中未示出)并图形化，定义出第二沟槽14；以所述图形化后的光刻胶层为掩膜，对所述衬垫层11和硬掩膜层12进行刻蚀，并去除所述光刻胶层，去除光刻胶层的方法可以是灰化等；以刻蚀之后的硬掩膜层12为掩膜，对所述硅基底10进行刻蚀，形成第二沟槽14。当然，在其他实施例中，若未形成所述衬垫层11和硬掩膜层12，则可以直接对所述硅基底10进行光刻和刻蚀，以形成所述第二沟槽14。所述第二沟槽14的延伸方向与所述第一沟槽的延伸方向垂直。
参考图7a至图7c，其中，图7a为俯视图，图7b为图7a沿a-a’方向的剖视图，图7c为图7a沿b-b’方向的剖视图。形成第二介质层16，本实施例中具体为低应力介质层16(例如通过沉积)并对其进行平坦化，使其表面与所述硬掩膜层12的表面齐平，使得所述低应力层16填充所述第二沟槽，所述平坦化的方法可以是化学机械抛光。在其他实施例中，若之前并未形成所述衬垫层11和硬掩膜层12，则平坦化至与所述硅基底10的表面齐平。
所述低应力介质层16可以为低应力的氮化硅层、氧化硅层或是氮化硅层和氧化硅层的叠层结构，其形成方法可以是等离子体增强型化学气相沉积等。本领域技术人员应该理解的是，所述低应力是指低应力介质层16的应力低于某一阈值，可以采用现有技术中常用的调节形成过程中的工艺参数，来实现对低应力介质层16的应力大小的调节。优选地，所述低应力介质层的应力不超过180Mpa。
结合图1和图8a至图8c，执行步骤S14，在形成所述第一沟槽之后，在相邻的第一沟槽之间的硅基底中形成栅堆叠，所述栅堆叠下方的沟道长度的方向平行于所述第一沟槽的延伸方向。所述栅堆叠为一MOS晶体管的栅堆叠，所述沟道长度指的是所述栅堆叠对应的MOS晶体管的沟道长度，下文中将进行详细说明。
参考图8a至图8c，图8a为俯视图，图8b为图8a沿a-a’方向的剖视图，图8c为图8a沿b-b’方向的剖视图。在所述第一沟槽和第二沟槽包围的硅基底10中形成MOS晶体管，其形成过程例如可以包括：去除所述硅基底10表面的衬垫层和硬掩膜层；在所述第一沟槽和第二沟槽包围的硅基底10上形成栅堆叠17，所述栅堆叠17包括栅介质层17a和栅电极17b，此外，所述栅堆叠17还可以包括位于栅介质层17a和栅电极17b的侧壁上的侧墙(spacer)(图中未示出)，所述栅堆叠17的延伸方向平行于所述第二沟槽的延伸方向；以所述栅堆叠17为掩膜，对所述第一沟槽和第二沟槽包围的硅基底10进行离子注入，在所述栅堆叠17两侧的硅基底10内分别形成源区18和漏区19，所述离子注入的离子类型由MOS晶体管的类型决定，对于PMOS晶体管为P型离子，如硼离子，对于NMOS晶体管为N型离子，如磷离子。由源区18至漏区19的方向为沟道长度的方向，该方向平行于所述第一沟槽的延伸方向；所述栅堆叠17的延伸方向为沟道宽度的方向，该方向平行于所述第二沟槽的延伸方向。
上述实施例形成的半导体器件中，第一沟槽中填充有张应力介质层15，第二沟槽中填充有低应力介质层16，从而利用隔离沟槽在MOS晶体管的沟道宽度方向选择性的形成张应力，提高器件的响应速度，改善器件性能，而且本实施例的技术方案能够同时适用于PMOS晶体管和NMOS晶体管。
本领域技术人员可以理解的是，根据需要，在形成第一沟槽之后，可以在任何时候进行形成第二沟槽的步骤。例如，可以在形成栅极之后、或者在进行离子注入之后，或者在任何其他常规工艺之后，或者在形成MOS管之后，进行第二沟槽的形成步骤。
图9a至图11c为本发明第二实施例的应力隔离沟槽半导体器件形成方法的中间结构对应的俯视图和剖面图。与上述第一实施例相比，本实施例将步骤S13和步骤S14的次序对调，在形成第一沟槽之后形成MOS晶体管，在形成所述MOS晶体管之后，再形成第二沟槽。
具体的，首先参考图9a至图9c，其中，图9a为俯视图，图9b为图9a沿a-a’方向的剖面图，图9c为图9a沿b-b’方向的剖面图。在硅基底20中形成第一沟槽，所述第一沟道的延伸方向沿晶向<110>，即沿晶向族<110>的方向。作为非限制性的例子，本实施例中第一沟道为沿晶向[110]方向延伸。所述第一沟槽中填充张应力介质层25，所述张应力介质层25为张应力的氮化硅层、氧化硅层或是氮化硅层和氧化硅层的叠层结构。
与第一实施例类似的，在形成所述第一沟槽之前，还可以包括在所述硅基底20的表面上依次形成衬垫层21和硬掩膜层22，所述衬垫层21的材料为氧化硅，所述硬掩膜层22的材料为氮化硅。所述第一沟槽和张应力介质层25的形成过程请参见第一实施例，这里就不再赘述。
之后，参考图10a至图10c，其中，图10a为俯视图，图10b为图10a沿a-a’方向的剖面图，图10c为图10a沿b-b’方向的剖面图。在所述第一沟槽之间的硅基底10中形成MOS晶体管，需要说明的是，在形成所述MOS晶体管之前，首先将所述衬垫层21和硬掩膜层22去除。所述MOS晶体管包括栅堆叠27，以及位于所述栅堆叠27两侧的硅基底20中的源区28和漏区29，其中，所述栅堆叠27包括栅介质层27a和27b。所述栅堆叠27的延伸方向与第二沟槽平行，与第一沟槽垂直。所述MOS晶体管可以是PMOS晶体管和/或NMOS晶体管。
在之后，参考图11a至图11c，其中，图11a为俯视图，图11b为图11a沿a-a’方向的剖面图，图11c为图11a沿b-b’方向的剖面图。在所述硅基底10中形成第二沟槽，所述第二沟槽的延伸方向垂直于所述第一沟槽，所述第二沟槽中填充有低应力介质层26，所述第二沟槽和第一沟槽共同形成包围所述MOS晶体管的沟槽隔离结构。
所述低应力介质层26为低应力的氮化硅层、氧化硅层或是氮化硅层和氧化硅层的叠层结构。所述第二沟槽和低应力介质层26的形成方法请参考第一实施例，这里就不再赘述。
图12示出了根据本发明方法形成的应力隔离沟槽半导体器件的俯视图。在硅基底30中分别形成了延伸方向相垂直的第一沟槽和第二沟槽，其中，第一沟槽中填充有张应力介质层35，第二沟槽中填充有低应力介质层36，在所述第一沟槽和第二沟槽包围的硅基底30上分别有栅堆叠37和栅堆叠38，所述栅堆叠37和栅堆叠38的延伸方向与所述第一沟槽的延伸方向垂直，与所述第二沟槽的延伸方向平行。在所述栅堆叠37两侧的硅基底30中分别形成有P型掺杂的源区和漏区(图中未示出)，与所述栅堆叠37共同构成了PMOS晶体管；在所述栅堆叠38两侧的硅基底30中分别形成有N型掺杂的源区和漏区(图中未示出)，与所述栅堆叠38共同构成了NMOS晶体管。优选的，所述硅基底30的晶面指数为{100}，所述第一沟槽的延伸方向沿晶向<110>。
图12仅是示意，仅包括1个PMOS晶体管和1个NMOS晶体管，在具体实施例中，可以分别在第一沟槽和第二沟槽包围的硅基底30中形成多个PMOS晶体管和NMOS晶体管，并通过后续形成的互连结构形成CMOS电路。由于所述第一沟槽中填充有张应力介质层35，能够同时在PMOS晶体管和NMOS晶体管的沟道宽度方向产生张应力，同时改善两种晶体管的性能，也即能够改善整个CMOS电路的性能。
尤其需要说明的是，对于45nm及其以下的工艺节点中，为了简化光刻工艺，在半导体制造过程中，各MOS晶体管的栅堆叠的延伸方向都是一致的，因而采用本实例的技术方案，可以在硅基底上形成所述第一沟槽和第二沟槽，且第一沟槽和第二沟槽相互交叉形成矩形网格状，之后在第一沟槽和第二沟槽包围形成的各个矩形区间中的硅基底上分别形成栅堆叠，各栅堆叠的延伸方向相同，从而能够以较简单的工艺步骤完成CMOS工艺电路的形成过程。因此本发明的技术方案可以广泛应用于45nm工艺节点及其以下的半导体制造工艺中，在各个MOS晶体管的沟道宽度方向都提供张应力，改善器件性能。由此可见，本发明的结构和方法既充分利用应力STI，又可以同时改善PMOS和NMOS晶体管的性能，操作简单，工业可应用性强。
进一步的，在形成MOS晶体管之后，还可以与双应力衬垫技术相结合，在NMOS晶体管上形成张应力衬垫层，在PMOS晶体管上形成压应力衬垫层，从而进一步提高器件的响应速度。
综上，本技术方案在沿沟道长度方向的第一沟槽中填充张应力介质层，在沿沟道宽度方向的第二沟槽中填充低应力介质层，从而在沟道宽度方向选择性的产生张应力，利于改善MOS晶体管的性能，且同时适用于NMOS和PMOS晶体管。
特别地，根据本发明的应力隔离沟槽半导体器件的形成方法，可以分别独立地形成沟道宽度方向的沟槽和沟道长度方向的沟槽，这有利于在这两个方向分别采用不同的材料对沟槽进行填充，操作工艺灵活方便。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (7)

1.一种应力隔离沟槽半导体器件的形成方法，其特征在于，包括：
提供硅基底；
在所述硅基底上形成至少两条相平行的第一沟槽，在所述第一沟槽中形成第一介质层，所述第一介质层为张应力介质层；所述张应力介质层的张应力为至少1GPa；
在所述硅基底上形成至少两条相平行的第二沟槽，所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直，在所述第二沟槽中形成第二介质层；所述第二介质层为低应力介质层；
在形成所述第一沟槽之后，在相邻的第一沟槽之间的硅基底中形成栅堆叠，所述栅堆叠下方的沟道长度的方向平行于所述第一沟槽的延伸方向，其中，所述硅基底的晶面指数为{100}，所述第一沟槽的延伸方向沿晶向<110>。
2.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述低应力介质层的应力不超过180Mpa。
3.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述张应力介质层为张应力的氮化硅层、氧化硅层或二者的叠层结构。
4.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述低应力介质层为低应力的氮化硅层、氧化硅层或二者的叠层结构。
5.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，在形成所述第一沟槽和第二沟槽之后形成所述栅堆叠。
6.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，在形成所述第一沟槽之后、形成所述第二沟槽之前形成所述栅堆叠。
7.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述半导体器件为NMOS晶体管和/或PMOS晶体管。
CN201010527260.6A 2010-10-29 2010-10-29 应力隔离沟槽半导体器件的形成方法 Active CN102456577B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010527260.6A CN102456577B (zh) 2010-10-29 2010-10-29 应力隔离沟槽半导体器件的形成方法
PCT/CN2011/070684 WO2012055181A1 (zh) 2010-10-29 2011-01-27 应力隔离沟槽半导体器件的形成方法
US13/201,371 US8232178B2 (en) 2010-10-29 2011-01-27 Method for forming a semiconductor device with stressed trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010527260.6A CN102456577B (zh) 2010-10-29 2010-10-29 应力隔离沟槽半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN102456577A CN102456577A (zh) 2012-05-16
CN102456577B true CN102456577B (zh) 2014-10-01

Family

ID=45993100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010527260.6A Active CN102456577B (zh) 2010-10-29 2010-10-29 应力隔离沟槽半导体器件的形成方法

Country Status (3)

Country Link
US (1) US8232178B2 (zh)
CN (1) CN102456577B (zh)
WO (1) WO2012055181A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456576B (zh) * 2010-10-29 2015-07-22 中国科学院微电子研究所 应力隔离沟槽半导体器件及其形成方法
US8772127B2 (en) * 2010-12-29 2014-07-08 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and method for manufacturing the same
CN103545241A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 浅沟槽隔离制造方法
FR3012667A1 (zh) 2013-10-31 2015-05-01 St Microelectronics Crolles 2
FR3012665A1 (zh) 2013-10-31 2015-05-01 St Microelectronics Crolles 2
FR3012666A1 (zh) 2013-10-31 2015-05-01 St Microelectronics Crolles 2
US9728637B2 (en) 2013-11-14 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming semiconductor device with gate
US9293358B2 (en) * 2014-01-23 2016-03-22 Silicon Storage Technology, Inc. Double patterning method of forming semiconductor active areas and isolation regions
US20180138081A1 (en) * 2016-11-15 2018-05-17 Vanguard International Semiconductor Corporation Semiconductor structures and method for fabricating the same
US20230307533A1 (en) * 2022-03-23 2023-09-28 Northrop Grumman Systems Corporation Fringe-gated castellated fet

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268399B2 (en) * 2004-08-31 2007-09-11 Texas Instruments Incorporated Enhanced PMOS via transverse stress
US7320926B2 (en) * 2002-10-01 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling for stress control

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436030B2 (en) 2006-08-10 2008-10-14 International Business Machines Corporation Strained MOSFETs on separated silicon layers
US7442601B2 (en) * 2006-09-18 2008-10-28 Advanced Micro Devices, Inc. Stress enhanced CMOS circuits and methods for their fabrication
US20090230438A1 (en) * 2008-03-13 2009-09-17 International Business Machines Corporation Selective nitridation of trench isolation sidewall
CN102456576B (zh) * 2010-10-29 2015-07-22 中国科学院微电子研究所 应力隔离沟槽半导体器件及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7320926B2 (en) * 2002-10-01 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling for stress control
US7268399B2 (en) * 2004-08-31 2007-09-11 Texas Instruments Incorporated Enhanced PMOS via transverse stress

Also Published As

Publication number Publication date
CN102456577A (zh) 2012-05-16
WO2012055181A1 (zh) 2012-05-03
US8232178B2 (en) 2012-07-31
US20120108032A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
CN102456577B (zh) 应力隔离沟槽半导体器件的形成方法
CN202651086U (zh) 应力隔离沟槽半导体器件
US9972717B2 (en) Semiconductor device and method of fabricating the same
US9831240B2 (en) Elevated source drain semiconductor device with L-shaped spacers and fabricating method thereof
US8786020B2 (en) Method of fabricating a semiconductor device including a gate having a plurality of fingers extended over a plurality of isolation regions
KR101474100B1 (ko) 수직형 파워 ｍｏｓ 트랜지스터를 갖는 집적 회로
CN102386234B (zh) 半导体元件与其形成方法
KR20180035410A (ko) 반도체 장치 및 그 제조 방법
TWI762921B (zh) 半導體器件及其製造方法及包括該半導體器件的電子設備
US20160322348A1 (en) Method to make gate-to-body contact to release plasma induced charging
CN103187439A (zh) 半导体结构及其形成方法、cmos及其形成方法
JP2006507684A (ja) ２トランジスタｎｏｒデバイス
US9040394B2 (en) Method for fabricating a semiconductor device
CN102339852B (zh) 半导体器件及其制造方法
CN103681846A (zh) 半导体装置及其制造方法
CN103066122A (zh) Mosfet及其制造方法
KR20150086739A (ko) 반도체 장치 및 이의 제조 방법
US8138559B2 (en) Recessed drift region for HVMOS breakdown improvement
CN102569391B (zh) Mos晶体管及其制作方法
US8936981B2 (en) Method for fabricating semiconductor device with mini SONOS cell
TWI836439B (zh) 半導體裝置及形成半導體裝置的方法
CN102339860B (zh) 半导体器件及其制造方法
EP4036989A1 (en) Semiconductor device and method of forming the same
JP2024531928A (ja) 底部誘電体絶縁層を形成する方法
CN105529263A (zh) Ldmos晶体管的形成方法及ldmos晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant