JP2017505542A - 半導体活性区域及び隔離領域を形成するダブルパターン形成方法 - Google Patents
半導体活性区域及び隔離領域を形成するダブルパターン形成方法 Download PDFInfo
- Publication number
- JP2017505542A JP2017505542A JP2016548019A JP2016548019A JP2017505542A JP 2017505542 A JP2017505542 A JP 2017505542A JP 2016548019 A JP2016548019 A JP 2016548019A JP 2016548019 A JP2016548019 A JP 2016548019A JP 2017505542 A JP2017505542 A JP 2017505542A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- substrate
- trench
- isolation region
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000002955 isolation Methods 0.000 title abstract description 54
- 239000000463 material Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 13
- 230000000873 masking effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
ダブルパターン形成プロセスを使用して、半導体基板内に活性区域及び隔離領域を形成する方法。本方法は、基板表面上に第１の材料を形成することと、第１の材料上に第２の材料を形成することと、第２の材料中に複数の第１のトレンチであって、互いに平行である、複数の第１のトレンチを形成することと、第２の材料中に第２のトレンチであって、基板の中心領域で複数の第１のトレンチと垂直であり、それらを横断する、第２のトレンチを形成することと、第１及び第２のトレンチに第３の材料を充填することと、第２の材料を除去して、互いに平行であり、基板の中心領域を通して延出しない第３のトレンチを第３の材料内に形成することと、第３のトレンチを、第１の材料を通して基板内に延出させることと、を含む。
Description
本発明は、半導体装置に関し、より具体的には、活性区域及び隔離領域を中に形成するための半導体ウエハのフロントエンド処理に関する。
半導体基板上への活性区域及び隔離領域の形成は、周知である。活性区域とは、半導体装置が上及び／又は中に形成される半導体基板の領域である。隔離領域とは、活性区域間の半導体基板の絶縁領域である。
基板上に隔離領域を形成するための２つの周知の技法は、ＬＯＣＯＳ及びＳＴＩである。両方の技法は、フォトレジストが基板の上に形成され、フォトマスクを使用して光に選択的に露光され、それにより、フォトレジストの選択部分のみが除去される（例えば、ポジ型フォトリソグラフィの場合、マスクを通る光に露光された部分）、単一のマスキング工程を含むフォトリソグラフィプロセスを伴う。絶縁材料が、フォトレジストが除去されたそれらの選択部分の基板の上及び／又は中に形成される。例えば、あらゆる目的において参照することにより本明細書に組み込まれる米国特許第７，３１５，０５６号を参照されたい。
図１は、絶縁材料の隔離領域１２が中に形成される半導体基板１０の平面図を例示する。隔離領域１２の間の区域は、活性区域１４である。例えば、フラッシュメモリセル等の記憶装置のアレイの形成に、図１の構成が使用され得る。
図２は、図１の活性区域及び隔離領域を形成するために好適なフォトマスク１６を例示する。マスクは、不透明領域１６ａ（光を遮断する）及び透明又は開口領域１６ｂ（そこを通して光が通過する）を含む。基板を通過し、その上に集束される光の形状及び寸法により、基板１０上の活性区域及び隔離領域の形状及び寸法が決定される。
回折及び／又は処理効果により、基板上に形成される活性区域及び隔離領域の形状は、マスクの不透明領域及び透明領域の形状と正確には一致しない。したがって、光近接効果補正（ＯＰＣ）を実行し、それにより、マスクの形状を変更して、そのような誤差を補正することが知られている。ＯＰＣは、さもなければ、製造される装置（複数可）の電気特性に悪影響を及ぼし得た、線幅並びに丸い角の歪みを補正するために使用される。ＯＰＣは、フォトマスク上に書かれたパターンに対してエッヂを移動させる、又は余分に多角形を追加することを含む。図３は、ＯＰＣ補正マスク１８の一例であり、不透明領域１８ａ及び透明領域１８ｂの寸法及び形状は、図１のパターンをより正確に製造するために変更される。
しかしながら、ＯＰＣを用いても、依然として、フォトパターン形成条件に起因する、有効な角の丸み付け及びパターンの臨界寸法における容認し得ないバラツキ（すなわち、フォトリソグラフィ設備、露光エネルギー、現像時間等のバラツキ）が存在し得る。図４は、隔離領域１２の端部２０が領域間及びウエハ間で異なる、ＯＰＣの実行を伴うにもかかわらず、隔離領域１２の製造におけるバラツキのタイプを例示する。ＯＰＣ及びＣＤ最適化は、装置の大きさが縮小するにつれて、より難しくなる。隔離領域１２間の分離距離は、結果として生じる装置の重要な臨界寸法であるため、活性区域及び隔離領域の形成のより良好な制御が必要である。
基板表面上に第１の材料を形成することと、第１の材料上に第２の材料を形成することと、第２の材料中に複数の第１のトレンチであって、互いに平行である、複数の第１のトレンチを形成することと、第２の材料中に第２のトレンチであって、基板の中心領域で複数の第１のトレンチと垂直であり、それらを横断する、第２のトレンチを形成することと、第１及び第２のトレンチに第３の材料を充填することと、第２の材料を除去して、互いに平行であり、基板の中心領域を通して延出しない第３のトレンチを第３の材料内に形成することと、第３のトレンチを、第１の材料を通して基板内に延出させることとによって、半導体基板内に活性区域及び隔離領域を形成する方法。
本発明の他の目的及び特徴は、本明細書、特許請求の範囲、及び添付の図面の査読により明らかになるだろう。
半導体ウエハに活性区域及び隔離領域を形成する方法が、本明細書に開示される。本方法は、半導体ウエハ上に形成される区域及び領域のパターン及び臨界寸法をより良好に定義し、またそれらに対するより良好な制御を提供する。図５Ａ〜５Ｉ、６Ａ〜６Ｉ、及び７Ａ〜７Ｉは、半導体ウエハ基板上の活性区域及び隔離領域の製造方法を例示し、図５Ａ〜５Ｉは、上面図を例示し、図６Ａ〜６Ｉは、図５Ａ〜５Ｉの線Ａ−Ａ’に沿う断面図を例示し、図７Ａ〜７Ｉは、図５Ａ〜５Ｉの線Ｂ−Ｂ’に沿う断面図を例示する。
本明細書で使用する場合、「の上に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間材料、要素、又は空間がそれらの間に何ら配置されない）と、「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配置される）とを包括的に含むことに留意されたい。同様に、「隣接する」という用語は、「直接隣接する」（中間材料、要素、又は空間がそれらの間に何ら配置されない）ことと、「間接的に隣接する」（中間材料、要素、又は空間がそれらの間に配置される）こととを含む。例えば、要素を「基板の上に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成することと、その要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することとを含み得る。
本方法は、図５Ａ、６Ａ、及び７Ａに示されるように半導体基板２２を提供することによって開始し、それは、好ましくはＰ型のものであり、当該技術分野において既知である。二酸化ケイ素（酸化物）等の絶縁材料の第１の層２４を基板２２上に形成する。層２４は、例えば、酸化又は蒸着（例えば、化学気相蒸着ＣＶＤ）によって形成することができる。ポリシリコン（ポリ）等のダミー材料の層２６を、絶縁層２４上に形成する。ポリ層２６の形成は、低圧ＣＶＤ又はＬＰＣＶＤ等の周知のプロセスによって行うことができる。好適な第１のフォトレジスト材料２７をポリ層２６上に形成し、マスキング工程を実施して、ある特定の領域（例えば、示されるように列方向に平行なストリップ）からフォトレジスト材料２７を選択的に除去する。次いで、標準的エッチング技法（すなわち、異方性エッチングプロセス）を使用して、フォトレジスト材料２７が除去された、ポリ層２６の露出した部分をエッチングで除去し、ポリ層２６に平行なトレンチ２８を残す。結果として得られる構造が、図５Ａ、６Ａ、及び７Ａに示される。図６Ａ及び７Ａに示されるように、この段階の構造は、断面Ａ−Ａ’及びＢ−Ｂ’の両方にわたって均一であり、平行な縦のトレンチ２８がポリ層２６に形成される。
第１のフォトレジスト２７を除去した後、第２の好適なフォトレジスト材料３０を構造上に形成する。第２のマスキング工程を使用して、トレンチ２８と垂直に（すなわち、断面線Ａ−Ａ’に沿って）延出する中心領域ＣＲ内のフォトレジスト３０の水平のストリップを除去し、図５Ｂ、６Ｂ、及び７Ｂに示されるようにフォトレジスト３０内にトレンチ３２をもたらす。水平のトレンチ３２は、垂直なトレンチ２８を横断し、それと垂直である。次いで、ポリエッチングを実施して、図５Ｃ、６Ｃ、及び７Ｃに示されるように、トレンチ３２内の露出したダミーポリ２６の部分を除去する（すなわち、中心領域ＣＲ内で水平方向にトレンチ３２をポリ層２６の中に延出させる）。次に、フォトレジスト３０を除去する。図５Ｄ、６Ｄ、及び７Ｄに示されるように、窒化ケイ素（窒化物）等のマスキング材料３４を構造の上に形成して、トレンチ２８及び３０を充填する。次いで、図５Ｅ、６Ｅ、及び７Ｅに例示されるように、エッチバックプロセスを実施して、ダミーポリ２６の列の頂部までマスキング材料３４を除去する（すなわち、ポリ２６をエッチングストップとして使用する）。
次いで、ポリエッチングプロセスを使用してダミーポリ２６を除去して、絶縁層２４を露出させるように、マスキング材料中まで延出するトレンチ３６を残す。これは、図５Ｆ、６Ｆ、及び７Ｆに例示されるように、マスキング材料３４で被覆された中心領域ＣＲを除いて、トレンチ３６によって分離されたマスキング材料３４の列をもたらす。次いで、シリコンエッチングが続く酸化物エッチングを実施して、図５Ｇ、６Ｇ、及び７Ｇに例示されるように、層２４を通してトレンチ３６を基板２２の中まで延出させる。
この時点で、トレンチ３６を二酸化ケイ素等の絶縁材料３８で充填することができ（例えば、マスキング材料３４をエッチングストップとして使用して、二酸化ケイ素蒸着及びＣＭＰ（化学機械研磨）を用いる）、図５Ｈ、６Ｈ、及び７Ｈに示される構造をもたらす（酸化物３８の隔離領域が活性区域間に配置される）。あるいは、又は更に、図５Ｇ、６Ｇ、及び７Ｇの構造上で窒化物及び酸化物エッチングを実施して、図５Ｉ、６Ｉ、及び７Ｉに例示されるように、中心領域ＣＲにおけるベアシリコンと、中心領域ＣＲの両側上で基板２２の部分中に形成されるトレンチ３６と、をもたらす。その後、当該技術分野で既知のようにトレンチ３６内に絶縁部を形成することができ、隔離領域を形成する。
２つのフォトリソグラフィプロセスを伴う上述の技法は、任意の特別なＯＰＣの使用を必ずしも必要とすることなく、活性区域を分離する隔離領域をより正確に形成する。活性区域のＸ方向の臨界寸法は、独立して制御することができる。更に、Ｘ及びＹ方向両方の臨界寸法は、均一に制御することができる。
本発明は、本明細書に例示された上述の実施形態（複数可）に限定されるものではなく、添付の特許請求の範囲内にあるあらゆる全ての変形形態を包含することを理解されたい。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、特許請求の範囲を限定するものと見なされるべきではない。例えば、層２４、２６、及び３４は、それぞれ、酸化物、ポリ、及び窒化物材料で上の実施形態に関連して記載されるが、十分に特徴的なエッチング特性を呈する任意の適切な材料を使用することができる。図に例示される隔離領域及び活性区域のパターンは、単一のウエハ上で異なってもよく、及び／又は繰り返し反復されてもよい。例えば、単一の中心領域ＣＲが図に示されるが、単一のウエハ上に複数のそのような中心領域ＣＲが存在してもよい。更に、特許請求の範囲及び明細書から明らかなように、全ての方法の工程は、例示される又は特許請求される正確な順序で実施される必要はなく、むしろ任意の順序であっても、基板上の隔離領域の適切な形成が可能である。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
Claims (10)
- 半導体基板を処理する方法であって、
基板表面上に第１の材料を形成することと、
前記第１の材料上に第２の材料を形成することと、
前記第２の材料中に複数の第１のトレンチであって、互いに平行である、複数の第１のトレンチを形成することと、
前記第２の材料中に第２のトレンチであって、前記基板の中心領域で前記複数の第１のトレンチと垂直であり、それらを横断する、第２のトレンチを形成することと、
前記第１及び第２のトレンチに第３の材料を充填することと、
前記第２の材料を除去して、互いに平行であり、前記基板の前記中心領域を通って延出しない第３のトレンチを前記第３の材料中に形成することと、
前記第３のトレンチを、前記第１の材料を通して前記基板内に延出させることと、を含む、方法。 - 前記第１の材料が二酸化ケイ素であり、前記第２の材料がポリシリコンである、請求項１に記載の方法。
- 前記第３の材料が二酸化ケイ素である、請求項２に記載の方法。
- 前記複数の第１のトレンチの前記形成が、
前記第２の材料上にフォトレジスト材料を形成することと、
前記フォトレジスト材料を選択的に除去して、前記第２の材料の列を露出させることと、
前記第２の材料の前記露出した列をエッチングで除去することと、を含む、請求項１に記載の方法。 - 前記第２のトレンチの前記形成が、
前記第２の材料上に第２のフォトレジスト材料を形成することと、
前記第２のフォトレジスト材料のストリップを選択的に除去して、前記第２の材料の行を露出させることと、
前記第２の材料の前記露出した行をエッチングで除去することと、を含む、請求項４に記載の方法。 - 前記第２の材料の前記除去が、前記第１の材料の部分を露出させる、請求項１に記載の方法。
- 前記第３のトレンチの前記延出が、
前記基板の部分が露出したままであるように、前記第１の材料の前記露出した部分をエッチングで除去することと、
前記基板の前記露出した部分にエッチングを実施することと、を含む、請求項６に記載の方法。 - 前記延出させた第３のトレンチに絶縁材料を充填することを更に含む、請求項１に記載の方法。
- 前記第３のトレンチの前記延出後に、
前記第３の材料を除去することと、
前記第１の材料を除去することと、を更に含む、請求項１に記載の方法。 - 前記第３及び第１の材料の前記除去の後に、
前記基板内の前記第３のトレンチに絶縁材料を充填することを更に含む、請求項９に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/162,309 US9293358B2 (en) | 2014-01-23 | 2014-01-23 | Double patterning method of forming semiconductor active areas and isolation regions |
| US14/162,309 | 2014-01-23 | ||
| PCT/US2014/070674 WO2015112282A1 (en) | 2014-01-23 | 2014-12-16 | Double patterning method of forming semiconductor active areas and isolation regions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017505542A true JP2017505542A (ja) | 2017-02-16 |
| JP6130079B2 JP6130079B2 (ja) | 2017-05-17 |
Family
ID=52278841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016548019A Active JP6130079B2 (ja) | 2014-01-23 | 2014-12-16 | 半導体活性区域及び隔離領域を形成するダブルパターン形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9293358B2 (ja) |
| EP (1) | EP3097581B1 (ja) |
| JP (1) | JP6130079B2 (ja) |
| KR (1) | KR101708606B1 (ja) |
| CN (1) | CN106415816B (ja) |
| TW (1) | TWI534947B (ja) |
| WO (1) | WO2015112282A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9818722B1 (en) | 2016-08-05 | 2017-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method for manufacturing thereof |
| US10803227B2 (en) * | 2017-08-29 | 2020-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit layouts with line-end extensions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234422A (ja) * | 2001-12-27 | 2003-08-22 | Silicon Storage Technology Inc | 水平に向けたエッジをもつフローティングゲートメモリセルの半導体メモリアレーを形成するセルフ・アライン型方法及びそれにより形成されたメモリアレー |
| JP2004064083A (ja) * | 2002-07-26 | 2004-02-26 | Samsung Electronics Co Ltd | 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法 |
| US20110248382A1 (en) * | 2008-12-30 | 2011-10-13 | Fabio Pellizzer | Double patterning method for creating a regular array of pillars with dual shallow trench isolation |
| JP2012134395A (ja) * | 2010-12-22 | 2012-07-12 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315056B2 (en) | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
| US7429536B2 (en) * | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7879727B2 (en) | 2009-01-15 | 2011-02-01 | Infineon Technologies Ag | Method of fabricating a semiconductor device including a pattern of line segments |
| KR101658492B1 (ko) * | 2010-08-13 | 2016-09-21 | 삼성전자주식회사 | 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| CN102456577B (zh) | 2010-10-29 | 2014-10-01 | 中国科学院微电子研究所 | 应力隔离沟槽半导体器件的形成方法 |
-
2014
- 2014-01-23 US US14/162,309 patent/US9293358B2/en active Active
- 2014-12-16 KR KR1020167022827A patent/KR101708606B1/ko active IP Right Grant
- 2014-12-16 JP JP2016548019A patent/JP6130079B2/ja active Active
- 2014-12-16 EP EP14822025.4A patent/EP3097581B1/en active Active
- 2014-12-16 WO PCT/US2014/070674 patent/WO2015112282A1/en active Application Filing
- 2014-12-16 CN CN201480073861.0A patent/CN106415816B/zh active Active
- 2014-12-24 TW TW103145236A patent/TWI534947B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234422A (ja) * | 2001-12-27 | 2003-08-22 | Silicon Storage Technology Inc | 水平に向けたエッジをもつフローティングゲートメモリセルの半導体メモリアレーを形成するセルフ・アライン型方法及びそれにより形成されたメモリアレー |
| JP2004064083A (ja) * | 2002-07-26 | 2004-02-26 | Samsung Electronics Co Ltd | 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法 |
| US20110248382A1 (en) * | 2008-12-30 | 2011-10-13 | Fabio Pellizzer | Double patterning method for creating a regular array of pillars with dual shallow trench isolation |
| JP2012134395A (ja) * | 2010-12-22 | 2012-07-12 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6130079B2 (ja) | 2017-05-17 |
| TW201532186A (zh) | 2015-08-16 |
| KR20160104081A (ko) | 2016-09-02 |
| EP3097581A1 (en) | 2016-11-30 |
| CN106415816A (zh) | 2017-02-15 |
| WO2015112282A1 (en) | 2015-07-30 |
| CN106415816B (zh) | 2018-06-15 |
| EP3097581B1 (en) | 2018-09-19 |
| US9293358B2 (en) | 2016-03-22 |
| US20150206788A1 (en) | 2015-07-23 |
| KR101708606B1 (ko) | 2017-02-20 |
| TWI534947B (zh) | 2016-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8048762B2 (en) | Manufacturing method of semiconductor device | |
| TWI633583B (zh) | 形成記憶體fin圖案的方法與系統 | |
| US10366890B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
| KR20100098135A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US8652968B2 (en) | Method of manufacturing a semiconductor device | |
| US20110312184A1 (en) | Method for forming pattern of semiconductor device | |
| US8216948B2 (en) | Exposure mask and method for forming semiconductor device using the same | |
| KR20130005185A (ko) | 미세 홀 배열 및 미세 전극 배열 형성 방법 | |
| JP6130079B2 (ja) | 半導体活性区域及び隔離領域を形成するダブルパターン形成方法 | |
| KR20110037067A (ko) | 반도체 소자 및 그 형성방법 | |
| KR20100030125A (ko) | 포토키 및 이를 이용한 반도체 소자의 제조방법 | |
| US8110507B2 (en) | Method for patterning an active region in a semiconductor device using a space patterning process | |
| US7816270B2 (en) | Method of forming minute patterns in semiconductor device using double patterning | |
| TWI491026B (zh) | 高深寬比電路圖形暨其製作方法 | |
| JP2009094379A (ja) | 半導体装置の製造方法 | |
| US8420453B2 (en) | Method of forming active region structure | |
| US7955987B2 (en) | Exposure mask and method of forming a contact hole of a semiconductor device employing the same | |
| KR20110001289A (ko) | 리소그래피용 마스크 | |
| JP2007318065A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20130067166A (ko) | 반도체 소자의 형성 방법 | |
| TW201737453A (zh) | 接觸墊結構 | |
| KR20160033263A (ko) | 반도체 소자의 미세 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160729 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160729 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6130079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |