JP2004064083A - 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法 - Google Patents

自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004064083A
JP2004064083A JP2003275001A JP2003275001A JP2004064083A JP 2004064083 A JP2004064083 A JP 2004064083A JP 2003275001 A JP2003275001 A JP 2003275001A JP 2003275001 A JP2003275001 A JP 2003275001A JP 2004064083 A JP2004064083 A JP 2004064083A
Authority
JP
Japan
Prior art keywords
pattern
gate
forming
insulating film
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003275001A
Other languages
English (en)
Inventor
Ji-Young Kim
金　志永
Je-Min Park
朴　済民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004064083A publication Critical patent/JP2004064083A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法を提供する。
【解決手段】この方法は、半導体基板上に形成された複数のトレンチマスクをエッチングマスクとして使用して半導体基板に活性領域を限定するトレンチを形成した後に、トレンチ及びトレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階を含む。次に、トレンチマスク及び埋め立て絶縁膜をパターニングして活性領域を横切り、露出させるスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する。スリット型開口部内にゲートパターンを形成した後に、トレンチマスクパターンを除去して活性領域を露出させる接合領域開口部を形成する。以後、接合領域開口部を満たすコンタクトプラグを形成する。
【選択図】図１８

Description

　本発明は半導体装置及びその製造方法に関するものであり、特に、自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法に関するものである。
　半導体装置の高集積化の趨勢に従って、半導体装置はさらに微細化されている。このような半導体装置は物質膜を蒸着した後に、パターニングする一連の段階を繰り返して実施することによって形成される。通常、前記パターニングは順次に実施されるフォトリソグラフィ段階及びエッチング段階を含む。前記エッチング段階は前記フォトリソグラフィ段階で形成されたフォトレジストパターンをエッチングマスクとして使用する。この時に、半導体装置の高集積化のためには、前記フォトレジストパターンを微細に形成すると同時に重畳精密度（ｏｖｅｒｌａｙ　ａｃｃｕｒａｃｙ）を高めることが要求される。特に、半導体装置のソース／ドレインを電気的に接続させるための接合領域コンタクトホール（ｊｕｎｃｔｉｏｎ　ｃｏｎｔａｃｔ　ｈｏｌｅ）は単位セルの大きさに影響を与える。これによって、半導体装置の高集積化のためには、前記接合領域コンタクトホールをパターニングする段階での重畳精密度を増加させることが特に要求される。
　前記接合領域コンタクトホールを形成するまでの一般的な過程は半導体基板に活性領域を限定する素子分離膜を形成した後に、前記活性領域上に前記素子分離膜を横切るゲートパターンを形成する段階を含む。以後、前記ゲートパターンを含む半導体基板の全面を覆う層間絶縁膜を形成する。前記層間絶縁膜をパターニングして前記ゲートパターンの横向きの活性領域を露出させる接合領域コンタクトホールを形成する。前記接合領域コンタクトホールの形成のためのパターニング工程は、先の説明のように、フォトレジストパターンを形成した後に、これをエッチングマスクとして使う段階を含む。この時に、前記フォトレジストパターンは前記活性領域及び前記ゲートパターンに対して高い重畳精密度で整列されなければならない。前記接合領域コンタクトホールが正位置から脱する場合に、前記接合領域コンタクトホールを形成する間、前記ゲートパターンまたは前記素子分離膜にエッチング損傷が発生する可能性がある。
　このようなエッチング損傷の問題は、前記接合領域コンタクトホールを前記ゲートパターンまたは前記素子分離膜から十分に離隔させる方法を使用して予防することができる。しかし、このような予防方法によると、単位セルは不要な面積をさらに含まなければならない。したがって、このような予防方法は、半導体装置の高集積化のために望ましくない。すなわち、物質膜パターンの微細化に相応する高集積化の効果を得るためには、前記フォトリソグラフィ工程での重畳精密度も前記物質膜パターンが微細化される程度に相応して増加することが望ましい。しかし、フォトリソグラフィ工程で発生する誤整列は最小化できても、完全に克服することができない。
　本発明の課題は自己整列した接合領域コンタクトホールを形成する段階を含む半導体装置の製造方法を提供することにある。
　本発明の課題は、自己整列した接合領域コンタクトホールを具備する半導体装置を提供することにある。
　上記の課題を解決するために、本発明は互いに異なる物質膜の間のエッチング選択性を利用することによって、自己整列した接合領域コンタクトホールを形成することができる半導体装置の製造方法を提供する。この方法は、半導体基板上に複数のトレンチマスクを形成した後に、これをエッチングマスクとして使用して前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階を含む。以後、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する。この時に、前記埋め立て絶縁膜は前記トレンチマスクの上部面を露出させる。次に、前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングして前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する。前記スリット型開口部内にゲートパターンを形成した後、前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する。以後、前記接合領域開口部を満たすコンタクトプラグを形成する。
　本発明は前記トレンチマスクと前記埋め立て絶縁膜との間のエッチング選択性を利用して、前記接合領域開口部を自己整列方式で形成することを特徴とする。このために、前記トレンチマスクは前記埋め立て絶縁膜に対してエッチング選択性を有する物質で形成し、望ましくは、シリコン窒化膜で形成する。また、前記トレンチを形成するためのエッチング工程は異方性エッチングの方法であることが望ましい。
　一方、前記埋め立て絶縁膜を形成する前に、前記トレンチの内壁を覆うトレンチ酸化膜を形成した後に、その結果物の全面にライナ膜を形成する段階をさらに実施することが望ましい。この時に、前記トレンチ酸化膜は熱酸化工程を通じて形成したシリコン酸化膜であり、前記ライナはシリコン窒化膜であることが望ましい。
　前記埋め立て絶縁膜を形成する段階は前記トレンチが形成された半導体基板の全面に、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす絶縁膜を形成した後に、前記トレンチマスクが露出するまで前記絶縁膜を平坦化エッチングすることが望ましい。この時に、前記絶縁膜は複数番の積層及びエッチング工程を通じて形成される多層膜であり得る。また、前記埋め立て絶縁膜は化学気相蒸着またはスピンコーティングの方法を通じて形成したシリコン酸化膜、及び化学気相蒸着またはエピタキシャル方法を通じて形成したシルリコン膜のうちから選択された少なくとも一つの物質であることが望ましい。
　前記スリット型開口部を形成する段階は、異方性エッチングの方法を使用する。この時に、前記スリット型開口部は前記トレンチの上部に形成された前記埋め立て絶縁膜パターンの上部面が前記露出した活性領域の上部面と同一の高さを有するように形成する。一方、前記スリット型開口部を形成する前に、前記半導体基板にウェル（ｗｅｌｌ）を形成するためのイオン注入工程をさらに実施することもできる。また、前記コンタクトプラグを形成する前に、前記接合領域開口部を通じて露出した前記活性領域にソース／ドレイン形成のためのイオン注入工程をさらに実施することもできる。
　望ましくは、前記ゲートパターンを形成する前に、前記スリット型開口部の内部の側壁にゲートスペーサをさらに形成する。この時に、前記ゲートスペーサは前記トレンチマスクパターンに対してエッチング選択性を有する物質で形成する。また、前記コンタクトプラグを形成する前に、前記接合領域開口部の内部の側壁に開口部スペーサをさらに形成することもできる。これに加えて、前記開口部スペーサを形成する前に、前記接合領域開口部の幅を増加させるための等方性エッチング工程をさらに実施することもできる。
　一方、前記コンタクトプラグを形成する段階は、エピタキシャル成長技術を使用して、シリコン原子を含む導電性物質層を形成することが望ましい。また、前記コンタクトプラグを形成する段階は前記記接合領域開口部を満たすコンタクトプラグ導電膜を形成した後に、前記埋め立て絶縁膜パターンの上部面が露出するまで前記コンタクトプラグ導電膜を平坦化エッチングする段階を含むことが望ましい。
　前記ゲートパターンを形成する段階は、前記スリット型開口部を通じて露出した前記活性領域上に順次に積層されたゲート絶縁膜、ゲート導電膜パターン及びキャッピング絶縁膜パターンを形成する段階を含む。この時に、前記ゲート導電膜パターンは前記ゲート絶縁膜が形成された前記スリット型開口部の下部領域を満たし、前記トレンチマスクパターン及び前記埋め立て絶縁膜パターンよりも低い上部面を有する。また、前記キャッピング絶縁膜パターンは前記ゲート導電膜パターンが形成された前記スリット型開口部の上部領域を満たす。この時に、前記キャッピング絶縁膜パターンは前記トレンチマスクパターンに対してエッチング選択性を有する物質で形成する。
　一方、前記キャッピング絶縁膜パターンを形成する前に、前記ゲート導電膜パターンが形成された前記スリット型開口部の内壁をコンフォマルに覆うゲート層間絶縁膜をさらに形成することもできる。これに加えて、前記ゲート層間絶縁膜を含む半導体基板の全面に前記スリット型開口部を満たすゲート上部導電膜を形成した後に、これを全面エッチングして前記トレンチマスクパターン及び前記埋め立て絶縁膜パターンよりも低い上部面を有するゲート上部導電パターンを形成する段階をさらに実施することもできる。このように形成されたゲートパターンは通常に不揮発性メモリのゲートで使用される。したがって、前記ゲート層間絶縁膜は酸化膜−窒化膜−酸化膜ＯＮＯであることが望ましい。
　前記ゲート導電膜パターンを形成する段階は、いわゆるエッチバック（ｅｔｃｈｂａｃｋ）工程を通じて形成することが望ましい。すなわち、前記スリット型開口部を満たすゲート導電膜を形成した後に、前記スリット型開口部よりも低い上部面を有するまで前記ゲート導電膜を全面エッチングすることによって、前記ゲート導電膜パターンを形成する。この時に、前記ゲートパターンは前記トレンチマスクパターンに対してエッチング選択性を有する物質で覆われることが望ましい。
　前記他の課題を解決するために、本発明は接合領域コンタクトホールが直方体形であることを特徴とする半導体装置を提供する。この装置は、活性領域を限定するトレンチが形成された半導体基板と、前記トレンチを満たし、前記活性領域を露出させる接合領域開口部を有する埋め立て絶縁膜パターンと、前記接合領域開口部を通じて前記活性領域に接続するコンタクトプラグと、を含む。この時に、前記埋め立て絶縁膜パターンは前記活性領域よりも高い上部面を有し、かつ前記トレンチを満たす。また、前記接合領域開口部は直方体形の空間（ｖａｃａｎｃｙ）であることを特徴とする。
　前記活性領域及び前記トレンチを横切るスリット型開口部内にはゲートパターンがさらに配置され得る。この時に、前記スリット型開口部は前記埋め立て絶縁膜パターン及び前記コンタクトプラグの側壁によって定義される。また、前記ゲートパターンの上部面は前記埋め立て絶縁膜パターンの最上部と高さが同一である。前記埋め立て絶縁膜パターンはシリコン酸化膜、ＳＯＧ膜及びシリコン膜のうちから選択された少なくとも一つであることが望ましい。また、前記コンタクトプラグは不純物を含むエピタキシャルシリコン層または多結晶シリコン層であり得る。これに加えて、前記接合領域開口部と前記コンタクトプラグとの間には開口部スペーサがさらに配置され得る。
　望ましくは、前記ゲートパターンは順次に積層されたゲート絶縁膜、ゲート導電膜パターン及びキャッピングパターンからなる。この時に、前記キャッピングパターンは前記埋め立て絶縁膜パターンと化学的組成が同一の物質であることが望ましい。また、前記ゲートパターンの側壁には前記ゲートパターンを前記コンタクトプラグ及び前記埋め立て絶縁膜パターンから離隔させるゲートスペーサがさらに配置され得る。
　これに加えて、前記ゲート導電膜パターン及び前記キャッピングパターンの間には順次に積層されたゲート層間絶縁膜及びゲート上部導電パターンがさらに配置され得る。このようなゲートパターンは通常に不揮発性メモリのゲートで使用される。このために、前記ゲート層間絶縁膜は酸化膜−窒化膜−酸化膜であることが望ましく、前記ゲート上部導電パターンの側壁を覆う側壁延長部を具備することができる。
　本発明によれば、互いに異なる物質の間のエッチング選択性を利用して接合領域開口部を形成する。このようにエッチング選択性を利用する場合に、前記接合領域開口部はゲートパターンに対して自己整列する。これによって、フォトリソグラフィ工程を使用して前記接合領域開口部を形成する時に発生する誤整列の問題を最小化することができる。その結果、さらに高集積化した半導体装置を製造することができる。
　また、本発明によれば、接合領域開口部はゲートパターンに自己整列し、直方体の形を有する。したがって、ラウンディング現象による開口部の幅の減少の問題は最小化する。その結果、さらに高集積した半導体装置を製造することができる。
　以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明はここで説明する実施の形態に限定されず、他の形態で具体化することもできる。むしろ、ここで紹介する実施の形態は開示された内容が徹底で、完全になれるように、そして当業者に本発明の思想が十分に伝達されるようにするために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されるものである。また層が他の層または基板上にあると言及される場合に、それは他の層または基板上に直接形成され得るもの、またはそれらの間に第３の層が介在され得るものである。
　図１乃至図２２、図２乃至図２３、図３乃至図２４は各々本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図、工程断面図及び斜視図である。この時に、図２乃至図２３は図１乃至図２２のＩ−Ｉ′に沿って見える断面を示す。
　図１、図２及び図３を参照すれば、半導体基板１０上にトレンチマスク膜を形成した後に、これをパターニングして所定の領域で前記半導体基板１０を露出させる複数のトレンチマスク２０を形成する。以後、前記トレンチマスク２０をエッチングマスクとして使用して前記露出した半導体基板１０をエッチングすることによって、活性領域１０ａを限定するトレンチ１５を形成する。この時に、前記トレンチ１５は前記半導体基板１０内に形成され、前記トレンチ１５の上部には前記トレンチマスク２０により囲まれたギャップ領域が形成される（図３参照）。
　前記トレンチマスク２０は順次に積層されたパッド酸化膜及びマスク犠牲膜からなることが望ましい。この時に、前記パッド酸化膜はシリコン酸化膜で形成し、前記マスク犠牲膜はシリコン窒化膜で形成することが望ましい。
　前記トレンチ１５の形成のためのエッチング工程は異方性エッチングの方法で実施することが望ましい。一方、前記トレンチマスク２０は後続工程で形成されるゲートパターンの鋳型（ｍｏｌｄ）として使用される。これによって、前記トレンチマスク２０の高さは前記後続ゲートパターンの高さを決める。したがって、前記トレンチマスク２０の厚さは後続工程で形成しようとするゲートパターンの高さを考慮して形成する。
　図４、図５及び図６を参照すれば、前記トレンチマスク２０により形成されるギャップ領域及び前記トレンチ１５を満たす埋め立て絶縁膜３０を形成する。前記埋め立て絶縁膜３０を形成する段階は、前記トレンチ１５を含む半導体基板上に前記ギャップ領域及び前記トレンチ１５を満たす絶縁膜を形成した後に、前記トレンチマスク２０の上部面が露出するまで前記絶縁膜を平坦化エッチングする段階を含む。前記埋め立て絶縁膜３０の形成のための平坦化エッチング工程は、化学機械的研磨ＣＭＰ技術を使用して実施することが望ましい。これによって、前記埋め立て絶縁膜３０は前記ギャップ領域及び前記トレンチ１５を満たし、前記トレンチマスク２０と同一の高さの上部面を有する。
　一方、前記トレンチ１５の形成のためのエッチング工程は、通常にプラズマを利用した異方性エッチングの方法を使用する。これによって、前記トレンチ１５の内壁にはプラズマによるエッチング損傷が発生する可能性がある。このようなエッチング損傷は半導体装置の特性を悪化させる原因になるので、これを治癒するための熱工程をさらに実施することが望ましい。前記熱工程は前記埋め立て絶縁膜３０を形成する前に、前記トレンチ１５の内壁に熱酸化膜（図５の６）を形成するトレンチ熱酸化工程であることが望ましい。
　これに加えて、前記埋め立て絶縁膜３０を形成する前に、前記トレンチ熱酸化膜６が形成された半導体基板の全面をコンフォマルに覆うライナ膜を形成することが望ましい。前記ライナ膜は前記平坦化エッチング工程で前記絶縁膜とともにエッチングされて前記埋め立て絶縁膜３０を囲むライナ（図５の７）を形成する。前記ライナ７は後続工程を進行する間使用される酸素または不純物などが前記トレンチ１５の内壁を通じて前記半導体基板１０に浸透することを防止するための物質膜である。したがって、前記ライナ７は拡散防止の特性が優れたシリコン窒化膜で形成することが望ましい。
　前記埋め立て絶縁膜３０は前記トレンチマスク２０に対してエッチング選択性を有する物質で形成する。望ましくは、前記埋め立て絶縁膜３０はシリコン酸化膜で形成し、シリコン膜をさらに使用することもできる。前記シリコン酸化膜は化学気相蒸着またはスピンコーティングの方法を使用して形成することができ、前記シリコン膜は化学気相蒸着またはエピタキシャル成長技術を使用して形成することができる。特に、半導体装置の高集積化によって、前記トレンチ１５及び前記ギャップ領域は一度の絶縁膜埋め立て工程を通じて埋め立てるには難しい縦横比（ａｓｐｅｃｔ　ｒａｔｉｏ）を有することもできる。この場合に、前記トレンチ１５及び前記ギャップ領域をボイドなしに埋め立てるためには、積層及びエッチング工程を何回か繰り返して実施する方法を使用することが望ましい。このような方法による場合に、前記埋め立て絶縁膜３０は多層構造を有する。この方法の望ましい実施の形態は、前記トレンチ１５の下部領域にＳＯＧ膜またはシリコンエピタキシャル層を先に形成することによって、前記ギャップ領域の縦横比を減少させた後に、通常の方法を使用したシリコン酸化膜で残りのギャップ領域を満たす方法を使用する。この時に、前記埋め立て絶縁膜３０は前記トレンチ１５及びその上部のギャップ領域に配置され、前記トレンチマスク２０は前記活性領域１０ａ上に配置される。また、前記シリコンエピタキシャル層を形成する段階は、前記トレンチ１５の下部でシリコンからなる前記半導体基板１０の表面を露出させる段階をさらに含むこともできる。
　図７、図８及び図９を参照すれば、前記トレンチマスク２０及び前記埋め立て絶縁膜３０をパターニングして、前記活性領域１０ａを横切るスリット型開口部４０を定義するトレンチマスクパターン２５及び埋め立て絶縁膜パターン３５を形成する。これによって、前記トレンチマスクパターン２５は直方体の形を有し、前記活性領域１０ａ上に配置される。
　前記スリット型開口部４０は前記活性領域１０ａの上部面が露出するまで、前記トレンチマスク２０及び前記埋め立て絶縁膜３０を異方性エッチングすることによって形成する。この時に、前記エッチング工程は前記トレンチマスク２０及び前記埋め立て絶縁膜３０が同一のエッチング速度でエッチングされるように、二膜に対してエッチング選択性を有しないエッチングレシピを使用することが望ましい。これによって、前記スリット型開口部４０の下部面は前記トレンチ１５の上部で前記活性領域１０ａの上部面とおおよそ同一の高さを有する。一方、エッチングレシピが前記二膜２０、３０に対して互いに異なるエッチング速度を有する場合に、前記スリット型開口部４０の下部面の全体が平坦化されるように、前記エッチング工程の様々な条件を調節することが望ましい。
　先の説明のように、前記スリット型開口部４０は前記活性領域１０ａ及び前記トレンチ１５の上部を全部横切るように形成される。これによって、前記埋め立て絶縁膜パターン３５は高い上部面と低い上部面３５ａとを共に有する、すなわち凹凸を有する表面を形成する。前記低い上部面３５ａは前記トレンチ１５の上部に形成された前記スリット型開口部４０の下部面に該当する。
　一方、前記スリット型開口部４０を形成する前に、前記半導体基板１０に不純物ウェル（図示しない）を形成するためのイオン注入工程をさらに実施することができる。前記不純物ウェル形成のためのイオン注入工程は格子欠陥及びこれを治癒するための方法などを考慮する時に、工程手順で多様な変形が可能である。
　図１０、図１１及び図１２を参照すれば、前記スリット型開口部４０の側壁にゲートスペーサ５０を形成する。
　前記ゲートスペーサ５０を形成する段階は、前記スリット型開口部４０が形成された半導体基板上にゲートスペーサ膜をコンフォマルに形成する段階を含む。以後、前記半導体基板１０に対してエッチング選択性を有するエッチングレシピを使用して、前記ゲートスペーサ膜を異方性エッチングする。
　この時に、前記ゲートスペーサ膜は前記トレンチマスクパターン２５に対してエッチング選択性を有する物質で形成し、望ましくは、シリコン酸化膜で形成する。また、前記埋め立て絶縁膜パターン３５がエッチング損傷されないように、前記異方性エッチング工程を実施することが望ましい。
　図１３、図１４及び図１５を参照すれば、前記ゲートスペーサ５０が形成された前記スリット型開口部４０を満たすゲートパターン６０を形成する。前記ゲートパターン６０は順次に積層されたゲート絶縁膜６２、ゲート導電膜パターン６３及びキャッピングパターン６５で構成されることが望ましい。
　前記ゲート絶縁膜６２は前記スリット型開口部４０を通じて露出した前記活性領域１０ａを熱酸化させることによって形成されたシリコン酸化膜であることが望ましい。前記ゲート導電膜パターン６３を形成する段階は、前記ゲート絶縁膜６２が形成された半導体基板の全面に前記スリット型開口部４０を満たすゲート導電膜を積層した後に、これを全面エッチングする段階を含む。この時に、前記全面エッチング工程は、前記ゲート導電膜パターン６３の上部面が前記ゲートスペーサ５０よりも所定の深さだけ低くなるように実施する。また、前記全面エッチング工程は、前記トレンチマスクパターン２５、前記埋め立て絶縁膜パターン３５及び前記ゲートスペーサ５０に対してエッチング選択性を有するエッチングレシピを使用して実施する。また、前記全面エッチング工程は、等方性エッチングまたは異方性エッチングの方法で実施することができる。これに加えて、前記全面エッチング工程を実施する前に、前記ゲート導電膜の上部面を平坦化させる工程をさらに実施することもできる。前記ゲート導電膜パターン６３は順次に積層された多結晶シリコン膜及びタングステン膜で形成することが望ましい。この時に、各層は先の説明のように、積層及び平坦化エッチング工程を順次に実施して形成することが望ましい。
　前記キャッピングパターン６５は前記トレンチマスクパターン２５に対してエッチング選択性を有する物質で形成する。これによって、前記キャッピングパターン６５は前記ゲートスペーサ５０のようにシリコン酸化膜で形成することが望ましい。前記キャッピングパターン６５は前記ゲート導電膜パターン６３を含む半導体基板の全面にキャッピング膜を形成した後に、前記トレンチマスクパターン２５が露出するまで前記キャッピング膜を平坦化エッチングして形成する。これによって、前記キャッピングパターン６５は、先の説明のように、前記ゲートスペーサ５０よりも所定の深さだけ低い、前記ゲート導電膜パターン６３の上部面上に形成される。前記平坦化エッチング工程は化学機械的研磨技術を使用して実施することもできる。
　一方、フラッシュメモリ装置に使用されるゲートパターンの場合に、前記ゲート導電膜パターン６３と前記キャッピングパターン６５との間にはゲート層間絶縁膜及びゲート上部導電パターンをさらに形成することもできる。この時に、前記ゲート層間絶縁膜は順次に積層されたシリコン酸化膜−シリコン窒化膜−シリコン酸化膜ＯＮＯで形成することが望ましい。また、前記ゲート上部導電パターンは順次に積層された多結晶シリコン及びシリサイドで形成することが望ましい。この場合に、前記ゲート導電膜パターン６３は多結晶シリコンからなることが望ましい。
　前記ゲート層間絶縁膜及び前記ゲート上部導電パターンを形成する段階は、前記ゲート導電膜パターン６３を含む半導体基板の全面に前記ゲート層間絶縁膜をコンフォマルに形成する段階を含む。以後、前記ゲート層間絶縁膜が形成された前記スリット型開口部４０を満たすゲート上部導電膜を形成する。以後、前記ゲート上部導電膜を全面エッチングして前記トレンチマスクパターン２５よりも低い上部面を有するゲート上部導電パターンを形成する。これによって、前記ゲート層間絶縁膜は前記ゲート上部導電パターン及び前記キャッピングパターン６５の側壁を覆う側壁延長部を有する。以後、先の説明の方法によって、前記キャッピングパターン６５を形成する。
　図１６、図１７及び図１８を参照すれば、前記トレンチマスクパターン２５を除去して、前記ゲートパターン６０の両側の活性領域１０ａを露出させる接合領域開口部７７を形成する。前記トレンチマスクパターン２５を除去する工程は前記埋め立て絶縁膜パターン３５、前記ゲートスペーサ５０及び前記半導体基板１０に対してエッチング選択性を有するエッチングレシピを使用して実施する。前記除去工程は燐酸を含むエッチング液を使用することが望ましいが、乾式エッチングの方法を使用することもできる。一方、前記ゲート導電膜パターン６３は前記トレンチマスクパターン２５エッチングのためのエッチングレシピに対してエッチング選択性を有する物質からなる前記キャッピングパターン６５及び前記ゲートスペーサ５０により囲まれる。これによって、前記エッチング工程で前記ゲート導電膜パターン６３はエッチング損傷から保護され得る。
　前記接合領域開口部７７を形成した後に、前記ゲートパターン６０及び前記ゲートスペーサ５０をマスクとして使用したイオン注入工程を実施して、前記露出した活性領域１０ａに低濃度不純物領域７２を形成する。
　先の説明のように、前記トレンチマスクパターン２５は直方体の形なので、これが除去された空間である前記接合領域開口部７７も直方体の形を有する。したがって、前記低濃度不純物領域７２は直四角形を有する（図１６参照）。また、前記トレンチマスクパターン２５が順次に積層されたシリコン酸化膜及びシリコン窒化膜で形成される場合に、前記シリコン酸化膜は前記接合領域開口部７７の形成のためのエッチング工程で除去されないこともある。この場合に、前記除去されないシリコン酸化膜は前記低濃度不純物領域７２の形成のためのイオン注入工程で緩衝膜膜を使用することができる。
　図１９、図２０、及び図２１を参照すれば、前記接合領域開口部７７の側壁に開口部ススペーサ７０を形成する。前記開口部スペーサ７０及び前記ゲートパターン６０をマスクとして使用した高濃度イオン注入工程を実施して、前記活性領域１０ａに高濃度不純物領域７４を形成する。前記高濃度不純物領域７４は前記低濃度不純物領域７２と共にＬＤＤ構造の接合領域を形成する。
　前記開口部スペーサ７０はシリコン窒化膜、シリコン酸化膜またはシリコン酸化窒化膜のうちの一つで形成することが望ましい。この時に、先の説明のように、前記トレンチマスクパターン２５のシリコン酸化膜が残存する場合に、このシリコン酸化膜は前記開口部スペーサ７０の形成のための異方性エッチング工程でエッチング停止膜の役割を果たす。前記開口部スペーサ７０を形成した後に、前記残存するシリコン酸化膜を除去して前記活性領域１０ａを露出させる。
　また、前記開口部スペーサ７０を形成する前に、前記接合領域開口部７７の幅を拡張するための湿式エッチング工程をさらに実施することもできる。このようなエッチング工程は前記トレンチマスクパターン２５を除去する過程を利用することが望ましく、前記接合領域開口部７７を形成した後に実施される通常の洗浄工程を利用することもできる。前記接合領域開口部７７の幅を拡張することによって、後続コンタクトプラグ形成工程を安定的に進行することができる。
　図２２、図２３及び図２４を参照すれば、前記開口部スペーサ７０が形成された前記接合領域開口部７７を満たすコンタクトプラグ８０を形成する。
　前記コンタクトプラグ８０はシリコン、タングステン、チタン、窒化チタン、アルミニウム及び銅などの導電性物質のうちから選択された少なくとも一つの物質で形成する。また、これを形成する方法では、化学気相蒸着ＣＶＤ技術または物理気相蒸着ＰＶＤ技術などを使用することができる。これをさらに詳細に説明すれば、前記開口部スペーサ７０が形成された半導体基板の全面に前記接合領域開口部７７を満たすコンタクトプラグ導電膜を前記方法を使用して形成する。以後、前記コンタクトプラグ導電膜を全面エッチングして前記埋め立て絶縁膜パターン３５を露出させる。この時に、前記全面エッチング工程は化学機械的研磨技術を使用して実施することが望ましい。
　一方、前記コンタクトプラグ８０をシリコンで形成する場合に、上記した方法に加えて、エピタキシャル成長技術を使用することもできる。この時に、前記コンタクトプラグ８０が形成される活性領域は前記接合領域開口部７７によって限定される。したがって、前記埋め立て絶縁膜パターン３５及び前記開口部スペーサ７０は互いに隣合う前記コンタクトプラグ８０を離隔させる。したがって、エピタキシャル成長技術で形成したシリコンが前記コンタクトプラグ８０で使用される場合に、互いに隣合うコンタクトプラグ８０の間に短絡（ｓｈｏｒｔ）は発生しない。
　このような本発明の方法によれば、前記接合領域開口部７７を互いに異なる物質の間のエッチング選択性を利用して形成する。このようにエッチング選択性を利用する場合に、前記接合領域開口部７７は前記ゲートパターン６０に対して自己整列する。これによって、フォトリソグラフィ工程を使用する従来の方法の問題点である誤整列の問題は最小化することができる。また、本発明の方法によれば、前記接合領域開口部７７は直方体の形を有し、フォトリソグラフィ工程で発生するラウンディング（ｒｏｕｎｄｉｎｇ）現象及びそれによる開口部の幅の減少の問題を最小化することができる。
　図２５は本発明の望ましい実施の形態による半導体装置を示す斜視図である。
　図２５を参照すれば、活性領域を限定するトレンチ１５が半導体基板１０の所定の領域に配置される。前記トレンチ１５の内壁は順次に積層されたトレンチ熱酸化膜６及びライナ７で覆われる。前記トレンチ熱酸化膜６及び前記ライナ７は各々シリコン酸化膜及びシリコン窒化膜であることが望ましい。
　前記ライナ７が形成された前記トレンチ１５は素子分離膜の役割を果たす埋め立て絶縁膜パターン３５で満たされる。これによって、前記埋め立て絶縁膜パターン３５はシリコン酸化膜であることが望ましい。しかし、前記トレンチ１５が単一のシリコン酸化膜で埋め立てにくい程度の縦横比を有する場合に、ＳＯＧ膜またはシリコンエピタキシャル層が前記トレンチ１５の下部領域に配置され得る。前記シリコンエピタキシャル層が配置される場合に、前記トレンチ熱酸化膜６及び前記ライナ７の下部面は除去されて前記トレンチ１５の下部面を露出させることが望ましい。
　前記埋め立て絶縁膜パターン３５の上部には前記活性領域及び前記トレンチを横切るゲートパターン６０が配置される。この時に、前記ゲートパターン６０の下部面は前記活性領域の上部面と同一の高さである。すなわち、前記ゲートパターン６０は前記活性領域の上部面に接する。これに加えて、前記ゲートパターン６０は平坦な下部面を有することが望ましい。前記ゲートパターン６０は順次に積層されたゲート絶縁膜６２、ゲート導電膜パターン６３及びキャッピングパターン６５で構成される。前記ゲート絶縁膜６２は前記活性領域上に形成されたシリコン酸化膜であることが望ましい。前記ゲート導電膜パターン６３は多結晶シリコン及び金属膜のうちから選択された少なくとも一つの物質からなる。この時に、前記金属膜にはタングステンＷ、コバルトＣｏまたは銅Ｃｕなどが含まれる。前記キャッピングパターン６５は前記埋め立て絶縁膜パターン３５と化学的組成が同一の物質からなることが望ましい。この時に、前記埋め立て絶縁膜パターン３５の最上部は前記ゲートパターン６０の上部と同一の高さであることが望ましい。これによって、前記埋め立て絶縁膜パターン３５は隣合うゲートパターン６０を絶縁させる層間絶縁膜の役割も果たす。
　前記埋め立て絶縁膜パターン３５は前記トレンチ１５の上部に形成されるので、前記活性領域を覆わない。したがって、前記ゲートパターン６０と前記埋め立て絶縁膜パターン３５との間には前記活性領域を露出させる接合領域開口部７７が形成される。すなわち、前記接合領域開口部７７は前記ゲートパターン６０に自己整列する。これによって、前記接合領域開口部７７は通常のフォトリソグラフィ／エッチング工程を通じて形成される開口部のように、シリンダ型ではなく、直方体形の空間である。前記接合領域開口部７７はこのように直方体の形であるので、フォトリソグラフィ段階を含むパターニング工程で発生するラウンディング現象の問題を最小化することができる。前記ラウンディング現象は、実際に形成される開口部の角がデザインされた開口部の形と異なり、丸くなる現象であり、結果的に、開口部の幅を減少させる効果をもたらす。
　前記接合領域開口部７７はコンタクトプラグ８０で満たされる。この時に、前記コンタクトプラグ８０と前記ゲートパターン６０との間の電気的絶縁のために、前記接合領域開口部７７の側壁には開口部スペーサ７０が配置される。前記コンタクトプラグ８０はシリコンＳｉ、タングステンＷ、チタンＴｉ、窒化チタンＴｉＮ及びアルミニウムＡｌのうちから選択された少なくとも一つの物質である。この時に、前記シリコンは不純物を含むエピタキシャルシリコン層または多結晶シリコン層であることが望ましい。また、前記開口部スペーサ７０はシリコン窒化膜、シリコン酸化膜及びシリコン膜のうちから選択された少なくとも一つの物質である。
　前記接合領域開口部７７の下の活性領域には低濃度不純物領域７２及び高濃度不純物領域７４を含むＬＤＤ構造からなる接合領域が配置される。また、前記ゲートパターン６０の側壁にはゲートスペーサ５０が配置される。前記ゲートスペーサ５０は前記埋め立て絶縁膜パターン３５と化学的組成が同一な物質、望ましくは、シリコン酸化膜である。これに加えて、前記ゲートスペーサ５０は異方性エッチングを通じて形成される一般的なスペーサの形を有することが望ましい。これによって、前記ゲートパターン６０に接する側壁は曲がった形であり得る。この場合に、前記ゲートパターン６０の下部領域の幅は上部領域の幅よりも広い。
　この時に、前記ゲートパターン６０はフラッシュメモリで使用されるゲートパターンであり得る。この場合に、前記ゲート導電膜パターン６３と前記キャッピングパターン６５との間には順次に積層されたゲート層間絶縁膜及びゲート上部導電パターンをさらに配置させることもできる。前記ゲート層間絶縁膜はシリコン酸化膜−シリコン窒化膜−シリコン酸化膜ＯＮＯからなることが望ましい。この時に、前記ゲート層間絶縁膜は前記ゲート上部導電パターン及び前記キャッピングパターン６５の側壁を覆う側壁延長部を有する。また、前記ゲート上部導電パターンは順次に積層された多結晶シリコン膜及びシリサイドであることが望ましい。
本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す工程断面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す斜視図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す工程断面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す斜視図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す工程断面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す斜視図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す工程断面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す斜視図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す工程断面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す斜視図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す工程断面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す斜視図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す工程断面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す平面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す工程断面図である。 本発明の望ましい実施の形態による半導体装置の製造方法を示す斜視図である。 本発明の望ましい実施の形態による半導体装置を示す斜視図である。
符号の説明
　１０　　　半導体基板
　３５　　　埋め立て絶縁膜パターン
　４０　　　スリット型開口部
　５０　　　ゲートスペーサ
　６０　　　ゲートパターン
　６５　　　キャッピングパターン
　７０　　　開口部スペーサ
　７７　　　接合領域開口部
　８０　　　コンタクトプラグ

Claims (42)

  1. 　半導体基板上に複数のトレンチマスクを形成する段階と、
    　前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
    　前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
    　前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
    　前記スリット型開口部内にゲートパターンを形成する段階と
    　前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階と、
    　前記接合領域開口部を満たすコンタクトプラグを形成する段階と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 　前記トレンチマスクは前記埋め立て絶縁膜に対してエッチング選択性を有する物質で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記トレンチマスクはシリコン窒化膜で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記トレンチを形成するためのエッチング工程は異方性エッチングの方法で実施することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 　前記埋め立て絶縁膜を形成する前に、
    　前記トレンチの内壁を覆うトレンチ酸化膜を形成する段階と、
    　前記トレンチ酸化膜を含む半導体基板の全面にライナ膜を形成する段階と、をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 　前記トレンチ酸化膜は熱酸化工程を通じて形成することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 　前記ライナはシリコン窒化膜で形成することを特徴とする請求項５に記載の半導体装置の製造方法。
  8. 　前記埋め立て絶縁膜を形成する段階は、
    　前記トレンチが形成された半導体基板の全面に、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす絶縁膜を形成する段階と、
    　前記トレンチマスクが露出するまで、前記絶縁膜を平坦化エッチングする段階と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 　前記絶縁膜は複数番の積層及びエッチング工程を通じて形成される多層膜であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 　前記埋め立て絶縁膜は化学気相蒸着またはスピンコーティングの方法を通じて形成したシリコン酸化膜、及び化学気相蒸着またはエピタキシャル方法を通じて形成したシリコン膜のうちから選択された少なくとも一つの物質であることを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 　前記スリット型開口部を形成する段階は、前記活性領域の上部面が露出するまで前記埋め立て絶縁膜及び前記トレンチマスクを異方性エッチングの方法でエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 　記スリット型開口部を形成する段階は、前記トレンチの上部に形成された前記埋め立て絶縁膜パターンの上部面が前記露出した活性領域の上部面と同一の高さを有するように実施することを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 　前記スリット型開口部を形成する前に、前記半導体基板にウェルを形成するためのイオン注入工程をさらに実施することを特徴とする請求項１に記載の半導体装置の製造方法。
  14. 　前記コンタクトプラグを形成する前に、前記接合領域開口部を通じて露出する前記活性領域にソース／ドレイン形成のためのイオン注入工程をさらに実施することを特徴とする請求項１に記載の半導体装置の製造方法。
  15. 　前記ゲートパターンを形成する前に、前記スリット型開口部の内部の側壁にゲートスペーサを形成する段階をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  16. 　前記ゲートスペーサは前記トレンチマスクパターンに対してエッチング選択性を有する物質で形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 　前記コンタクトプラグを形成する前に、前記接合領域開口部の内部の側壁に開口部スペーサを形成する段階をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  18. 　前記開口部スペーサを形成する前に、前記接合領域開口部の幅を増加させるための等方性エッチング工程をさらに実施することを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 　前記コンタクトプラグを形成する段階は、エピタキシャル成長技術を使用して、シリコン原子を含む導電性物質層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  20. 　記コンタクトプラグを形成する段階は、
    　前記接合領域開口部を満たすコンタクトプラグ導電膜を形成する段階と、
    　前記埋め立て絶縁膜パターンの上部面が露出するまで前記コンタクトプラグ導電膜を平坦化エッチングする段階と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  21. 　前記ゲートパターンを形成する段階は、
    　前記スリット型開口部を通じて露出した前記活性領域にゲート絶縁膜を形成する段階と、
    　前記ゲート絶縁膜が形成された前記スリット型開口部の下部領域を満たすゲート導電膜パターンを形成する段階と、
    　前記ゲート導電膜パターンが形成された前記スリット型開口部の上部領域を満たすキャッピング絶縁膜パターンを形成する段階と、を含み、
    　前記ゲート導電膜パターンは、前記トレンチマスクパターン及び前記埋め立て絶縁膜パターンよりも低い上部面を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  22. 　前記ゲート絶縁膜は熱酸化工程を通じて形成するシリコン酸化膜であることを特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 　前記ゲート導電膜パターンは多結晶シリコン膜及び金属膜のうちの少なくとも一つで形成することを特徴とする請求項２１に記載の半導体装置の製造方法。
  24. 　前記キャッピング絶縁膜パターンは前記トレンチマスクパターンに対してエッチング選択性を有する物質で形成することを特徴とする請求項２１に記載の半導体装置の製造方法。
  25. 　前記キャッピング絶縁膜パターンを形成する前に、
    　前記ゲート導電膜パターンが形成された前記スリット型開口部の内壁をコンフォマルに覆うゲート層間絶縁膜を形成する段階と、
    　前記ゲート層間絶縁膜を含む半導体基板の全面に、前記スリット型開口部を満たすゲート上部導電膜を形成する段階と、
    　前記ゲート上部導電膜を全面エッチングして、前記トレンチマスクパターン及び前記埋め立て絶縁膜パターンよりも低い上部面を有するゲート上部導電パターンを形成する段階と、
    をさらに含む半導体装置の製造方法。
  26. 　前記ゲート層間絶縁膜は酸化膜−窒化膜−酸化膜ＯＮＯであることを特徴とする請求項２５に記載の半導体装置の製造方法。
  27. 　前記ゲート上部導電膜は順次に積層された多結晶シリコン及びシリサイドで形成することを特徴とする請求項２５に記載の半導体装置の製造方法。
  28. 　前記ゲート導電膜パターンを形成する段階は、
    　前記ゲート絶縁膜を含む半導体基板の全面に、前記スリット型開口部を満たすゲート導電膜を形成する段階と、
    　前記ゲート導電膜の上部面が前記スリット型開口部よりも低くなるまで、前記ゲート導電膜を全面エッチングする段階と、を含むことを特徴とする請求項２１に記載の半導体装置の製造方法。
  29. 　前記ゲートパターンは前記トレンチマスクパターンに対してエッチング選択性を有する物質で覆われることを特徴とする請求項１に記載の半導体装置の製造方法。
  30. 　活性領域を限定するトレンチが形成された半導体基板と、
    　前記トレンチを満たし、前記半導体基板上に配置され、前記活性領域を露出させる接合領域開口部を具備する埋め立て絶縁膜パターンと、
    　前記接合領域開口部を通じて前記活性領域に接続するコンタクトプラグと、を含み、
    　前記接合領域開口部は直方体形の空間であることを特徴とする半導体装置。
  31. 　前記埋め立て絶縁膜パターンはシリコン酸化膜、ＳＯＧ膜及びシリコン膜のうちから選択された少なくとも一つであることを特徴とする請求項３０に記載の半導体装置。
  32. 　前記活性領域及び前記トレンチを横切るスリット型開口部内に配置されるゲートパターンをさらに含み、前記スリット型開口部は前記埋め立て絶縁膜パターン及び前記コンタクトプラグの側壁により定義されることを特徴とする請求項３０に記載の半導体装置。
  33. 　前記ゲートパターンの上部面は前記埋め立て絶縁膜パターンの最上部と高さが同一であることを特徴とする請求項３２に記載の半導体装置。
  34. 　前記ゲートパターンは順次に積層されたゲート絶縁膜、ゲート導電膜パターン及びキャッピングパターンであることを特徴とする請求項３２に記載の半導体装置。
  35. 　前記キャッピングパターンは前記埋め立て絶縁膜パターンと化学的組成が同一であることを特徴とする請求項３４に記載の半導体装置。
  36. 　前記ゲートパターンの側壁には前記ゲートパターンを前記コンタクトプラグ及び前記埋め立て絶縁膜パターンから離隔させるゲートスペーサがさらに配置されていることを特徴とする請求項３２に記載の半導体装置。
  37. 　前記ゲート導電膜パターンと前記キャッピングパターンとの間には順次に積層されたゲート層間絶縁膜及びゲート上部導電パターンがさらに配置されていることを特徴とする請求項３４に記載の半導体装置。
  38. 　前記ゲート層間絶縁膜は酸化膜−窒化膜−酸化膜であることを特徴とする請求項３７に記載の半導体装置。
  39. 　前記ゲート層間絶縁膜は前記ゲート上部導電パターンの側壁を覆う側壁延長部を具備することを特徴とする請求項３７に記載の半導体装置。
  40. 　前記ゲート導電膜パターンは多結晶シリコン及び金属膜のうちから選択された少なくとも一つであることを特徴とする請求項３４に記載の半導体装置。
  41. 　前記コンタクトプラグは不純物を含むエピタキシャルシリコン層または多結晶シリコン層であることを特徴とする請求項３０に記載の半導体装置。
  42. 　前記接合領域開口部と前記コンタクトプラグとの間に配置された開口部スペーサをさらに含むことを特徴とする請求項３０に記載の半導体装置。
JP2003275001A 2002-07-26 2003-07-15 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法 Pending JP2004064083A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044223A KR100467020B1 (ko) 2002-07-26 2002-07-26 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법

Publications (1)

Publication Number Publication Date
JP2004064083A true JP2004064083A (ja) 2004-02-26

Family

ID=30768195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003275001A Pending JP2004064083A (ja) 2002-07-26 2003-07-15 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US6852620B2 (ja)
JP (1) JP2004064083A (ja)
KR (1) KR100467020B1 (ja)
CN (1) CN100362627C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135117A (ja) * 2004-11-08 2006-05-25 Elpida Memory Inc 半導体装置及びその製造方法
JP2017505542A (ja) * 2014-01-23 2017-02-16 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 半導体活性区域及び隔離領域を形成するダブルパターン形成方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343115B2 (en) * 2001-01-05 2013-01-01 Applied Diabetes Research, Inc. Low profile pivoting joint infusion assembly
US20030195609A1 (en) * 2002-04-10 2003-10-16 Scimed Life Systems, Inc. Hybrid stent
KR20040061966A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 반도체 장치의 트랜지스터 형성 방법
CN101048935B (zh) 2004-10-26 2011-03-23 杜比实验室特许公司 控制音频信号的单位响度或部分单位响度的方法和设备
US8603034B2 (en) * 2005-07-12 2013-12-10 Applied Diabetes Research, Inc. One piece sealing reservoir for an insulin infusion pump
US9144645B2 (en) * 2005-09-21 2015-09-29 Applied Diabetes Research, Inc. One piece sealing reservoir for an insulin infusion pump
US7223650B2 (en) * 2005-10-12 2007-05-29 Intel Corporation Self-aligned gate isolation
US20070284650A1 (en) * 2006-06-07 2007-12-13 Josef Willer Memory device and a method of forming a memory device
KR100843713B1 (ko) * 2006-10-23 2008-07-04 삼성전자주식회사 미세 콘택홀을 갖는 반도체소자의 제조방법
KR100929636B1 (ko) * 2007-03-30 2009-12-03 주식회사 하이닉스반도체 핀 트랜지스터 제조방법
US7687355B2 (en) * 2007-03-30 2010-03-30 Hynix Semiconductor Inc. Method for manufacturing fin transistor that prevents etching loss of a spin-on-glass insulation layer
JP5605975B2 (ja) * 2007-06-04 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法、並びに、データ処理システム
EP2374211B1 (en) 2008-12-24 2012-04-04 Dolby Laboratories Licensing Corporation Audio signal loudness determination and modification in the frequency domain
KR101096187B1 (ko) 2009-11-30 2011-12-22 주식회사 하이닉스반도체 반도체 장치 제조 방법
US8329521B2 (en) * 2010-07-02 2012-12-11 Taiwan Semiconductor Manufacturing Company. Ltd. Method and device with gate structure formed over the recessed top portion of the isolation structure
WO2012109384A1 (en) 2011-02-10 2012-08-16 Dolby Laboratories Licensing Corporation Combined suppression of noise and out - of - location signals
KR20130065257A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 다마신공정을 이용한 반도체장치 제조 방법
US8853862B2 (en) * 2011-12-20 2014-10-07 International Business Machines Corporation Contact structures for semiconductor transistors
KR20200054336A (ko) 2011-12-22 2020-05-19 인텔 코포레이션 반도체 구조
US8741781B2 (en) * 2012-06-21 2014-06-03 Micron Technology, Inc. Methods of forming semiconductor constructions
KR101658483B1 (ko) * 2012-08-21 2016-09-22 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN103779265B (zh) * 2012-10-18 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20140232451A1 (en) * 2013-02-19 2014-08-21 Qualcomm Incorporated Three terminal semiconductor device with variable capacitance
KR102377372B1 (ko) * 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법
PL3227763T3 (pl) * 2014-12-02 2023-11-20 Contour Innovations Llc Regulowana mysz
CN105762114B (zh) * 2014-12-18 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9418868B1 (en) * 2015-03-13 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with reduced trench distortions
US10770291B2 (en) 2015-12-21 2020-09-08 Intel Corporation Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
DE112016006659T5 (de) * 2016-05-27 2018-12-13 Intel Corporation Damaszierte Stopfen- und Zungenstrukturbildung mittels Photobuckets für auf Abstandhalter basierende Back-End-of-Line (BEOL)-Verbindungen
WO2017204821A1 (en) 2016-05-27 2017-11-30 Intel Corporation Subtractive plug and tab patterning with photobuckets for back end of line (beol) spacer-based interconnects
US10381267B2 (en) * 2017-04-21 2019-08-13 International Business Machines Corporation Field effect device with reduced capacitance and resistance in source/drain contacts at reduced gate pitch
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10347583B1 (en) * 2018-01-02 2019-07-09 Globalfoundries Inc. Methods of patterning dielectric layers for metallization and related structures
KR102520599B1 (ko) * 2018-07-23 2023-04-11 삼성전자주식회사 반도체 소자
KR102492798B1 (ko) * 2018-11-09 2023-01-31 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR102499041B1 (ko) * 2019-01-10 2023-02-14 삼성전자주식회사 반도체 소자 형성 방법
CN112447582B (zh) * 2019-08-29 2022-06-10 长鑫存储技术有限公司 在衬底中形成沟槽隔离结构的方法
CN111739839B (zh) * 2020-06-23 2021-07-02 武汉新芯集成电路制造有限公司 自对准接触孔的制造方法、半导体器件的制造方法
CN114203628A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 半导体结构的制作方法
CN114203531A (zh) 2020-09-18 2022-03-18 长鑫存储技术有限公司 半导体结构的制作方法
KR102633398B1 (ko) * 2021-05-27 2024-02-06 에스케이키파운드리 주식회사 반도체 소자를 위한 딥 트렌치 마스크 레이아웃 설계 방법
US11791163B1 (en) 2022-04-13 2023-10-17 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure
CN116959974A (zh) * 2022-04-13 2023-10-27 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174526A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4064496B2 (ja) * 1996-07-12 2008-03-19 株式会社東芝 半導体装置及びその製造方法
KR980011863A (ko) * 1996-07-19 1998-04-30 김광호 반도체 패드 장치의 제조 방법
KR200144292Y1 (ko) * 1996-08-27 1999-06-15 구자홍 Pbga 패키지
JPH1070187A (ja) * 1996-08-28 1998-03-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
US6069047A (en) * 1998-09-29 2000-05-30 Wanlass; Frank M. Method of making damascene completely self aligned ultra short channel MOS transistor
US6297530B1 (en) * 1998-12-28 2001-10-02 Infineon Technologies North America Corp. Self aligned channel implantation
US6228716B1 (en) * 1999-11-18 2001-05-08 Frank M. Wanlass Method of making damascene flash memory transistor
KR100535030B1 (ko) * 1999-12-24 2005-12-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6617216B1 (en) * 2002-04-04 2003-09-09 Applied Materials, Inc Quasi-damascene gate, self-aligned source/drain methods for fabricating devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174526A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135117A (ja) * 2004-11-08 2006-05-25 Elpida Memory Inc 半導体装置及びその製造方法
JP4552603B2 (ja) * 2004-11-08 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
JP2017505542A (ja) * 2014-01-23 2017-02-16 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 半導体活性区域及び隔離領域を形成するダブルパターン形成方法

Also Published As

Publication number Publication date
US20040016964A1 (en) 2004-01-29
KR20040009864A (ko) 2004-01-31
US20050098850A1 (en) 2005-05-12
CN1474436A (zh) 2004-02-11
US6852620B2 (en) 2005-02-08
US7045875B2 (en) 2006-05-16
KR100467020B1 (ko) 2005-01-24
CN100362627C (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
KR100467020B1 (ko) 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
JP4456880B2 (ja) 半導体装置及びその製造方法
JP4903313B2 (ja) ダマシンゲート工程で自己整合コンタクトパッド形成方法
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
KR100545863B1 (ko) 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
KR0155831B1 (ko) 셀프얼라인을 이용한 듀얼패드셀 반도체장치 및 그것의 제조방법
JP2004128508A (ja) 多重チャンネルを有するモストランジスター及びその製造方法
JP2004153251A (ja) 自己整列接触構造及びその形成方法
US20060154460A1 (en) Self-aligned contact method
US8026604B2 (en) Semiconductor devices having contact holes including protrusions exposing contact pads
JP2002359297A (ja) 半導体素子のコンタクトプラグ形成方法
CN112713147A (zh) 半导体存储器装置及其制造方法
JP4822792B2 (ja) 半導体装置およびその製造方法
JP2010272679A (ja) 半導体装置及びその製造方法
JP2004128395A (ja) 半導体装置及び半導体装置の製造方法
JP2008205379A (ja) 不揮発性半導体メモリ及びその製造方法
US20080176374A1 (en) Methods of forming semiconductor devices using self-aligned metal shunts
US8823107B2 (en) Method for protecting the gate of a transistor and corresponding integrated circuit
JP2004128188A (ja) 半導体装置の製造方法
US6780691B2 (en) Method to fabricate elevated source/drain transistor with large area for silicidation
JP5563811B2 (ja) 半導体装置および半導体装置の製造方法
JP4470182B2 (ja) 半導体装置の製造方法
JP2007081347A (ja) 半導体装置の製造方法
US20080153289A1 (en) Method for manufacturing semiconductor devices and plug
JP2004088105A (ja) スタッド形態のキャッピング層を具備した半導体装置のビットライン及びその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101026

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110422