CN100362627C - 具有自对准节接触孔的半导体器件及其制造方法 - Google Patents

具有自对准节接触孔的半导体器件及其制造方法 Download PDF

Info

Publication number
CN100362627C
CN100362627C CNB031438237A CN03143823A CN100362627C CN 100362627 C CN100362627 C CN 100362627C CN B031438237 A CNB031438237 A CN B031438237A CN 03143823 A CN03143823 A CN 03143823A CN 100362627 C CN100362627 C CN 100362627C
Authority
CN
China
Prior art keywords
layer
gate
grid
gap
trench mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031438237A
Other languages
English (en)
Other versions
CN1474436A (zh
Inventor
金志永
朴济民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1474436A publication Critical patent/CN1474436A/zh
Application granted granted Critical
Publication of CN100362627C publication Critical patent/CN100362627C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

多个用于定义有源区的沟槽形成在半导体衬底上，用多个沟槽掩模。间隙填充绝缘层形成在最终结构上以便填充沟槽和沟槽掩模定义的间隙区。接下来，沟槽掩模和间隙填充绝缘层被构图来形成用于定义狭缝开口的沟槽掩模图形和间隙填充绝缘图形，它延伸跨过并且露出有源区。栅图形形成在狭缝开口中，并且沟槽掩模图形被除去以形成露出有源区的接触开口。接下来，接触栓塞被形成以填充接触开口。这里，接触开口是自对准地采用在沟槽掩模和间隙填充绝缘层之间的蚀刻选择性形成的。最终的接触开口是长方体形状的空口。

Description

具有自对准节接触孔的半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2002年7月6日提交的第2002-44223号韩国专利申请，在此对其内容进行交叉引用。
技术领域
本发明涉及半导体器件，及其制造方法。更具体地，本发明是关于具有自对准节接触孔的半导体器件及其制造方法。
背景技术
随着半导体器件的集成密度的增加，半导体器件逐渐地变得细小了。细小的半导体器件是通过重复地淀积和构图材料层形成的。通常，构图工艺包括光刻工艺和蚀刻工艺，它们是顺序进行的。蚀刻工艺采用光致抗蚀剂图，图形是在光刻工艺期间形成为蚀刻掩模的。这里，为了加强半导体器件的集成密度，光致抗蚀剂图形应该细微地形成并且覆盖的准确度应该提高。特别地，用于电连接半导体器件的源/漏的节接触孔对单位元件(unit cell)的大小具有影响。因此，为了获得高集成度的半导体器件，需要在构图节接触孔的步骤中增加覆盖的准确性。
通常，形成节接触孔包括在半导体衬底上形成用于定义有源区的器件隔离层，以及在有源区上形成栅图形来横跨过器件隔离层。接下来。形成层间电介质(ILD)来覆盖住包括栅图形的半导体衬底的整个表面。该ILD被构图为形成露出在栅图形侧上的有源区的节接触孔。如上所述。用于形成节接触孔的构图工艺包括形成光致抗蚀剂层并且将光致抗蚀剂层作为蚀刻掩模。这里，光致抗蚀剂层应该用高覆盖准确性来对准有源区和栅图形。如果在形成节接触孔的同时，节接触孔偏离了预定的位置，则栅图形或者器件隔离层会受到蚀刻损坏影响。
该蚀刻损坏可以通过采用将节接触孔和栅图形或者器件隔离层充分地隔开的技术来避免。但是，由于该技术导致了单位元件占据了即使是不必要的区域，因此它们在半导体的高集成度方面也不是优选的。即，为了获得最小化材料图形所需的高集成度，光刻工艺应该具有尽可能的改进的覆盖准确度。但是，经管可以最小化在光刻工艺中引起的错位，但是不可能用传统的方法来完全地解决。
发明内容
本发明提供了一种包括形成自对准的节接触孔的制造半导体器件的方法。
本发明还提供了一种具有自对准的节接触孔的半导体器件。
根据本发明的实施例，提供了一种制造半导体器件的方法，它能够通过采用在不同的材料层之间的蚀刻选择性来形成自对准接触孔。该方法包括：在半导体衬底上形成多个沟槽掩模；并且通过将沟槽掩模作为蚀刻掩模来蚀刻半导体衬底，以形成用于定义有源区的沟槽。接下来，形成间隙填充绝缘层来填充间隙区，它是通过沟槽和沟槽掩模形成的。这里，间隙填充绝缘层露出了沟槽掩模的顶表面，接下来，沟槽掩模和间隙填充绝缘层被构图，直到露出有源区的顶表面，从而形成了沟槽掩模图形和间隙填充绝缘图形。沟槽掩模图形和间隙填充绝缘图形定义了切口形式的延伸跨过有源区的开口。栅图形形成在狭缝开口中，并且随后沟槽掩模图形被除去，以形成露出有源区的接触开口。接下来，形成接触栓塞来填充接触孔。
根据本发明的实施例，接触开口通过采用沟槽掩模和间隙填充绝缘层之间的蚀刻选择性而形成为自对准形式的。为此，沟槽掩模是用具有相对于间隙填充绝缘层的蚀刻选择性的材料形成的，优选地采用硅氮化物层。此外，用于形成沟槽的蚀刻工艺优选地是各向异性的蚀刻工艺。
同时，在形成间隙填充绝缘层之前，该方法还可以包括形成沟槽氧化物层来覆盖沟槽的侧壁，并且随后形成在最终结构的整个表面上的衬里层。这里，沟槽氧化物层优选地是通过热氧化形成的硅氧化物层，并且衬里层优选地是硅氮化物层。
优选地，形成间隙填充绝缘层包括形成用于填充沟槽和沟槽掩模形成的位于半导体衬底的形成沟槽位置的整个表面上的间隙区的绝缘层，并且随后平面化绝缘层，直到露出沟槽掩模。此外，间隙填充绝缘层优选地至少是采用化学气相淀积(CVD)或者旋涂形成的硅氧化物层、以及采用CVD或者各向异性生长形成的硅层中的一个。
狭缝开口是通过各向异性蚀刻工艺形成的。这里，形成狭缝开口，以便形成在沟槽上的间隙填充绝缘图形的顶表面具有与露出的有源区相同的高度。同时，在形成狭缝开口之前，该方法还可以包括离子注入工艺，用来形成在半导体衬底中的阱。此外，在形成接触栓塞之前，该方法还可以包括离子注入工艺，用来形成在有源区中的经过接触开口露出的源/漏。
优选地，在形成栅图形之前，栅间隔层该形成在狭缝开口的侧壁上。这里，栅间隔层是用具有相对于沟槽掩模图形的蚀刻选择性的材料形成的。此外，在形成接触栓塞之前，开口间隔层可以还形成在接触开口的侧壁上。此外，在形成开口间隔层之前，各向同性蚀刻工艺可以进一步地进行，以增加接触开口的宽度。
同时，接触栓塞优选地是由包含硅原子的导电层通过采用各向异性生长形成的。此外，形成接触栓塞优选地包括形成接触栓塞导电层来填充接触开口，并且随后平面化接触栓塞导电层直到露出间隙填充绝缘图形的顶表面。
形成栅图形包括在通过狭缝开口露出的有源区上顺序叠层栅绝缘层、栅导电图形以及封盖绝缘图形。这里，栅导电图形填充狭缝开口的底区，在那里形成了栅绝缘层，并且具有低于沟槽掩模图形和间隙填充绝缘图形的顶表面的顶表面。此外，封盖绝缘图形填充细长开口的顶区，在那里形成了栅导电图形。在此，封盖绝缘图形是用具有相对于沟槽掩模图形的蚀刻选择性的材料形成的。
同时，在形成封盖绝缘图形之前，栅层间绝缘层可以进一步地形成，以一致地覆盖狭缝开口的侧壁，在那里形成的栅导电层。此外，该方法可以进一步地包括在包括栅层间绝缘层的半导体衬底的整个表面上形成栅上部导电层，以填充狭缝开口，并且随后深度蚀刻栅上部导电层，以形成栅上部导电图形，其顶表面比沟槽掩模图形和间隙填充绝缘图形的顶表面低。最终的栅图形通常用作非易失存储器的栅极。因此，栅层间绝缘层优选地是氧化物-氮化物-氧化物(ONO)层。
栅导电图形优选地是采用深度蚀刻工艺形成的。即，为了形成栅导电图形，栅导电层被形成来填充狭缝开口，并且随后采用深度蚀刻工艺时刻，直到栅导电层的顶表面变得比狭缝开口的顶表面低。这里，栅图形优选地用具有相对于沟槽掩模图形的蚀刻选择性的材料覆盖。
根据本发明的另一个方面，提供了一种半导体器件，其中的节接触孔具有长方体形状。该器件包括：半导体衬底，在那里形成了用于定义有源区的沟槽，间隙填充绝缘图形，用于填充沟槽，并且具有露出有源区的接触开口，以及接触栓塞，经接触开口连接到有源区。这里，间隙填充绝缘图形具有比有源区的表面高的表面，并且填充沟槽。此外，接触开口是空的具有长方体形状的。
栅图形可以进一步地在跨过有源区和沟槽的狭缝开口中露出。这里，细长形沟槽是通过间隙填充绝缘图形和接触栓塞的侧壁定义的。此外，栅图形的顶表面是与间隙填充绝缘图形的顶表面等高的。间隙填充绝缘图形优选地是从硅氧化物层、SGS层和硅层组成的组中选出的至少一个。此外，接触栓塞可以是外延硅层或者多晶硅层。此外，开口间隔层可以进一步地露出在接触开口和接触栓塞之间。
优选地，栅图形是用顺序叠层的栅绝缘层、栅导电图形和封盖图形形成的。这里，封盖图形优选地具有与间隙填充绝缘图形相同的化学成分。此外，栅间隔层可以进一步地位于栅图形的侧壁上，以将栅图形与接触栓塞和间隙填充绝缘图形隔离。
此外，顺序叠层的栅层间绝缘层和栅上部导电图形可以进一步地露出在栅导电图形和封盖图形之间。栅图形通常用于非易失存储器的栅极。为此，栅层间绝缘层优选地是氧化物-氮化物-氧化物(ONO)层，并且可以包括用于覆盖栅上部导电图形的侧壁延伸部分。
附图说明
图1A到图8A示出了根据本发明的优选实施例的制造半导体器件的方法的顶视平面图；
图1B到图8B示出了根据本发明的优选实施例的制造半导体器件的方法的横截面图；
图1C到图8C示出了示出了根据本发明的优选实施例的制造半导体器件的方法的透视图；
图9示出了根据本发明的实施例的半导体器件的透视图。
具体实施方式
现在将参照附图详细地说明本发明，其中示出了本发明的优选实施例。但是，该发明可以采用不同的形式来实现，并且不应该局限于这里阐述的实施例。此外，这些提供的实施例使得该公开能够透彻并且完整，并且将完全地向本领域中的普通技术人员转达本发明的范围。在图中，层和区的厚度被放大了，以便清楚。而且可以理解，当层被指出在另一层或者衬底“上”的时候，它可以直接在另一层或者衬底上，或者在他们之间也可以出现中间层。相同的部分采用相同的编号。
图1A到图8A示出了根据本发明的优选实施例的制造半导体器件的方法的顶视平面图。图1B到图8B示出了沿着图1A到8A的I-I′线的横截面图，示出了根据本发明的优选实施例的半导体器件的制造方法。并且图1C到图8C示出了示出了根据本发明的优选实施例的制造半导体器件的方法的透视图。
参考图1A、1B和1C，沟槽掩模层形成在半导体衬底10上，并且被构图形成多个沟槽掩模20，它露出了半导体衬底10的预定的区。接下来，露出的衬底10采用沟槽掩模20作为蚀刻掩模进行蚀刻，从而形成定义源区10a的沟槽15。这里，沟槽15形成在半导体衬底10中，并且被沟槽掩模20包围的间隙区形成在沟槽15之上(见图1C)。
沟槽掩模20优选地用焊盘氧化物层和掩模牺牲层形成，它们是顺序叠层的。这里，焊盘氧化物层是用桂氧化物层形成的，并且掩模牺牲层是用硅氮化物层形成的。
用于形成沟槽15的蚀刻工艺优选地是各向异性蚀刻工艺。同时，沟槽掩模20将被用作将在后面形成的栅图形的模子。因此，沟槽掩模20的高度决定了后来的栅图形的高度。因此，沟槽掩模20的高度是在考虑了将在后面的工艺中形成的栅图形的高度而形成的。
参照图2A、2B和2C，间隙填充绝缘层30被形成为填充由于沟槽掩模20和沟槽15形成的间隙区。形成间隙填充绝缘层30包括形成绝缘层以填充在包含沟槽15的半导体衬底上的间隙区和沟槽15，并且随后平面化绝缘层，直到露出沟槽掩模20的顶表面。形成间隙填充绝缘层30的平面化工艺优选地是化学机械抛光(CMP)工艺。因此，间隙填充绝缘层30填充间隙区和沟槽15，并且具有与沟槽掩模20等高的顶表面。
同时，采用的用于形成沟槽15的蚀刻工艺通常是采用等离子体的各向异性蚀刻工艺。因此，沟槽15的内壁可以受到等离子体引起的时刻损坏的影响。由于这种时刻损坏可能降低半导体器件的特性，所以优选地在进行热处理工艺。该热处理工艺优选地是沟槽热处理工艺，通过它，在形成间隙填充绝缘层30之前，在沟槽15的内壁上形成了热氧化物层(图2B中的6)。
此外，在形成间隙填充绝缘层30之前，衬里层优选地形成，以便保形地覆盖半导体衬底的整个表面，在那里形成了沟槽热氧化物层6。衬里层与绝缘层在平面化工艺中一起被蚀刻，从而形成了环绕间隙填充绝缘层30的衬里(图B中的7)。该衬里是材料层，用于避免在下面的工艺中使用的氧气或者其他杂质通过沟槽15的内壁渗透到半导体衬底10中。因此，衬底7优选地用硅氮化物层形成，它具有优良的扩散阻挡特性。
间隙填充绝缘层30是用具有相对于沟槽掩模20的蚀刻选择性的材料形成的。该间隙填充绝缘层30优选地用硅氧化物层形成，并且还包括硅层。该硅氧化物层可以采用化学气相淀积(CVD)或者旋涂形成，并且硅层可以通过CVD或者外延生长形成。具体地，为了获得半导体器件的高集成性，沟槽15和间隙区可能需要纵横比(aspectratio)，它在单一的用于填充绝缘层的工艺中是非常难完成的。此时，为了填充沟槽15和间隙区而不留空，叠层和蚀刻工艺优选地被进行若干遍。结果，间隙填充绝缘层30具有了多层结构。在优选实施例中，SOG层或者硅外延层首先形成在沟槽15的底区上，以便降低间隙区的纵横比。之后，用通过传统的方法获得的硅氧化物层填充剩下的间隙区。这里，间隙填充绝缘层30位于沟槽15和其上的间隙区上的，并且沟槽掩模20位于有源区10a上。此外，形成硅外延层可以包括露出在沟槽15之下的硅形成的半导体衬底的表面。
参照图3A、3B和3C，沟槽掩模20和间隙填充绝缘层30被构图，以便形成沟槽掩模图形25，该图形定义了横跨有源区10a的细长开口40，以及间隙填充绝缘图形35。因此，沟槽掩模图形25具有长方体形状并且位于有源区10a上。
细长开口40是采用各向异性蚀刻工艺，通过蚀刻沟槽掩模20和间隙填充绝缘层30直到露出有源区的顶表面形成的。这里，蚀刻工艺优选地采用没有相对于沟槽掩模20和间隙填充绝缘层30的蚀刻选择性的蚀刻配方，以便以相同的时刻速率来蚀刻这两层。因此，在沟槽15的顶上的狭缝开口40的底是与有源区10a的顶表面大约等高的。但是，当蚀刻配方具有相对于该两个层20和30的蚀刻选择性的时候，优选地对蚀刻工艺的各种条件进行调整，以便平面化狭缝开口40的整个底。
如上所述，狭缝开口40被形成为横跨有源区10a和沟槽15等之上的。因此，间隙填充绝缘图形35同时具有高表面和低表面。即，间隙填充绝缘图形35具有不规则的表面。下表面35a对应于形成在沟槽15之上的细长开口40的底。
同时，在形成细长开口40之前，可以进行离子注入工艺来形成在半导体衬底10中的杂质阱(未示出)。考虑到晶格缺陷和及其修复方法，该用于形成杂质阱的离子注入工艺能够在工艺顺序上引起各种的改变。
参照图4A、4B和4C，栅间隔层50形成在狭缝开口40的侧壁上。
为了形成栅间隔层50，首先，栅间隔层是一致地位于半导体衬底上的形成狭缝开口40的位置上的。接下来，栅间隔层采用具有相对于半导体衬底10的蚀刻选择性的蚀刻配方来进行各向异性蚀刻。
这里，栅间隔层是用具有相对于沟槽掩模图形25的蚀刻选择性的材料层形成的，优选地，是硅氧化物层。而且，栅间隔层是采用各向异性蚀刻工艺形成的，以便避免间隙填充绝缘图形36的蚀刻损坏。
参照图5A、5B和5C，栅图形60被形成以便填充形成栅间隔层50的狭缝开口40。该栅图形60优选地用顺序叠层的栅绝缘层62、栅导电图形63和封盖图形65形成。
栅绝缘层62优选地是通过热氧化通过狭缝开口40露出的有源区10a得到的硅氧化物层。形成栅导电图形63包括叠层栅导电层，填充形成栅绝缘层62的半导体衬底上的整个表面上的狭缝开口40，并且随后深度蚀刻栅导电层。这里，深度蚀刻工艺的进行使得栅导电图形63的顶表面变得比栅间隔层50低。此外，深度蚀刻工艺是采用具有相对于沟槽掩模图形25、间隙填充绝缘图形35和栅间隔层50的蚀刻选择性的蚀刻配方进行的。而且，深度蚀刻工艺可以采用各向同性蚀刻工艺或者各向异性蚀刻工艺来进行。此外，在进行深度蚀刻工艺之前，用于平面化栅导电层的顶表面的工艺可以进行。该栅导电图形63优选地是顺序叠层的多晶硅层和钨层。在此，多晶硅层和钨层都优选地是通过顺序进行前述的叠层和蚀刻工艺形成的。
封盖图形65是用具有相对于沟槽掩模图形25的蚀刻选择性的材料形成的。因此，封盖图形65优选地是用与栅间隔层50相同的硅氧化物层形成的。形成封盖图形65包括在包含栅导电图形63的半导体衬底的整个表面上形成封盖层，并且随后平面化封盖层直到沟槽掩模图形25露出来。因此，封盖图形65形成在比栅间隔层50低预定的深度的栅导电图形63的顶表面上，如上所述。该平面化工艺可以采用CMP。
当栅图形用于闪存器件的时候，栅层间绝缘层和栅上部导电图形可以进一步地形成在栅导电图形63和封盖图形65之间。这里，栅层间绝缘层优选地是用ONO层形成的。而且，栅上部导电图形优选地是用顺序叠层的多晶硅和硅化物层形成的。此时，栅导电图形63优选地用多晶硅形成。
形成栅层间绝缘层和栅上部导电图形包括保形地在包含栅导电图形63的整个半导体衬底的表面上形成栅层间绝缘层。接下来，形成栅上部导电层来填充形成栅层间绝缘层的狭缝开口40。随后，采用深度蚀刻工艺来蚀刻栅上部导电层，从而形成具有低于沟槽掩模图形25的顶表面的栅上部导电图形。因此，栅层间绝缘层具有侧壁延伸部分，该部分盖住了栅上部导电图形和封盖图形65的侧壁。随后，通过上述的方法形成封盖图形65。
参照图6A、6B和6C，沟槽掩模图形25被除去，以通过露出在栅图形60的两侧上的有源区10a来形成接触开口77。沟槽掩模图形采用具有相对于间隙填充绝缘图形35、栅间隔层50和半导体衬底10的蚀刻选择性的蚀刻配方去除。除去的工艺优选地采用包含有磷酸的蚀刻剂进行，但是也可以使用干蚀刻工艺。同时，栅导电图形63被封盖图形65和栅间隔层50包围，它是用具有相对于用于蚀刻沟槽掩模图形25的蚀刻配方的蚀刻选择性的材料形成的。因此，栅导电图形63可以避免具有在蚀刻工艺中的蚀刻损坏。
在形成接触开口77之后，采用栅图形60和栅间隔层50作为掩模来进行离子注入工艺，从而形成在露出的有源区的轻掺杂的区72。
如上所述，沟槽掩模图形25具有长方体形状，并且通过除去沟槽掩模图形25获得的接触开口77也具有长方体形状。因此，清掺杂区72具有矩形形状(见图6A)。此外，当沟槽掩模图形25是用顺序叠层的硅氧化物层和硅氮化物层形成的时候，硅氧化物层在用于形成接触开口77的蚀刻工艺过程中是不能除去的。此时，不能除去的硅氧化物层在用于形成轻掺杂的区72的离子注入工艺中可以用作缓冲层。
参照图7A、7B和7C，开口间隔层70形成在接触开口77的侧壁上。高浓度的离子注入工艺是采用开口间隔层77和栅图形60作为掩模进行的，从而形成了在有源区10a中的重掺杂区74。该重掺杂区74构成了与轻掺杂区72在一起的轻掺杂漏(LDD)节区。
开口间隔层70优选地用从硅氮化物层、硅氧化物层和硅氧氮化物层组成的组中选择的一个形成的。这里，如上所述，如果保留了包含在沟槽掩模图形25中的硅氧化物层，则在形成开口间隔层70的各向异性蚀刻工艺中用硅氧化物层作为蚀刻停止层。当形成开口间隔层70之后，保留的硅氧化物层被除去以便露出有源区10a。
此外，在形成开口间隔层70之前，可以进一步地进行湿蚀刻工艺来扩展接触开口77的宽度。该湿蚀刻工艺是优选地采用除去沟槽掩模图形25的工艺或者能够在形成接触开口77之后进行的通常的清洁工艺进行的。接触开口77的宽度的扩展使得能够稳定地进行下面的形成接触栓塞的工艺。
参照图8A、8B和8C，形成了接触栓塞80以填充形成开口间隔层70的接触开口77。
该接触栓塞80是用从诸如硅、钨、钛、钛氮化物、铝和铜的导电材料组成的组中选出的至少一个形成的。此外，接触栓塞80可以采用CVD或者物理气相淀积(PVD)形成的。具体地，通过采用前述的技术，用于填充接触开口77的接触栓塞导电层形成在形成开口间隔层70的半导体衬底的整个表面上。接下来，接触栓塞导电层被采用深度蚀刻工艺蚀刻，以露出间隙填充绝缘图形35。这里，深度蚀刻工艺优选地用CMP进行。
同时，当接触栓塞80用硅形成的时候，除了前述的方法外，还可以采用外延生长。这里，将形成接触栓塞80的有源区是通过接触开口77定义的。因此，间隙填充绝缘图形35和开口间隔层70分开了彼此毗邻的接触栓塞。因此，当接触栓塞采用外延生长用硅形成的时候，在毗邻的接触栓塞80之间不会引起短路。
根据本发明，接触开口77是用在不同材料之间的蚀刻选择性形成的。该蚀刻选择性使得接触开口77与栅图形60自对准。因此，在传统的采用光刻工艺的方法中发生的错位可以被最小化。而且，因为接触开口77可以具有长方体形状，所以由于光刻工艺引起的圆化现象(rounding phenomenon)可以被实质上地消除，并且开口的宽度可以适当地保持。
图9示出了根据本发明的实施例的半导体器件的透视图。
参照图9，用于定义有源区的沟槽15位于半导体衬底15的预定区上。顺序叠层的沟槽热氧化物层6和衬里7盖住了沟槽15的内壁。沟槽热氧化物层6和衬里7分别是硅氧化物层和硅氮化物层。
其中用间隙填充绝缘图形35填充了衬里7的沟槽15被用作器件隔离层。因此，间隙填充绝缘图形35优选地是硅氧化物层。但是，当沟槽15具有使得很难用单一的硅氧化物层填充沟槽纵横比的时候，可以进一步地在沟槽15的底区放置SOG层或者硅外延层。如果硅外延层被放置了，则将沟槽热氧化物层6和衬里7的底除去以露出沟槽15的底。
在间隙填充绝缘图形35上放置有栅图形60以跨过有源区和沟槽。这里，栅图形60的底与有源区的顶表面等高。即，栅图形60与有源区的顶表面接触。而且，栅图形60优选地具有平面底。栅图形60包括顺序叠层的栅绝缘层62、栅导电图形63和封盖图形65。栅绝缘层62优选地是形成在有源区上的硅氧化物层。栅导电图形63是用从多晶硅、和诸如钨(W)、钴(Co)和铜(Cu)组成的组中选出的一种形成的。封盖图形65优选地是用与间隙填充绝缘图形35相同的化学成分形成的。这里，间隙填充绝缘图形35的顶部优选地与栅图形60的顶部等高。因此，间隙填充绝缘图形35用作层间电介质，它将彼此毗邻的栅图形60绝缘。
因为间隙填充绝缘图形35形成在沟槽15上，它不覆盖有源区。因此，接触开口77被形成以露出在栅图形60和间隙填充绝缘图形35之间的有源区。即，接触开口77与栅图形60自对准。因此，接触开口77是长方体形状的空口，而不是通过光刻或者蚀刻工艺形成的传统的开口的圆形。因为接触开口77具有长方体形状，所以在包括光刻工艺的构图工艺中的圆化现象可以被最小化。该圆化现象使得开口的边缘被圆化得不象设计的形状了，从而减小了开口的宽度。
接触开口77用接触栓塞80填充。开口间隔层70位于接触开口77的侧壁上，以电绝缘接触栓塞80和栅图形60。接触栓塞80使用从硅(Si)、钨(W)、钛(Ti)、钛氮化物(TiN)、和铝(Al)组成的组中选出的至少一个形成的。这里，硅层优选地是包含杂质或者多晶硅层的外延硅层。此外，开口间隔层70包括从硅氮化物层、硅氧化物层和硅层组成的组中选出的至少一个。
包括轻掺杂区72和重掺杂区74的LDD结构的节区形成在接触开口77之下的有源区中。此外，栅间隔层50位于栅图形60的侧壁上。栅间隔层50是用与间隙填充绝缘图形35相同的化学成分形成的，优选地，硅氧化物层。此外，栅间隔层50优选地具有与用各向异性蚀刻工艺形成的通常的间隔层相同的形状。因此，接触栅图形60的侧壁具有弯曲形状。此时，栅图形60具有比顶区宽的底区。
栅图形60可以是用于闪存器件的栅图形。此时，顺序叠层的栅层间绝缘层和栅上部导电图形可以进一步地放置在栅导电图形63和封盖图形65之间。栅层间绝缘层可以是ONO层。这里，栅层间绝缘层具有覆盖栅上部导电图形和封盖图形65的侧壁的侧壁延伸部分。此外，栅上部导电图形优选地是顺序叠层的多晶硅层和硅化物层。
根据本发明，接触开口是通过采用在不同的材料之间的蚀刻选择性形成的。当采用蚀刻选择性的时候，接触开口是与栅图形自对准的。因此，当接触开口通过光刻工艺形成的时候发生的错位可以被最小化。结果，半导体器件可以高度集成。
此外，根据本发明，接触开口是与栅图形自对准的，并且具有长方体形状。因此，圆化现象可以被最小化，并且因此可以适当地保持开口的宽度。结果，半导体器件可以高度地集成。
尽管参照附图说明了本发明的优选实施例，但是本领域中的普通技术人员可以理解，在不脱离所附的权利要求书所限定的本发明的精神和范围内可以作出形式上或者细节上的修改。

Claims (42)

1.一种制造半导体器件的方法，包括
在半导体衬底上形成多个沟槽掩模；
通过将沟槽掩模作为蚀刻掩模来蚀刻半导体衬底，以形成用于定义有源区的沟槽，沟槽和沟槽掩模定义了间隙区；
用间隙填充绝缘层来填充间隙区；
构图沟槽掩模和间隙填充绝缘层，直到露出有源区的顶表面，以形成沟槽掩模图形和间隙填充绝缘图形，沟槽掩模图形和间隙填充绝缘图形定义了延伸跨过有源区的狭缝开口；
在狭缝开口中形成栅图形，其中栅图形包括顺序层叠的栅绝缘层、栅导电图形和封盖绝缘图形，并且栅导电图形的顶表面低于沟槽掩模图形和间隙填充绝缘图形的顶表面；
除去沟槽掩模图形，以形成露出有源区的接触开口；以及
形成接触栓塞来填充接触开口。
2.根据权利要求1所述的方法，其中，沟槽掩模是用具有相对于间隙填充绝缘层的蚀刻选择性的材料形成的。
3.根据权利要求1所述的方法，其中，沟槽掩模是用硅氮化物层形成的。
4.根据权利要求1所述的方法，其中，用于形成沟槽的蚀刻工艺是采用各向异性的蚀刻工艺进行的。
5.根据权利要求1所述的方法，在形成间隙填充绝缘层之前，还包括：
形成沟槽氧化物层来覆盖沟槽的内壁；以及
形成在包括沟槽氧化物层的半导体衬底的表面上的衬里层。
6.根据权利要求5所述的方法，其中，沟槽氧化物层是采用热硅氧化物层形成的。
7.根据权利要求5所述的方法，其中，衬里层是硅氮化物层形成的。
8.根据权利要求1所述的方法，其中，形成间隙填充绝缘层包括：
形成用于填充由沟槽和沟槽掩模限定的间隙区的，在形成沟槽的半导体衬底表面上的绝缘层，并且
平面化绝缘层，直到露出沟槽掩模。
9.根据权利要求8所述的方法，其中，绝缘层是通过多个叠层和蚀刻工艺形成的多层。
10.根据权利要求1所述的方法，其中，间隙填充绝缘层包括采用化学气相淀积或者旋涂形成的硅氧化物层。
11.根据权利要求1所述的方法，其中，形成狭缝开口包括采用各向异性蚀刻工艺来蚀刻间隙填充绝缘层和沟槽掩模，直到露出有源区的顶表面。
12.根据权利要求1所述的方法，其中形成狭缝开口，以便形成在沟槽中的间隙填充绝缘图形的顶表面具有与有源区的顶表面相同的高度。
13.根据权利要求1所述的方法，在形成狭缝开口之前，进一步进行离子注入工艺，用来形成在半导体衬底中的阱。
14.根据权利要求1所述的方法，在形成接触栓塞之前，进一步地进行离子注入工艺，用来形成在有源区中的经过接触开口露出的源/漏。
15.根据权利要求1所述的方法，在形成栅图形之前，进一步地在狭缝开口的侧壁上形成栅间隔层。
16.根据权利要求15所述的方法，其中，栅间隔层是用具有相对于沟槽掩模图形的蚀刻选择性的材料形成的。
17.根据权利要求1所述的方法，在形成接触栓塞之前，在接触开口的侧壁上形成开口间隔层。
18.根据权利要求17所述的方法，在形成开口间隔层之前，进一步地进行各向同性蚀刻工艺，以增加接触开口的宽度。
19.根据权利要求1所述的方法，其中，接触栓塞是由包含硅原子的导电材料层，通过采用外延生长形成的。
20.根据权利要求1所述的方法，其中形成接触栓塞包括：
形成接触栓塞导电层来填充接触开口，以及
平面化接触栓塞导电层，直到露出间隙填充绝缘图形的顶表面。
21.根据权利要求1所述的方法，其中，形成栅图形包括：
在通过狭缝开口露出的有源区上形成栅绝缘层；
形成栅导电图形，以填充狭缝开口的底区，在那里形成了栅绝缘层；以及
形成封盖绝缘图形来填充形成栅导电图形的狭缝开口的顶区。
22.根据权利要求21所述的方法，其中栅绝缘层是采用热氧化形成的硅氧化物层。
23.根据权利要求21所述的方法，其中，栅导电图形是用从多晶硅和金属组成的组中选择的至少一个形成的。
24.根据权利要求21所述的方法，其中，封盖绝缘图形是用具有相对于沟槽掩模图形的蚀刻选择性的材料形成的。
25.根据权利要求21所述的方法，在形成封盖绝缘图形之前，还包括：
形成栅层间绝缘层，以保形地覆盖狭缝开口的内壁，在那里形成了栅导电图形；
在包括栅层间绝缘层的半导体衬底的表面上形成栅上部导电层，以填充狭缝开口；并且
深度蚀刻栅上部导电层，以形成栅上部导电图形，其顶表面比沟槽掩模图形和间隙填充绝缘图形的顶表面低。
26.根据权利要求25所述的方法，其中，栅层间绝缘层是氧化物-氮化物-氧化物层。
27.根据权利要求25所述的方法，其中，栅上部导电层使用顺序叠层的多晶硅层和硅化物层形成的。
28.根据权利要求21所述的方法，其中，形成栅导电图形包括：
在包括栅绝缘层的半导体衬底的表面上形成栅导电层，以填充狭缝开口；并且
深度蚀刻栅导电层，直到栅导电层的顶表面比狭缝开口的顶部低。
29.根据权利要求1所述的方法，其中，栅图形被具有相对于沟槽掩模图形的蚀刻选择性的材料覆盖。
30.根据权利要求1所述的方法，进一步包括在沟槽的底部形成外延硅层或者SOG层。
31.一种半导体器件，包括：
半导体衬底，在那里形成了用于定义有源区的沟槽；
间隙填充绝缘图形，填充在沟槽中，并且具有露出有源区的接触开口；以及
接触栓塞，形成在接触开口中，并且连接到有源区；以及
栅图形，设置在由间隙填充绝缘图形和接触栓塞所限制的狭缝开口中，其中栅图形包括顺序层叠的栅绝缘层、栅导电图形和封盖图形，
其中接触开口是长方体空口。
32.根据权利要求31所述的器件，其中，间隙填充绝缘图形包括硅氧化物层。
33.根据权利要求31所述的器件，其中，栅图形的顶表面与间隙填充绝缘图形的顶等高。
34.根据权利要求31所述的器件，其中，封盖图形具有与间隙填充绝缘图形相同的化学成分。
35.根据权利要求31所述的器件，进一步包括位于栅图形的侧壁上的栅间隔层，以将栅图形与接触栓塞和间隙填充绝缘图形隔开。
36.根据权利要求31所述的器件，进一步包括顺序叠层的在栅导电图形和封盖图形之间的栅层间绝缘层和栅上部导电图形。
37.根据权利要求36所述的器件，其中，栅层间绝缘层是氧化物-氮化物-氧化物层。
38.根据权利要求36所述的器件，其中，栅层间绝缘层进一步具有用于覆盖栅上部导电图形的侧壁的侧壁延伸部分。
39.根据权利要求31所述的器件，其中，栅导电图形是用多晶硅和金属中的至少一种形成的。
40.根据权利要求31所述的器件，其中，接触栓塞是外延硅层和多晶硅层中的一种。
41.根据权利要求31所述的器件，进一步包括在接触开口的侧壁上形成的开口间隔层。
42.根据权利要求31所述的器件，进一步包括在沟槽的底部的外延硅层或者SOG层。
CNB031438237A 2002-07-26 2003-07-25 具有自对准节接触孔的半导体器件及其制造方法 Expired - Lifetime CN100362627C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR44223/2002 2002-07-26
KR10-2002-0044223A KR100467020B1 (ko) 2002-07-26 2002-07-26 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법

Publications (2)

Publication Number Publication Date
CN1474436A CN1474436A (zh) 2004-02-11
CN100362627C true CN100362627C (zh) 2008-01-16

Family

ID=30768195

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031438237A Expired - Lifetime CN100362627C (zh) 2002-07-26 2003-07-25 具有自对准节接触孔的半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US6852620B2 (zh)
JP (1) JP2004064083A (zh)
KR (1) KR100467020B1 (zh)
CN (1) CN100362627C (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343115B2 (en) * 2001-01-05 2013-01-01 Applied Diabetes Research, Inc. Low profile pivoting joint infusion assembly
US20030195609A1 (en) * 2002-04-10 2003-10-16 Scimed Life Systems, Inc. Hybrid stent
KR20040061966A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 반도체 장치의 트랜지스터 형성 방법
WO2006047600A1 (en) 2004-10-26 2006-05-04 Dolby Laboratories Licensing Corporation Calculating and adjusting the perceived loudness and/or the perceived spectral balance of an audio signal
JP4552603B2 (ja) * 2004-11-08 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
US8603034B2 (en) * 2005-07-12 2013-12-10 Applied Diabetes Research, Inc. One piece sealing reservoir for an insulin infusion pump
US9144645B2 (en) * 2005-09-21 2015-09-29 Applied Diabetes Research, Inc. One piece sealing reservoir for an insulin infusion pump
US7223650B2 (en) * 2005-10-12 2007-05-29 Intel Corporation Self-aligned gate isolation
US20070284650A1 (en) * 2006-06-07 2007-12-13 Josef Willer Memory device and a method of forming a memory device
KR100843713B1 (ko) * 2006-10-23 2008-07-04 삼성전자주식회사 미세 콘택홀을 갖는 반도체소자의 제조방법
KR100929636B1 (ko) * 2007-03-30 2009-12-03 주식회사 하이닉스반도체 핀 트랜지스터 제조방법
US7687355B2 (en) * 2007-03-30 2010-03-30 Hynix Semiconductor Inc. Method for manufacturing fin transistor that prevents etching loss of a spin-on-glass insulation layer
JP5605975B2 (ja) * 2007-06-04 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法、並びに、データ処理システム
CN104378075B (zh) 2008-12-24 2017-05-31 杜比实验室特许公司 频域中的音频信号响度确定和修改
KR101096187B1 (ko) 2009-11-30 2011-12-22 주식회사 하이닉스반도체 반도체 장치 제조 방법
US8329521B2 (en) * 2010-07-02 2012-12-11 Taiwan Semiconductor Manufacturing Company. Ltd. Method and device with gate structure formed over the recessed top portion of the isolation structure
CN103354937B (zh) 2011-02-10 2015-07-29 杜比实验室特许公司 包括噪声抑制增益的中值滤波的后处理
KR20130065257A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 다마신공정을 이용한 반도체장치 제조 방법
US8853862B2 (en) * 2011-12-20 2014-10-07 International Business Machines Corporation Contact structures for semiconductor transistors
KR20200054336A (ko) * 2011-12-22 2020-05-19 인텔 코포레이션 반도체 구조
US8741781B2 (en) * 2012-06-21 2014-06-03 Micron Technology, Inc. Methods of forming semiconductor constructions
KR101658483B1 (ko) * 2012-08-21 2016-09-22 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN103779265B (zh) * 2012-10-18 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20140232451A1 (en) * 2013-02-19 2014-08-21 Qualcomm Incorporated Three terminal semiconductor device with variable capacitance
US9293358B2 (en) * 2014-01-23 2016-03-22 Silicon Storage Technology, Inc. Double patterning method of forming semiconductor active areas and isolation regions
KR102377372B1 (ko) * 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법
PL3227763T3 (pl) * 2014-12-02 2023-11-20 Contour Innovations Llc Regulowana mysz
CN105762114B (zh) * 2014-12-18 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9418868B1 (en) * 2015-03-13 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with reduced trench distortions
US10770291B2 (en) 2015-12-21 2020-09-08 Intel Corporation Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
US10867853B2 (en) * 2016-05-27 2020-12-15 Intel Corporation Subtractive plug and tab patterning with photobuckets for back end of line (BEOL) spacer-based interconnects
US10804141B2 (en) 2016-05-27 2020-10-13 Intel Corporation Damascene plug and tab patterning with photobuckets for back end of line (BEOL) spacer-based interconnects
US10381267B2 (en) * 2017-04-21 2019-08-13 International Business Machines Corporation Field effect device with reduced capacitance and resistance in source/drain contacts at reduced gate pitch
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10347583B1 (en) * 2018-01-02 2019-07-09 Globalfoundries Inc. Methods of patterning dielectric layers for metallization and related structures
KR102492798B1 (ko) * 2018-11-09 2023-01-31 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR102499041B1 (ko) * 2019-01-10 2023-02-14 삼성전자주식회사 반도체 소자 형성 방법
CN112447582B (zh) * 2019-08-29 2022-06-10 长鑫存储技术有限公司 在衬底中形成沟槽隔离结构的方法
CN111739839B (zh) * 2020-06-23 2021-07-02 武汉新芯集成电路制造有限公司 自对准接触孔的制造方法、半导体器件的制造方法
CN114203628A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 半导体结构的制作方法
KR102633398B1 (ko) * 2021-05-27 2024-02-06 에스케이키파운드리 주식회사 반도체 소자를 위한 딥 트렌치 마스크 레이아웃 설계 방법
CN116959974A (zh) * 2022-04-13 2023-10-27 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US11791163B1 (en) 2022-04-13 2023-10-17 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789792A (en) * 1996-08-28 1998-08-04 Mitsubishi Denki Kabushiki Kaisha Isolation trench structures protruding above a substrate surface
US6069047A (en) * 1998-09-29 2000-05-30 Wanlass; Frank M. Method of making damascene completely self aligned ultra short channel MOS transistor
CN1264158A (zh) * 1998-12-28 2000-08-23 因芬尼昂技术北美公司 自对准沟道注入
US6228716B1 (en) * 1999-11-18 2001-05-08 Frank M. Wanlass Method of making damascene flash memory transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4064496B2 (ja) * 1996-07-12 2008-03-19 株式会社東芝 半導体装置及びその製造方法
KR980011863A (ko) * 1996-07-19 1998-04-30 김광호 반도체 패드 장치의 제조 방법
KR200144292Y1 (ko) * 1996-08-27 1999-06-15 구자홍 Pbga 패키지
JP4112690B2 (ja) * 1997-06-30 2008-07-02 株式会社東芝 半導体装置の製造方法
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
KR100535030B1 (ko) * 1999-12-24 2005-12-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6617216B1 (en) * 2002-04-04 2003-09-09 Applied Materials, Inc Quasi-damascene gate, self-aligned source/drain methods for fabricating devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789792A (en) * 1996-08-28 1998-08-04 Mitsubishi Denki Kabushiki Kaisha Isolation trench structures protruding above a substrate surface
US6069047A (en) * 1998-09-29 2000-05-30 Wanlass; Frank M. Method of making damascene completely self aligned ultra short channel MOS transistor
CN1264158A (zh) * 1998-12-28 2000-08-23 因芬尼昂技术北美公司 自对准沟道注入
US6228716B1 (en) * 1999-11-18 2001-05-08 Frank M. Wanlass Method of making damascene flash memory transistor

Also Published As

Publication number Publication date
JP2004064083A (ja) 2004-02-26
CN1474436A (zh) 2004-02-11
KR20040009864A (ko) 2004-01-31
US20050098850A1 (en) 2005-05-12
KR100467020B1 (ko) 2005-01-24
US7045875B2 (en) 2006-05-16
US6852620B2 (en) 2005-02-08
US20040016964A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
CN100362627C (zh) 具有自对准节接触孔的半导体器件及其制造方法
US7535061B2 (en) Fin-field effect transistors (Fin-FETs) having protection layers
US6476444B1 (en) Semiconductor device and method for fabricating the same
US6387765B2 (en) Method for forming an extended metal gate using a damascene process
US7994572B2 (en) MOSFET having recessed channel
US10263001B2 (en) Method of forming semiconductor memory device
US8314025B2 (en) Method of forming semiconductor device having contact plug
US20050170593A1 (en) Method for forming a FinFET by a damascene process
US7491603B2 (en) Transistors of semiconductor device having channel region in a channel-portion hole and methods of forming the same
US6607955B2 (en) Method of forming self-aligned contacts in a semiconductor device
CN110061001B (zh) 半导体元件及其制作方法
CN110707083A (zh) 半导体存储装置及其形成方法
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
US6927127B2 (en) Method of manufacturing a semiconductor memory device
CN113035775A (zh) 存储器件及其制备方法
US8823107B2 (en) Method for protecting the gate of a transistor and corresponding integrated circuit
US20020123198A1 (en) Method of fabricating a self-aligned shallow trench isolation
KR20210032906A (ko) 반도체 소자
US7803692B2 (en) Manufacturing method of semiconductor device having self-aligned contact
KR20040016496A (ko) 반도체 소자의 스페이서 형성방법 및 이를 이용한 반도체소자의 제조방법
US7508029B2 (en) Semiconductor device and method for fabricating the same
TW202336848A (zh) 半導體裝置
KR100586551B1 (ko) 반도체 장치의 콘택 제조방법
KR20050024667A (ko) 반도체소자의 버팅컨택 형성방법
KR20020092127A (ko) 실리사이드 층들을 갖는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080116