KR100586551B1 - 반도체 장치의 콘택 제조방법 - Google Patents

반도체 장치의 콘택 제조방법 Download PDF

Info

Publication number
KR100586551B1
KR100586551B1 KR1020040117281A KR20040117281A KR100586551B1 KR 100586551 B1 KR100586551 B1 KR 100586551B1 KR 1020040117281 A KR1020040117281 A KR 1020040117281A KR 20040117281 A KR20040117281 A KR 20040117281A KR 100586551 B1 KR100586551 B1 KR 100586551B1
Authority
KR
South Korea
Prior art keywords
contact
single crystal
crystal growth
gate line
forming
Prior art date
Application number
KR1020040117281A
Other languages
English (en)
Inventor
김영복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040117281A priority Critical patent/KR100586551B1/ko
Application granted granted Critical
Publication of KR100586551B1 publication Critical patent/KR100586551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치의 콘택 제조방법에 관한 것으로, 소자분리막에 의해 활성 영역이 정의된 실리콘 기판 위에 복수의 게이트 라인을 형성하는 단계와, 게이트 라인이 형성되지 않은 소자분리막의 일부분을 소정 깊이로 식각하는 단계와, 활성 영역 위에 형성되어 있는 게이트 라인에 의해 정의된 콘택 형성 영역을 단결정 성장시켜 그 콘택 형성 영역에 비하여 면적이 큰 단결정 성장층을 형성하는 단계와, 단결정 성장층이 형성된 결과물 전면에 게이트 라인을 매립하는 층간 절연막을 형성하는 단계와, 층간 절연막을 게이트 라인의 상면이 드러나는 시점까지 평탄화하는 단계와, 평탄화된 층간 절연막을 선택적 식각하여 단결정 성장층의 상부를 노출시키는 콘택홀을 형성하는 단계와, 콘택홀을 도전성 물질로 매립하여 콘택을 형성하는 단계를 포함한다.
콘택, 접촉저항, 단결정성장층

Description

반도체 장치의 콘택 제조방법{manufacturing method for contact in semiconductor device}
도 1은 일반적으로 소자분리막에 의해 활성 영역이 정의된 기판 위에 형성된게이트 라인을 나타낸 평면도이다.
도 2a 내지 도 2e는 도 1에서 A-A'선을 따라 잘라 도시한 단면도로서, 본 발명의 실시예에 따른 반도체 장치의 콘택 제조방법을 순차적으로 나타낸 공정도이다.
도 3a 내지 도 3e는 도 1에서 B-B'선을 따라 잘라 도시한 단면도로서, 본 발명의 실시예에 따른 반도체 장치의 콘택 제조방법을 순차적으로 나타낸 공정도이다.
-- 도면의 주요 부분에 대한 부호의 설명 --
10 : 활성 영역 20 : 소자분리막
30 : 게이트라인 40 : 스페이서
50 : 단결정 성장층 60 : 층간 절연막
70 : 콘택홀 80 : 콘택
본 발명은 반도체 장치의 콘택 제조방법에 관한 것으로, 특히 실리콘의 단결정 성장을 이용하여 콘택의 접촉저항을 줄일 수 있는 반도체 장치의 콘택 제조방법에 관한 것이다.
일반적으로, 콘택은 반도체 소자의 다층 금속 배선 공정 시, 접합 영역과 금속 배선 또는 하부 금속 배선과 상부 금속 배선을 전기적으로 연결시켜주는 전도선 역할을 한다.
종래의 반도체 장치의 콘택 제조 방법에 따르면, 접합 영역 또는 하부 금속 배선 등의 하부 구조를 가지는 반도체 기판 위에 층간 절연막을 형성하고, 이를 선택적 식각하여 하부 구조의 일부분 즉, 접합 영역 또는 하부 금속 배선 등을 드러내는 콘택홀을 형성한 다음, 콘택홀을 도전성 물질로 매립하여 콘택을 형성하였다.
그런데, 종래의 반도체 장치의 콘택 제조 방법에 따르면, 현재 반도체 장치의 고집적화로 인하여 소자의 디자인 룰(design rule)이 감소됨에 따라, 소자의 크기가 감소되어 콘택의 면적 또한 감소하고 있다.
그러나, 이와 같이 콘택과 접하는 접합 영역 또는 하부 금속 배선 등의 접합 면적이 감소하면 접촉 저항이 증가하게 되어 반도체 장치의 전류가 감소하고, 이는 반도체 장치의 동작속도 등에 영향을 주어 반도체 장치의 특성을 열화시키는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명은 반도체 장치의 집적도가 심화되더라도 콘택의 접촉저항이 증가하는 것을 방지할 수 있는 반도체 장치의 콘택 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 소자분리막에 의해 활성 영역이 정의된 실리콘 기판 위에 복수의 게이트 라인을 형성하는 단계와, 상기 게이트 라인이 형성되지 않은 소자분리막의 일부분을 소정 깊이로 식각하는 단계와, 상기 활성 영역 위에 형성되어 있는 상기 게이트 라인에 의해 정의된 콘택 형성 영역을 단결정 성장시켜 그 콘택 형성 영역에 비하여 면적이 큰 단결정 성장층을 형성하는 단계와, 상기 단결정 성장층이 형성된 결과물 전면에 상기 게이트 라인을 매립하는 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 상기 게이트 라인의 상면이 드러나는 시점까지 평탄화하는 단계와, 상기 평탄화된 층간 절연막을 선택적 식각하여 상기 단결정 성장층의 상부를 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 도전성 물질로 매립하여 콘택을 형성하는 단계를 포함하는 반도체 장치의 콘택 제조방법을 제공한다.
여기서, 상기 소자분리막의 일부분을 소정 깊이로 식각하는 단계는 상기 활성 영역과 인접하는 영역에 위치하는 소자분리막을 50~500Å의 깊이로 식각하는 것 이 바람직하다.
또한, 상기 소자분리막은 BOE 용액이나 HF 용액을 이용하여 습식 식각하는 것이 바람직하다.
또한, 상기 단결정 성장층은 50~1000Å의 두께로 성장시키되, 상면의 양 끝단은 경사지도록 형성하는 것이 바람직하다.
또한, 상기 단결정 성장층을 형성하는 단계는 상기 실리콘 기판의 상면을 기준으로 상면뿐만 아니라 식각된 소자 분리막에 의해 노출된 측면으로도 성장되도록 진행하는 것이 바람직하다.
또한, 상기 콘택홀을 도전성 물질로 매립하여 콘택을 형성하는 단계는 상기 콘택홀이 형성된 결과물 전면에 도전성 물질을 상기 콘택홀의 깊이 두배 두께로 증착하는 단계와 상기 증착된 도전성 물질을 상기 게이트 라인 상면이 드러나는 시점까지 연마하여 상기 콘택홀 내부에만 잔류시키는 단계를 포함하여 이루어지는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 일반적으로 소자분리막에 의해 활성 영역이 정의된 기판 위에 형성된게이트 라인을 나타낸 평면도로서, 이에 도시한 바와 같이 교차 배열된 다수의 활성 영역(10)과 그 활성 영역(10) 이외의 실리콘 기판(도시하지 않음)에 위치하는 소자분리막(20)과, 상기 활성 영역(10)과는 수직으로 교차하는 복수의 게이트 라인(30)으로 구성된다.
여기서, 상기 도 1은 이하에서 설명할 반도체 장치의 A-A', B-B'선의 단면 위치를 표시하여 본 발명의 실시예에 따른 반도체 장치의 콘택 제조방법을 보다 쉽게 설명할 수 있도록 한 것이다.
도 2a 내지 도 2e는 도 1에서 A-A'선을 따라 잘라 도시한 단면도로서, 본 발명의 실시예에 따른 반도체 장치의 콘택 제조방법을 순차적으로 나타낸 공정도이고, 도 3a 내지 도 3e는 도 1에서 B-B'선을 따라 잘라 도시한 단면도로서, 본 발명의 실시예에 따른 반도체 장치의 콘택 제조방법을 순차적으로 나타낸 공정도이다.
이를 참조하면 본 발명은 실리콘 기판(도시하지 않음)에 소자분리막(20)을 형성하여 활성 영역(10)을 정의한 후, 게이트 라인(30)을 포함하는 셀 트랜지스터를 형성한 후, 노출된 소자분리막(20)의 상부일부를 소정의 깊이로 식각하는 단계(도 2a, 도 3a)와, 상기 게이트 라인(30)의 측면 활성 영역(10)을 단결정 성장시켜 단결정 성장층(50)을 형성하는 단계(도 2b, 도 3b)와, 상기 구조의 상부전면에 층간 절연막(60)을 증착하는 단계(도 2c, 도 3c)와, 상기 층간 절연막(60)에 콘택홀을 형성하여 상기 게이트 라인(30)의 사이에 위치하는 단결정 성장층(50)을 노출시키는 단계(도 2d, 도 3d)와, 상기 구조의 상부전면에 도전층을 증착하고, 이를 평 탄화하여 상기 단결정 성장층(50)에 접속되는 콘택(70)을 형성하는 단계(도 2e, 도 3e)로 구성된다.
이하, 상기와 같이 구성되는 본 발명을 보다 상세히 설명한다.
먼저, 도 2a와 도 3a에 도시한 바와 같이, 실리콘 기판에 소자분리막(20)을 형성하여 활성 영역(10)을 정의한다.
그 다음, 소자 분리막(20)에 의해 활성 영역(10)이 정의된 기판 위에 게이트 산화막(31), 게이트 전극(35), 하드 마스크(36)를 증착하고 이를 패터닝하여 게이트 라인(30)을 형성한 후, 정션 형성용 이온 등과 같은 이온 주입 공정을 진행한다. 이때, 본 실시예에서는 게이트 전극(35)을 폴리실리콘막(32) 및 텅스텐실리사이드막(33)이 순차 적층되어 있는 구조로 형성하는 것이 바람직하며, 이때, 폴리실리콘막(32)은 300~2000Å 두께로 형성하고, 텅스텐실리사이드막(33)은 200~2000Å 두께로 형성한다. 또한, 게이트 산화막(31)은 30~300Å 두께로, 하드 마스크(36)는 질화물을 이용하여 300~3000Å 두께로 형성한다.
그리고, 상기 게이트 라인(30)에 측벽에 열산화막(도시하지 않음)과 버퍼산화막(41) 및 질화막(42)을 순차 적층되어 있는 스페이서(40)를 형성한다. 이때, 본 실시예에서는 열산화막의 두께는 20~200Å, 버퍼산화막(41)의 두께는 50~500Å 및 질화막(42)의 두께는 50~500Å으로 형성한다.
또한, 상기 게이트 라인(30)을 패터닝하는 식각 공정 시, 하부에 위치하는 게이트 산화막(31)은 10~200Å 정도 잔류 시켜 후속 이온 주입 공정 등과 같은 공정 진행 시, 버퍼 역할을 하도록 하는 것이 바람직하다.
그런 다음, 선택적 식각공정을 통해 상기 소자분리막(20)의 상부 일부분을 소정의 깊이로 식각한다. 특히, 상기 소자분리막(20)의 일부분 중 상기 활성 영역(10)과 인접하는 영역에 위치하는 소자분리막(20)을 50~500Å의 깊이로 식각하여 활성 영역(10)의 측벽 또한 50~500Å의 두께만큼 드러나게 하는 것이 바람직하다(도 3a 참조). 이는 후술하는 단결정 성장막 형성 공정 시, 단결정 성장막이 실리콘 기판의 상면뿐만 아니라 측면으로도 형성하게 하기 위함이다.
또한, 상기 소자분리막(20)은 습식 식각을 이용하여 식각하는 것이 바람직하며, 식각액은 BOE 용액이나 HF 용액을 사용할 수 있다.
그 다음, 도 2b와 도 3b에 도시한 바와 같이, 상기 활성 영역(10) 위에 형성되어 있는 상기 게이트 라인(30)에 의해 정의된 콘택 형성 영역을 단결정 성장시켜 단결정 성장층(50)을 형성한다. 이때, 상기 단결정 성장층(50)은 50~1000Å의 두께로 성장시킨다.
특히, 본 실시예에 따른 단결정 성장층(50)은 콘택 형성 영역에 비하여 큰 면적을 가지게 형성하는 것이 바람직하다. 이는 상기 단결정 성장층(50)의 상면은 양측 모서리 부분이 경사지게 성장되며, 이에 의하여 단결정 성장층(50)의 상면 면적을 더욱 증가시킬 수 있기 때문에 가능하다.
또한, 상기 단결정 성장층(50)을 활성 영역(10)의 상면을 기준으로 상면뿐만 아니라 식각된 소자 분리막(20)에 의해 노출된 측면으로도 성장되도록 진행하게 함으로써도 가능하다(도 3b 참조). 특히, 이는 상기 소자분리막(20)의 일부분 식각에 의한 것이며, 상기 단결정 성장층(50)의 면적은 그 하부의 활성 영역(10)에 비하여 상기 소자분리막(20)의 식각된 부분의 면적만큼 증가한다.
그 다음, 도 2c와 도 3c에 도시한 바와 같이, 상기 단결정 성장층(50)이 형성된 결과물 상부전면에 층간 절연막(60)을 증착한다. 이때, 상기 층간 절연막(60)은 산화막으로 이용하여 300~3000Å 두께로 증착하는 것이 바람직하다.
그리고, 상기 층간 절연막(60)을 게이트 라인(30)의 하드 마스크(36)가 드러나는 시점까지 화학기계적 연마하여 결과물을 평탄화한다. 즉, 상기 층간 절연막(60)은 게이트 라인(30)과 이웃하는 게이트 라인(30) 사이에만 잔류되어 있다.
그 다음, 도 2d와 도 3d에 도시한 바와 같이, 상기 증착된 층간 절연막(60)의 일부를 식각하여 상기 단결정 성장층(50)의 상부를 노출시키는 콘택홀(70)을 형성한다.
그 다음, 도 2e와 도 3e에 도시한 바와 같이, 상기 콘택홀(70)에 폴리실리콘과 같은 도전성 물질을 매립하여 상기 단결정 성장층(50)에 접하는 콘택(80)을 형성한다. 보다 상세하게, 상기 콘택(80)은 콘택홀(70)이 형성된 결과물 전면에 도전성 물질을 콘택홀의 깊이 두배 두께로 증착한 다음 이를 게이트 라인(30) 상면이 드러나는 시점까지 연마하여 상기 콘택홀(도 2d의 70 참조) 내부에만 잔류시켜 형성한다.
앞서 설명한 바와 같이, 본 발명은 접합 영역 및 하부 배선 등과 같은 하부 구조와 연결되는 콘택(80)의 면적을 단결정 성장막(50)을 이용하여 실질적으로 넓힘으로써, 소자가 고집적화되더라도 콘택과 하부 구조와의 접촉저항이 증가되는 것 을 방지할 수 있게 된다.
이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.
상기한 바와 같이 본 발명은 소자분리막의 일부를 식각하고, 그 주변의 소자영역을 단결정 성장시켜 콘택 형성 영역보다 면적이 넓은 단결정 성장층을 형성한 후, 그 단결정 성장층에 접하는 콘택을 형성하여 콘택의 접촉저항을 낮추는 효과가 있다.

Claims (7)

  1. 소자분리막에 의해 활성 영역이 정의된 실리콘 기판 위에 복수의 게이트 라인을 형성하는 단계와,
    상기 게이트 라인이 형성되지 않은 소자분리막의 일부분을 소정 깊이로 식각하는 단계와,
    상기 활성 영역 위에 형성되어 있는 상기 게이트 라인에 의해 정의된 콘택 형성 영역을 단결정 성장시켜 그 콘택 형성 영역에 비하여 면적이 큰 단결정 성장층을 형성하는 단계와,
    상기 단결정 성장층이 형성된 결과물 전면에 상기 게이트 라인을 매립하는 층간 절연막을 형성하는 단계와,
    상기 층간 절연막을 상기 게이트 라인의 상면이 드러나는 시점까지 평탄화하는 단계와,
    상기 평탄화된 층간 절연막을 선택적 식각하여 상기 단결정 성장층의 상부를 노출시키는 콘택홀을 형성하는 단계와,
    상기 콘택홀을 도전성 물질로 매립하여 콘택을 형성하는 단계를 포함하는 반도체 장치의 콘택 제조방법.
  2. 제1항에 있어서,
    상기 소자분리막의 일부분을 소정 깊이로 식각하는 단계는 상기 활성 영역과 인접하는 영역에 위치하는 소자분리막을 50~500Å의 깊이로 식각하는 반도체 장치의 콘택 제조 방법.
  3. 제2항에 있어서,
    상기 소자분리막은 BOE 용액이나 HF 용액을 이용하여 습식 식각하는 반도체 장치의 콘택 제조 방법.
  4. 제1항에 있어서,
    상기 단결정 성장층의 상면의 양 끝단은 경사지게 형성하는 반도체 장치의 콘택 제조방법.
  5. 제1항 또는 제4항에 있어서,
    상기 단결정 성장층은 50~1000Å의 두께로 성장시키는 반도체 장치의 콘택 제조방법.
  6. 제1항에 있어서,
    상기 단결정 성장층을 형성하는 단계는 상기 활성 영역의 상면을 기준으로 상면뿐만 아니라 식각된 소자 분리막에 의해 노출된 측면으로도 성장되도록 진행하는 반도체 장치의 콘택 제조방법.
  7. 제1항에 있어서,
    상기 콘택홀을 도전성 물질로 매립하여 콘택을 형성하는 단계는 상기 콘택홀이 형성된 결과물 전면에 도전성 물질을 상기 콘택홀의 깊이 두배 두께로 증착하는 단계와 상기 증착된 도전성 물질을 상기 게이트 라인 상면이 드러나는 시점까지 연마하여 상기 콘택홀 내부에만 잔류시키는 단계를 포함하여 이루어지는 반도체 장치의 콘택 제조방법.
KR1020040117281A 2004-12-30 2004-12-30 반도체 장치의 콘택 제조방법 KR100586551B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117281A KR100586551B1 (ko) 2004-12-30 2004-12-30 반도체 장치의 콘택 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117281A KR100586551B1 (ko) 2004-12-30 2004-12-30 반도체 장치의 콘택 제조방법

Publications (1)

Publication Number Publication Date
KR100586551B1 true KR100586551B1 (ko) 2006-06-08

Family

ID=37182361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117281A KR100586551B1 (ko) 2004-12-30 2004-12-30 반도체 장치의 콘택 제조방법

Country Status (1)

Country Link
KR (1) KR100586551B1 (ko)

Similar Documents

Publication Publication Date Title
CN100362627C (zh) 具有自对准节接触孔的半导体器件及其制造方法
US6963094B2 (en) Metal oxide semiconductor transistors having a drain punch through blocking region and methods for fabricating metal oxide semiconductor transistors having a drain punch through blocking region
US7211498B2 (en) Method of manufacturing an isolation layer of a flash memory
US10748909B2 (en) Methods of fabricating semiconductor devices
US7365400B2 (en) Semiconductor device and method for manufacturing the same
US6607955B2 (en) Method of forming self-aligned contacts in a semiconductor device
KR100505062B1 (ko) 반도체 소자의 제조방법
US6689654B2 (en) Methods of manufacturing integrated circuit devices having reduced contact resistance between a substrate and a contact pad while maintaining separation of the substrate and the contact pad
JP2003007820A (ja) 半導体素子のプラグ製造方法
US8823107B2 (en) Method for protecting the gate of a transistor and corresponding integrated circuit
KR100331848B1 (ko) 반도체 소자의 콘택 패드 형성 방법
KR100586551B1 (ko) 반도체 장치의 콘택 제조방법
KR100538882B1 (ko) 반도체 소자의 제조 방법
US6251723B1 (en) Method for manufacturing semiconductor memory device capable of improving isolation characteristics
US8178441B2 (en) Semiconductor device and method for manufacturing the same
TW202123424A (zh) 記憶裝置及其製造方法
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
KR20060104033A (ko) 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법
KR20040078413A (ko) 반도체소자의 콘택 형성방법
KR100620196B1 (ko) 반도체 소자의 제조 방법
KR100531460B1 (ko) 반도체소자의 제조 방법
KR20020017448A (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법
KR100925026B1 (ko) 반도체 소자 제조방법
KR20070032473A (ko) 반도체 소자의 제조방법
KR20040089394A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee