CN112447582B - 在衬底中形成沟槽隔离结构的方法 - Google Patents
在衬底中形成沟槽隔离结构的方法 Download PDFInfo
- Publication number
- CN112447582B CN112447582B CN201910805926.0A CN201910805926A CN112447582B CN 112447582 B CN112447582 B CN 112447582B CN 201910805926 A CN201910805926 A CN 201910805926A CN 112447582 B CN112447582 B CN 112447582B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- substrate
- mask
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种在衬底中形成沟槽隔离结构的方法,如下步骤:提供衬底;在衬底上形成阻挡层,所述阻挡层包括交替设置的第一区域及第二区域,第一区域及第二区域沿第一方向延伸,在第一区域设置有多个沿第一方向间隔设置的过孔,过孔暴露出所述衬底;形成覆盖层,覆盖层覆盖阻挡层的表面且填充过孔;图形化覆盖层,在覆盖层上形成开口,开口与阻挡层的第二区域对应;以覆盖层为掩膜,去除第二区域的阻挡层,形成沿第一方向延伸的沟槽,沟槽暴露出所述衬底;去除过孔内的覆盖层,过孔与所述沟槽连通;以第一区域保留的阻挡层为掩膜,去除部分衬底,在衬底上形成沟槽隔离结构。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种在衬底中形成沟槽隔离结构的方法。
背景技术
动态随机存储器(DRAM)是一种常用的半导体存储器件。由许多重复的存储单元组成。每个存储单元通常包括一个电容器和一个晶体管。晶体管的栅极与字线相连、漏极或源极与位线或电容器相连,字线上的电压信息号能够控制晶体管的打开或关闭,进而通过位线读取在电容器中的数据信息,或者通过位线将数据信息写入电容器中进行存储。数据以电荷形式存放在电容器之中,一般以无电荷代表“0”,有电荷代表”“1”,反之亦可。通常为了缩小器件尺寸,会在阵列排布的有源区区域设置纵横交错的字线和位线。
随着半导体集成电路器件特征尺寸的不断缩小,DRAM的关键尺寸也越来越小,难度也越来越大,制程越来越复杂,成本越来越高。如何简化工艺流程,降低成本,提高产能,成为半导体企业的主要目标。通常,需要在衬底中制备沟槽隔离结构,以形成阵列排布的有源区,从而进一步得到满足上述要求的器件。而现有的沟槽隔离结构的制备方法过于复杂,且成本较高,不能满足需求。
发明内容
本发明所要解决的技术问题是,提供一种在衬底中形成沟槽隔离结构的方法,其能够简化制备工艺,且大大降低成本,提高产品的竞争力。
为了解决上述问题,本发明提供了一种在衬底中形成沟槽隔离结构的方法,其包括如下步骤:提供衬底;在所述衬底上形成阻挡层,所述阻挡层包括交替设置的第一区域及第二区域,所述第一区域及所述第二区域沿第一方向延伸,在所述第一区域设置有多个沿所述第一方向间隔设置的过孔,所述过孔暴露出所述衬底;形成覆盖层,所述覆盖层覆盖所述阻挡层的表面且填充所述过孔;图形化所述覆盖层,在所述覆盖层上形成开口,所述开口与所述阻挡层的第二区域对应;以所述覆盖层为掩膜,去除所述第二区域的阻挡层,形成沿所述第一方向延伸的沟槽,所述沟槽暴露出所述衬底;去除所述过孔内的覆盖层,所述过孔与所述沟槽连通;以所述第一区域保留的所述阻挡层为掩膜,去除部分所述衬底,在所述衬底上形成沟槽隔离结构。
进一步,所述过孔的深度为30~70纳米。
进一步,在所述衬底上形成所述阻挡层之前,还包括如下步骤:在所述衬底上形成至少一层掩膜层,所述阻挡层设置在所述掩膜层上;在形成沟槽隔离结构的步骤之后,去除所述阻挡层及至少一层掩膜层。
进一步,所述掩膜层包括依次形成在衬底上的子刻蚀阻挡层、碳层、防反射涂层,所述阻挡层设置在所述防反射涂层上。
进一步,在形成沟槽隔离结构的步骤之后,去除所述阻挡层、所述碳层及所述防反射涂层。
进一步,在所述第一区域形成多个沿所述第一方向间隔设置的过孔的方法包括如下步骤:在所述衬底上形成所述阻挡层;在所述阻挡层上形成掩膜层;图形化所述掩膜层,在所述掩膜层上形成多个通孔,所述通孔对应需要形成过孔的区域设置;以所述掩膜层作为掩膜,图形化所述阻挡层,在所述第一区域形成多个沿所述第一方向间隔设置的所述过孔,所述过孔暴露出所述衬底。
进一步,所述掩膜层包括设置在所述阻挡层上的至少一层防反射涂层及设置在所述防反射涂层上的光阻层,所述通孔设置在所述光阻层上。
进一步,所述覆盖层包括填充层及掩膜层;形成所述覆盖层的步骤还包括:在所述阻挡层表面形成填充层,所述填充层覆盖所述阻挡层,并填充所述过孔;在所述填充层上形成掩膜层;图形化所述覆盖层的步骤还包括:图形化所述掩膜层,在所述掩膜层上形成所述开口,所述开口与所述阻挡层的第二区域对应。
进一步,所述填充层为碳填充层。
进一步,在所述覆盖层上形成开口的步骤还包括如下步骤:在所述覆盖层上形成第一掩膜层,所述第一掩膜层具有至少一初级开口,所述初级开口暴露出所述覆盖层;在所述初级开口的侧壁形成立壁,所述立壁之间具有间隙;去除所述第一掩膜层,使得多个立壁间隔设置;
形成第二掩膜层,所述第二掩膜层填充在所述立壁之间;去除所述立壁,形成至少一次级开口,所述次级开口的宽度小于所述初级开口的宽度,所述次级开口与所述阻挡层的第二区域对应。
进一步,在所述初级开口的侧壁形成立壁的方法还包括如下步骤:在所述第一掩膜层上覆盖介质层,所述介质层覆盖所述第一掩膜层、所述初级开口的侧壁及所述初级开口底部暴露的覆盖层;去除所述第一掩膜层表面、所述覆盖层表面的介质层,所述初级开口侧壁的介质层被保留,形成所述立壁。
本发明的优点在于,首先在阻挡层上形成过孔,以限定动态随机存储器的位线方向上的有源区的位置,再在阻挡层形成沟槽,在后续工艺中仅需去除所述过孔中填充的物质,而不需要再进行刻蚀形成所述过孔,简化了制备工艺,且大大降低成本,提高产品的竞争力。
附图说明
图1是本发明在衬底中形成沟槽隔离结构的方法的一具体实施方式的步骤示意图;
图2~图38是本发明在衬底中形成沟槽隔离结构的方法的一具体实施方式的工艺流程图。
具体实施方式
下面结合附图对本发明提供的在衬底中形成沟槽隔离结构的方法的具体实施方式做详细说明。
图1是本发明在衬底中形成沟槽隔离结构的方法的一具体实施方式的步骤示意图。请参阅图1,本发明在衬底中形成沟槽隔离结构的方法包括如下步骤:步骤S10,提供衬底;步骤S11,在所述衬底上形成阻挡层,所述阻挡层包括交替设置的第一区域及第二区域,所述第一区域及所述第二区域沿第一方向延伸,在所述第一区域设置有多个沿所述第一方向间隔设置的过孔,所述过孔暴露出所述衬底;步骤S12,形成覆盖层,所述覆盖层覆盖所述阻挡层的表面且填充所述过孔;步骤S13,图形化所述覆盖层,在所述覆盖层上形成开口,所述开口与所述阻挡层的第二区域对应;步骤S14,以所述覆盖层为掩膜,去除所述第二区域的阻挡层,形成沿所述第一方向延伸的沟槽,所述沟槽暴露出所述衬底;步骤S15,去除所述过孔内的覆盖层,所述过孔与所述沟槽连通;步骤S16,以所述第一区域保留的所述阻挡层为掩膜,去除部分所述衬底,在所述衬底上形成沟槽隔离结构。
图2~图36是本发明在衬底中形成沟槽隔离结构的方法的一具体实施方式的工艺流程图。
请参阅步骤S10及图2,提供衬底200。所述衬底200不限于单晶半导体者多晶半导体衬底,还可以是本征单晶硅衬底或者是轻微掺杂的硅衬底,进一步,可以为N型多晶硅衬底或P型多晶硅衬底。
进一步,在所述衬底200上形成至少一层掩膜层。在本具体实施方式中,所述掩膜层包括依次设置的子刻蚀阻挡层201、碳层202、防反射涂层203。即在本具体实施方式中,在所述衬底200上依次形成子刻蚀阻挡层201、碳层202、防反射涂层203。所述掩膜层的材料为与所述衬底200具有高刻蚀选择比的材料,在后续采用刻蚀液对衬底进行刻蚀的工艺中刻蚀液对衬底的刻蚀速率大,对掩膜层的刻蚀速率小,这使得在对衬底200进行刻蚀的过程中,掩膜层的图形不会被破坏,起到有效地遮挡作用。所述子刻蚀阻挡层201包括但不限于氧化物,例如二氧化硅。
请参阅步骤S11及图3~图8,在所述衬底200上形成阻挡层300。在本具体实施方式中,在所述防反射涂层203上形成所述阻挡层300。所述阻挡层300的材料包括但不限于氮化硅、氧化硅以及碳等其他同所述衬底200的材料之间存在较高选择比的材料。所述阻挡层300包括交替设置的第一区域300A及第二区域300B,所述第一区域300A及所述第二区域300B的分界线采用虚线绘示。在附图中示意性地绘示多个第一区域300A及多个第二区域300B。所述第一区域300A及所述第二区域300B沿第一方向延伸,如图7中Y方向所示。在本具体实施方式中,所述第一方向为与动态随机存储器的位线平行的方向。
在所述第一区域300A设置有多个沿所述第一方向间隔设置的过孔310。即在每一所述第一区域300A均设置有多个过孔310,所述过孔310沿所述第一方向间隔设置。可以理解的是,根据所述衬底的形状的不同,在不同的第一区域300A形成的过孔310的数量也不同。在该步骤中,采用过孔310限定动态随机存储器的位线方向上的有源区的位置。
所述过孔310暴露出所述衬底200,即所述过孔310贯穿所述阻挡层300。具体地说,在本具体实施方式中,所述过孔310贯穿所述阻挡层300,并暴露出所述防反射涂层203。进一步,所述过孔310的深度为30~70纳米。
下面举例说明在所述阻挡层300上形成所述过孔310的具体步骤。
请参阅图3,在所述防反射涂层203上形成所述阻挡层300。
请参阅图4,在所述阻挡层300上形成掩膜层,其中,所述掩膜层包括设置在所述阻挡层300上的至少一层防反射涂层320及设置在所述防反射涂层320上的光阻层330。在本具体实施方式中,仅绘示一层防反射涂层320,在本发明其他具体实施方式中,也可设置多层防反射涂层。
请参阅图5及图6,其中图6是沿图5的A-A线的横截面示意图,图形化所述光阻层330,形成通孔331,所述通孔331对应所述第一区域300A需要形成过孔的区域设置。在该步骤中,通过图形化的光阻层330定义出过孔的形状。其中,所述通孔331的形状可包括圆形、矩形或其他需要的形状。所述通孔331暴露出所述防反射涂层320。
请参阅图7及图8,其中图8是沿图7中A-A线的横截面示意图,进行刻蚀,依次去除暴露于所述通孔331的防反射涂层320及被去除的所述防反射涂层320下方的阻挡层300,在所述第一区域300A形成所述过孔310,所述过孔310暴露出所述防反射涂层203。在该步骤中,在刻蚀后,去除所述光阻层330及所述防反射涂层320。
请继续参阅步骤S12、图9及图10,其中,图10是沿图9中A-A线的横截面示意图,形成覆盖层400,所述覆盖层400覆盖所述阻挡层300的表面且填充所述过孔310。由于所述过孔310被所述覆盖层400覆盖,则在图9中采用虚线绘示所述过孔310。
其中,所述覆盖层400可包括多层结构。在本具体实施方式中,所述覆盖层400为多层结构,其包括填充层401及位于所述填充层401上的掩膜层。所述掩膜层包括至少一层防反射涂层402及位于所述防反射涂层402上的光阻层403。在图10中仅示意性绘示一层防反射涂层402,在其他具体实施方式中,还可设置多层防反射涂层。所述填充层401的材料优选为碳材料,其优点在于,在后续工艺中,碳材料更易于被去除,且不会影响其他结构。
请参阅步骤S13、图11~图24,图形化所述覆盖层400,在所述覆盖层400上形成开口410,所述开口410与所述阻挡层300的第二区域300B对应。
在形成所述开口410时,若是采用光罩图形化所述覆盖层400,进而直接形成所述开口410,其精度较差,不能满足需求,因此,本具体实施方式提供一种形成所述开口410的方法,其能够提高形成所述开口410的精度。具体说明如下:
请参阅图11及图12,其中图12为沿图11中的B-B线的横截面示意图,在所述覆盖层400上形成第一掩膜层。在本具体实施方式中,所述光阻层403作为所述第一掩膜层,在其他具体实施方式中,也可以在所述光阻层403上再形成第一掩膜层。
请参阅图13及图14,其中图14为沿图13中的B-B线的横截面示意图,在所述光阻层403上形成至少一初级开口404,所述初级开口404暴露出所述覆盖层中的防反射涂层402。
请参阅图15~图18,在所述初级开口404的侧壁形成立壁500,所述立壁500之间具有间隙。位于同一个初级开口404的两侧侧壁的立壁500之间具有间隙,该间隙的宽度小于所述初级开口404的宽度。由于所述立壁500形成在所述初级开口404的侧壁,则所述立壁500的宽度小于所述初级开口404的宽度。在该步骤中形成的立壁500的宽度与后续工艺中形成的沟槽700(请参阅图25)的宽度相同。
下面具体说明在本具体实施方式中制备所述立壁500的方法。
请参阅图15及图16,其中图16为沿图15中的B-B线的横截面示意图,在所述光阻层403上覆盖介质层600,所述介质层600覆盖所述光阻层403、所述初级开口404的侧壁及所述初级开口404底部暴露的防反射涂层402。所述介质层600包括但不限于氧化物层,例如二氧化硅层。
请参阅图17及图18,图18为沿图17中的B-B线的横截面示意图,去除所述光阻层403表面及所述防反射涂层402表面的介质层600,所述初级开口404侧壁的介质层600被保留,形成所述立壁500。在该步骤中,去除所述介质层600的方法包括但不限于光刻及刻蚀,其中,在刻蚀时以所述光阻层403为刻蚀停止层,进而形成所述立壁500。
请参阅图19及图20,其中图20为沿图19中B-B线的横截面示意图。去除所述光阻层403,使得多个立壁500彼此间隔设置。在该步骤中,可采用灰化等方法去除所述光阻层403。
请参阅图21及图22,其中图22为沿图21中B-B线的横截面示意图,形成第二掩膜层610,所述第二掩膜层610填充在所述立壁500之间。所述第二掩膜层610的材料为与所述立壁500及所述覆盖层400具有高选择比的材料。优选地,所述第二掩膜层610的材料为碳材料,其与所述立壁500及所述覆盖层400具有高选择比,且在后续工艺中,碳层更易于去除。
其中,在进行工艺制程时,所述第二掩膜层610也会覆盖所述立壁500的上表面,则可去除所述立壁500的上表面处及与该上表面平行的区域多余的第二掩膜层600,保留填充在立壁500之间的第二掩膜层610。
请参阅图23及图24,其中图24为沿图23中B-B线的横截面示意图,去除所述立壁500,形成至少一次级开口620,所述次级开口620的宽度小于所述初级开口404的宽度,所述次级开口620与所述阻挡层300的第二区域300B对应。在该步骤中形成的次级开口620即为所述开口410。所述次级开口620暴露出所述防反射涂层402。
上述形成开口410的方法并非是采用光罩直接形成,而是利用不同膜层之间的选择比形成所述开口410,其能够提高所述开口410的精度,进而使后续采用衬底形成的器件的性能得到提升。
请参阅步骤S14、图25及图26,其中图26为沿图25中B-B线的横截面示意图,以所述覆盖层400为掩膜,去除所述第二区域300B的阻挡层300,形成沿所述第一方向延伸的沟槽700,所述沟槽700暴露出所述衬底200。在本具体实施方式中,以所述第二掩膜层610、所述防反射涂层402及所述填充层401为刻蚀阻挡层刻蚀所述阻挡层300,进而在所述阻挡层300上形成沟槽700,所述沟槽700暴露出所述防反射涂层203。在该步骤中,所述第二区域300B处的阻挡层300全部被去除。
请参阅图27、图28及图29,其中图28为沿图27中B-B线的横截面示意图,图29为沿图27中A-A线的横截面示意图,在步骤S14之后,去除所述阻挡层300上的第二掩膜层610、所述防反射涂层402及所述填充层401,其中填充在所述过孔310内填充的填充层401并未被去除。
请参阅步骤S15、图30、图31及图32,其中图31为沿图30中B-B线的横截面示意图,图32为沿图30中A-A线的横截面示意图,去除所述过孔310内的填充层401。在去除所述填充层401后,所述过孔310与所述沟槽700连通。所述阻挡层300位于所述过孔310及所述沟槽700处的结构被去除,位于所述过孔310及所述沟槽700之外的区域被保留,即仅在所述第一区域300A有部分阻挡层300被保留。
请参阅步骤S16、图33、图34及图35,其中,图34为沿图33中B-B线的横截面示意图,图35为沿图33中A-A线的横截面示意图,以所述第一区域300A保留的所述阻挡层300为掩膜,去除部分所述衬底200,在所述衬底200上形成沟槽隔离结构800。在本具体实施方式中,以所述第一区域300A保留的所述阻挡层300、所述防反射涂层203、所述碳层202及所述子刻蚀阻挡层201为刻蚀阻挡层,在所述衬底200上形成所述沟槽隔离结构800。被所述沟槽隔离结构800围绕的衬底区域为后续需要形成器件的有源区。
进一步,在形成沟槽隔离结构800后,去除所述阻挡层300及至少一层掩膜层。在本具体实施方式中,请参阅图36、图37及图38,图37为沿图36中B-B线的横截面示意图,图38为沿图36中A-A线的横截面示意图,在形成沟槽隔离结构800后,去除所述阻挡层300、所述防反射涂层203及所述碳层202,所述子刻蚀阻挡层201被保留,其可作为后续工艺的结构使用。
本发明首先在阻挡层上形成过孔,以限定动态随机存储器的位线方向上的有源区的位置,再在所述阻挡层上形成沟槽,在后续工艺中仅需去除所述过孔中填充的物质,而不需要再进行刻蚀形成所述过孔,简化了制备工艺,且大大降低成本。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种在衬底中形成沟槽隔离结构的方法,其特征在于,包括如下步骤:
提供衬底;
在所述衬底上形成阻挡层,所述阻挡层包括交替设置的第一区域及第二区域,所述第一区域及所述第二区域沿第一方向延伸,在所述第一区域设置有多个沿所述第一方向间隔设置的过孔,所述过孔暴露出所述衬底;
形成覆盖层,所述覆盖层覆盖所述阻挡层的表面且填充所述过孔;
图形化所述覆盖层,在所述覆盖层上形成开口,所述开口与所述阻挡层的第二区域对应;
以所述覆盖层为掩膜,去除所述第二区域的阻挡层,形成沿所述第一方向延伸的沟槽,所述沟槽暴露出所述衬底;
去除所述过孔内的覆盖层,所述过孔与所述沟槽连通;
以所述第一区域保留的所述阻挡层为掩膜,去除部分所述衬底,在所述衬底上形成沟槽隔离结构。
2.根据权利要求1所述的在衬底中形成沟槽隔离结构的方法,其特征在于,所述过孔的深度为30~70纳米。
3.根据权利要求1所述的在衬底中形成沟槽隔离结构的方法,其特征在于,在所述衬底上形成所述阻挡层之前,还包括如下步骤:
在所述衬底上形成至少一层掩膜层,所述阻挡层设置在所述掩膜层上;
在形成沟槽隔离结构的步骤之后,去除所述阻挡层及至少一层掩膜层。
4.根据权利要求3所述的在衬底中形成沟槽隔离结构的方法,其特征在于,所述掩膜层包括依次形成在衬底上的子刻蚀阻挡层、碳层、防反射涂层,所述阻挡层设置在所述防反射涂层上。
5.根据权利要求4所述的在衬底中形成沟槽隔离结构的方法,其特征在于,在形成沟槽隔离结构的步骤之后,去除所述阻挡层、所述碳层及所述防反射涂层。
6.根据权利要求1所述的在衬底中形成沟槽隔离结构的方法,其特征在于,在所述第一区域形成多个沿所述第一方向间隔设置的过孔的方法包括如下步骤:
在所述衬底上形成所述阻挡层;
在所述阻挡层上形成掩膜层;
图形化所述掩膜层,在所述掩膜层上形成多个通孔,所述通孔对应需要形成过孔的区域设置;
以所述掩膜层作为掩膜,图形化所述阻挡层,在所述第一区域形成多个沿所述第一方向间隔设置的所述过孔,所述过孔暴露出所述衬底。
7.根据权利要求6所述的在衬底中形成沟槽隔离结构的方法,其特征在于,所述掩膜层包括设置在所述阻挡层上的至少一层防反射涂层及设置在所述防反射涂层上的光阻层,所述通孔设置在所述光阻层上。
8.根据权利要求1所述的在衬底中形成沟槽隔离结构的方法,其特征在于,所述覆盖层包括填充层及掩膜层;
形成所述覆盖层的步骤还包括:
在所述阻挡层表面形成填充层,所述填充层覆盖所述阻挡层,并填充所述过孔;
在所述填充层上形成掩膜层;
图形化所述覆盖层的步骤还包括:
图形化所述掩膜层,在所述掩膜层上形成所述开口,所述开口与所述阻挡层的第二区域对应。
9.根据权利要求8所述的在衬底中形成沟槽隔离结构的方法,其特征在于,所述填充层为碳填充层。
10.根据权利要求1所述的在衬底中形成沟槽隔离结构的方法,其特征在于,在所述覆盖层上形成开口的步骤还包括如下步骤:
在所述覆盖层上形成第一掩膜层,所述第一掩膜层具有至少一初级开口,所述初级开口暴露出所述覆盖层;
在所述初级开口的侧壁形成立壁,所述立壁之间具有间隙;
去除所述第一掩膜层,使得多个立壁间隔设置;
形成第二掩膜层,所述第二掩膜层填充在所述立壁之间;
去除所述立壁,形成至少一次级开口,所述次级开口的宽度小于所述初级开口的宽度,所述次级开口与所述阻挡层的第二区域对应。
11.根据权利要求10所述的在衬底中形成沟槽隔离结构的方法,其特征在于,在所述初级开口的侧壁形成立壁的方法还包括如下步骤:
在所述第一掩膜层上覆盖介质层,所述介质层覆盖所述第一掩膜层、所述初级开口的侧壁及所述初级开口底部暴露的覆盖层;
去除所述第一掩膜层表面、所述覆盖层表面的介质层,所述初级开口侧壁的介质层被保留,形成所述立壁。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910805926.0A CN112447582B (zh) | 2019-08-29 | 2019-08-29 | 在衬底中形成沟槽隔离结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910805926.0A CN112447582B (zh) | 2019-08-29 | 2019-08-29 | 在衬底中形成沟槽隔离结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112447582A CN112447582A (zh) | 2021-03-05 |
CN112447582B true CN112447582B (zh) | 2022-06-10 |
Family
ID=74742167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910805926.0A Active CN112447582B (zh) | 2019-08-29 | 2019-08-29 | 在衬底中形成沟槽隔离结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112447582B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113707609B (zh) | 2020-05-20 | 2023-07-18 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
CN113707608B (zh) | 2020-05-20 | 2023-09-26 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1302984A1 (en) * | 2001-10-09 | 2003-04-16 | STMicroelectronics S.r.l. | Protection structure against electrostatic discharges (ESD) for an electronic device integrated on a SOI substrate and corresponding integration process |
KR100467020B1 (ko) * | 2002-07-26 | 2005-01-24 | 삼성전자주식회사 | 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법 |
US7514323B2 (en) * | 2005-11-28 | 2009-04-07 | International Business Machines Corporation | Vertical SOI trench SONOS cell |
JP2012204615A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置 |
JP2013201184A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体記憶装置の製造方法 |
KR101974350B1 (ko) * | 2012-10-26 | 2019-05-02 | 삼성전자주식회사 | 활성 영역을 한정하는 라인 형 트렌치들을 갖는 반도체 소자 및 그 형성 방법 |
US9230982B1 (en) * | 2014-08-04 | 2016-01-05 | Sandisk Technologies Inc. | Protective structure to prevent short circuits in a three-dimensional memory device |
CN107946232B (zh) * | 2017-12-01 | 2023-05-26 | 长鑫存储技术有限公司 | 浅沟槽隔离结构阵列、半导体器件结构及制备方法 |
KR20190084731A (ko) * | 2018-01-09 | 2019-07-17 | 삼성전자주식회사 | 소자분리막을 갖는 반도체 소자 및 그 제조 방법 |
-
2019
- 2019-08-29 CN CN201910805926.0A patent/CN112447582B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112447582A (zh) | 2021-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111799261B (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
CN109309020B (zh) | 半导体结构 | |
EP4036960B1 (en) | Memory forming method and memory | |
CN112447582B (zh) | 在衬底中形成沟槽隔离结构的方法 | |
CN116113231A (zh) | 半导体结构及其制作方法 | |
US12041766B2 (en) | Manufacturing method of semiconductor device | |
CN210272359U (zh) | 半导体存储器 | |
US7638827B2 (en) | Semiconductor memory device | |
CN113345800A (zh) | 有源区阵列的形成方法及半导体结构 | |
CN104517955B (zh) | 半导体基板及其制造方法 | |
US11862513B2 (en) | Manufacturing method of semiconductor structure | |
CN110707044A (zh) | 形成半导体装置布局的方法 | |
CN115332062A (zh) | 栅极结构的制作方法 | |
JP7487324B2 (ja) | メモリの形成方法 | |
US9230967B2 (en) | Method for forming self-aligned isolation trenches in semiconductor substrate and semiconductor device | |
US6010953A (en) | Method for forming a semiconductor buried contact with a removable spacer | |
CN111025845B (zh) | 掩膜板和电容器阵列、半导体器件及其制备方法 | |
US11641736B2 (en) | Memory device and manufacturing method thereof | |
CN117529103B (zh) | 半导体结构及其形成方法 | |
CN114420640B (zh) | 半导体结构的制备方法及半导体结构 | |
US12114486B2 (en) | Semiconductor structure and method for forming the same | |
CN114496931B (zh) | 半导体结构及其形成方法 | |
KR101073134B1 (ko) | 스페이서패터닝을 이용한 매립패턴 형성 방법 | |
KR101067875B1 (ko) | 반도체 소자의 제조방법 | |
US20220216214A1 (en) | Semiconductor structure manufacturing method and semiconductor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |