CN111025845B - 掩膜板和电容器阵列、半导体器件及其制备方法 - Google Patents
掩膜板和电容器阵列、半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN111025845B CN111025845B CN201811173407.9A CN201811173407A CN111025845B CN 111025845 B CN111025845 B CN 111025845B CN 201811173407 A CN201811173407 A CN 201811173407A CN 111025845 B CN111025845 B CN 111025845B
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- annular
- array
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 265
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 509
- 239000000758 substrate Substances 0.000 claims description 58
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 238000011049 filling Methods 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 239000011229 interlayer Substances 0.000 claims description 24
- 239000011247 coating layer Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 229920005591 polysilicon Polymers 0.000 description 18
- 239000000463 material Substances 0.000 description 11
- 229910003481 amorphous carbon Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 oxygen ion Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2045—Exposure; Apparatus therefor using originals with apertures, e.g. stencil exposure masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种掩膜板和电容器阵列、半导体器件及其制备方法，能够通过一次曝光工艺制作出电容孔阵列以及围绕在电容孔阵列周围且具有波浪形侧壁的环形沟槽，所述环形沟槽的操作窗口较大，能够避免刻蚀不到位的情况，从而能够防止电容器阵列边界形成多余且较小的电容开口，进而提高最终制得的器件的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种掩膜板和电容器阵列、半导体器件及其制备方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成，每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
目前的DRAM制备工艺中，通常采用三张具有不同图案的掩膜板分别遮掩衬底及其上的膜层结构，并经过相应的曝光和蚀刻的步骤后，可以形成DRAM电容器阵列中的各个电容器所对应的电容孔，其中三张掩膜板的俯视图分别如图1a至1c所示，第一张掩膜板SP1在对应电容器阵列的区域具有沿第一方向延伸的线条L1，第二张掩膜板SP2在对应电容器阵列的区域具有沿第二方向(与第一方向呈小于或等于90度的夹角)延伸的线条L2，第三张掩膜板SP3具有对应电容器阵列的区域的一边界的波浪线L3。请参考图1d、图2a和图2b，掩膜板SP1和SP2交互遮掩的图形对应电容器阵列中的各个电容器所对应的电容孔110，第三张掩膜板SP3的波浪线L3的形状遮掩SP1和SP2交互遮掩形成的电容阵列的边界。这种电容器阵列的制作工艺至少存在以下缺点：
1、由于光学曝光的限制，第三掩膜板的图案很难成功转移到要求的衬底上的膜层结构的位置处；
2、在这三次遮掩步骤中，曝光工艺的偏移(over shift)，导致SP1至SP3三张掩膜板交互遮掩的电容器阵列边界处的图案容易对不准，出现多余图案，如图1d中的OD所示，这个多余图案OD对应的操作窗口很小,进而在定义电容器阵列(即电容孔110阵列)的同时还在电容器阵列边界上形成对应所述多余图案的电容开口110b，该电容开口110b由于膜层刻蚀不到位，因此相对电容孔110而言，尺寸较小且深度较浅。
此外，请参考图2c，目前为了使得DRAM中的电容器能够提高或维持足够高的电容值，通常会增加电容器中的下电极(bottom electrode)130的高度，以增大下电极和电容介质层之间的接触面积，同时还通过添加电极的横向连续支撑层(包括底层支撑层111、中间支撑层112以及顶层支撑层113)增加稳定性，但是横向支撑层会形成不平整的电容器阵列边界，在后续的形成导电接触插塞(CT)160工艺中，当向接触孔中填充金属导电材料来形成导电接触插塞160时，容易使得电容器阵列外围的接触孔侧壁产生裂缝(crack)103，该裂缝103有可能开裂到电容器阵列的不平整边界上，由此填充在裂缝中的金属导电材料会造成导电接触插塞160和电容器阵列边界之间直接发生短路，对DRAM的可靠性造成影响。
因此，需要一种新的掩膜板和电容器阵列、半导体器件及其制备方法，至少能够防止电容器阵列边界形成多余且较小的电容开口，提高器件的可靠性。
发明内容
本发明的一目的在于提供一种掩膜板，其含有电容器阵列图案，能够降低曝光次数，提高图案转移的精度，并降低成本，简化工艺，且能防止电容器阵列边界形成多余且较小的电容开口。
本发明的一目的在于提供一种电容器阵列、半导体器件及其制备方法，至少能够防止电容器阵列边界形成多余且较小的电容开口，提高器件可靠性。
为解决上述技术问题，本发明提供一种掩膜板，用于制作电容器阵列，所述掩膜板具有第一网格图案和环绕在所述第一网格图案周围的第一环形图案，所述第一网格图案由沿第一方向延伸的第一线条和沿第二方向延伸的第二线条交织而成，所述第一网格图案中的每个第一网格定义一个电容器的位置，所述第一环形图案包括紧挨并围绕在所述第一网格图案周围的环形沟道以及围绕在所述环形沟道远离所述第一网格图案一侧的外围图案，所述外围图案用于遮蔽所述环形沟道外围的区域。
可选地，所述第一线条和所述第二线条在所述第一网格图案的部分或所有的边界处交织形成不完全封闭的第一缺口，所述第一缺口与所述环形沟道连通。
可选地，所述第一方向和所述第二方向的夹角大于0度且小于90度，且所述第一线条或所述第二线条与所述外围图案的相应边界平行。
本发明还提供一种电容器阵列的制备方法，包括：
提供一衬底，形成交替层叠的牺牲层和支撑层于所述衬底上；
采用本发明所述的掩膜板并通过一次曝光工艺，形成图形化掩膜层于所述交替层叠的牺牲层及支撑层上，所述图形化掩膜层包括第二网格图案以及围绕在所述第二网格图案周围的第二环形图案，所述第二网格图案由沿第一方向延伸的第三线条和沿第二方向延伸的第四线条交织而成，所述网格图案中的每个第二网格定义一个电容器的位置，所述第二环形图案包括紧挨并围绕在所述第一网格图案周围的环形开口以及围绕在所述环形开口远离所述第二网格图案一侧的遮蔽区，所述遮蔽区用于遮蔽电容器阵列外围的区域；
以所述图形化掩膜层为掩膜，刻蚀所述支撑层和所述牺牲层，以形成电容孔阵列以及环绕在所述电容孔阵列外围的环形沟槽，且所述电容孔阵列中的各个电容孔和所述环形沟槽均依次贯穿所述支撑层及所述牺牲层以暴露出所述衬底的表面；
形成下电极层于各个所述电容孔的侧壁和底壁以及所述环形沟槽的侧壁和底壁上，且所述下电极层具有对应各个所述电容孔的筒状结构；
去除所述牺牲层并保留所述支撑层，以形成横向支撑层，所述横向支撑层连接所述下电极层的多个所述筒状结构；
依次形成电容介质层、上电极层于所述下电极层的内外表面上；以及，
形成上电极填充层于所述上电极层的表面上，所述上电极填充层填满所述上电极层中的间隙。
可选地，所述第一方向和所述第二方向的夹角大于0度且小于90度，且所述第三线条的侧壁或所述第四线条的侧壁与所述环形图案的遮蔽区的相应侧壁平行。
可选地，在所述第二网格图案的至少一个边界处，所述第三线条和所述第四线条在所述边界处交织形成侧壁不完全封闭的第二缺口，所述第二缺口在所述不完全封闭的侧壁处与所述第二环形图案的环形开口连通。
可选地，所述环形沟槽紧挨所述电容孔阵列的所有侧壁中，部分或全部为波浪形侧壁。
可选地，在去除所述牺牲层之前，先刻蚀去除所述环形沟槽远离所述电容孔阵列的侧壁上以及部分底壁上的下电极层；在去除所述牺牲层之后，形成的所述横向支撑层包括围绕在各个所述筒状结构外壁上并连接相邻的所述筒状结构的第一部分以及围绕在所述筒状结构的阵列外围的第二部分，所述第一部分和所述第二部分之间为暴露出所述衬底表面的所述环形沟槽，所述第一部分面向所述第二部分的边界侧壁中的部分或全部为波浪形侧壁，所述下电极层覆盖在所述第一部分面向所述环形沟槽的侧壁上并延伸覆盖在所述环形沟槽的部分底壁上，所述下电极层覆盖在所述第一部分的外侧壁上的部分形成下电极墙体，所述下电极墙体具有平整的外侧壁和波浪形的内侧壁。
可选地，所述的电容器阵列的制备方法还包括：形成上电极覆盖层于所述上电极填充层的表面上；
刻蚀去除所述电容孔阵列外围的上电极覆盖层、上电极填充层、上电极层以及电容介质层，以暴露出所述电容孔阵列外围的衬底表面；
形成层间介质层于所述上电极覆盖层以及暴露出的所述衬底的表面上；以及，
形成多个导电接触插塞于所述层间介质层中，其中一所述导电接触插塞与所述上电极填充层电接触，另一所述导电接触插塞与所述电容孔阵列外围的衬底中的导电结构电接触。
可选地，各个所述电容孔底部的衬底中形成有电容接触节点，所述环形沟槽底部的衬底中形成有环形导电接触带，所述下电极层分别与所述电容接触节点和所述环形导电接触带电性接触。
本发明还提供一种半导体器件的制备方法，包括：采用本发明所述的电容器阵列的制备方法制备电容器阵列。
本发明还提供一种电容器阵列，包括：
衬底；
下电极层，设置在所述衬底上，且具有呈阵列排布的多个筒状结构；
横向支撑层，所述横向支撑层具有围绕在各个所述筒状结构外壁上并连接相邻的所述筒状结构的第一部分，所述横向支撑层的所述第一部分位于所述筒状结构的阵列外围的所有的边界外侧壁中的部分或全部为波浪形侧壁；所述下电极层覆盖在所述第一部分的外侧壁上的部分形成下电极墙体，所述下电极墙体具有平整的外侧壁和波浪形的内侧壁；
电容介质层，覆盖在所述下电极层的内外表面上；
上电极层，覆盖于所述电容介质层的表面上；以及，
上电极填充层；覆盖在所述上电极层的表面上并填满所述上电极层中的间隙，所述上电极填充层具有平整的外侧壁。
可选地，所述横向支撑层还具有围绕在所述筒状结构的阵列外围的第二部分，所述第二部分和所述第一部分之间为暴露出所述衬底表面的环形沟槽，所述第一部分面向所述第二部分的侧壁为所述第一部分的外侧壁，所述第一部分的所有的外侧壁中的部分或全部为波浪形侧壁，所述下电极层覆盖在所述第一部分的外侧壁上并延伸覆盖在所述环形沟槽的部分底壁上。
可选地，所述的电容器阵列还包括上电极覆盖层，所述上电极覆盖层覆盖在所述上电极填充层的表面上，所述上电极覆盖层、上电极填充层、上电极层以及电容介质层均延伸覆盖在部分所述环形沟槽的底壁上，并暴露出所述环形沟槽外围的所述第二部分。
可选地，所述的电容器阵列还包括层间介质层以及多个导电接触插塞，所述层间介质层覆盖在所述上电极覆盖层以及所述第二部分上，多个所述导电接触插塞均形成于所述层间介质层中，其中一所述导电接触插塞与所述上电极填充层电接触，另一所述导电接触插塞与所述电容孔阵列外围的衬底中的导电结构电接触。
可选地，所述横向支撑层的所述第一部分包括一顶层支撑层、至少一层中间支撑层及一底层支撑层，所述顶层支撑层位于所述筒状结构的顶部外围，所述中间支撑层位于所述筒状结构的中间部位，所述底层支撑层位于所述筒状结构的底部外围。
可选地，各个所述电容孔底部的衬底中形成有电容接触节点，所述环形沟槽底部的衬底中形成有环形导电接触带，所述下电极层分别与所述电容接触节点和所述环形导电接触带电性接触。
本发明还提供一种半导体器件，包括如本发明所述的电容器阵列。
综上所述，本发明的技术方案具有以下有益效果：
1、本发明的掩膜板，具有第一网格图案以及依次环绕在所述第一网格图案外围的环形沟道和外围图案，可以实现一次曝光形成所需的图形化掩膜层的工艺，能够大大降低电容器阵列制备工艺中的曝光次数，简化电容器阵列制备工艺，降低工艺成本，并可以避免现有技术中通过三张掩膜板来形成图形化掩膜层所需的图形时的图案对准偏移问题，大大提高图案转移的精度，且能防止电容器阵列边界形成多余且较小的电容开口。
2、本发明的电容器阵列的制备方法，由于采用本发明的掩膜板，因此可以通过一次曝光形成特殊设计的图形化掩膜层，工艺简单，成本低；且所述图形化掩膜层包括第二网格图案以及围绕在所述第二网格图案周围的第二环形图案，所述第二网格图案由沿第一方向延伸的第三线条和沿第二方向延伸的第四线条交织而成，所述第二网格图案中的每个第二网格定义一个电容器的位置，所述第二环形图案包括紧挨并围绕在所述第二网格图案周围的环形开口以及围绕在所述环形开口远离第二网格图案一侧的遮蔽区，所述遮蔽区用于遮蔽电容器阵列外围的区域，之后以图形化掩膜层为掩膜，刻蚀牺牲层和支撑层后，能够制作出电容孔阵列以及围绕在电容孔阵列周围且具有波浪形侧壁的环形沟槽，环形沟槽的操作窗口较大，能够避免刻蚀不到位的情况，从而能够防止电容器阵列边界形成多余且较小的电容开口，进而提高最终制得的器件的可靠性。进一步地，在去除所述牺牲层之前，先刻蚀去除所述环形沟槽远离所述电容孔阵列的侧壁及其部分底壁上的下电极层，形成具有平整的外侧壁和波浪形的内侧壁的下电极墙体，从而使得电容器阵列具有平整的边界，能够避免现有的电容器阵列不平整边界造成导电接触插塞工艺中的裂缝问题以及所述裂缝导致的短路问题。此外，因为下电极层之间添加有横向支撑层(因此制得的电容器阵列的稳定性得到提高。
3、本发明的半导体器件的制备方法，因为采用本发明的电容器阵列的制备方法，因此制得的器件的可靠性得到改善，适用于动态随机存储器的制作。
4、本发明的电容器阵列，其横向支撑层围绕在各个所述筒状结构外壁上的第一部分的所有边界外侧壁中的部分或全部为波浪形侧壁；所述下电极层还具有覆盖在所述第一部分的外侧壁上的下电极墙体，所述下电极墙体具有平整的外侧壁和波浪形的内侧壁，从而能够避免现有的电容器阵列不平整边界造成导电接触插塞工艺中的裂缝问题以及所述裂缝导致的短路问题。
5、本发明的半导体器件，因为采用本发明的电容器阵列，因此器件的可靠性得到改善，适用于动态随机存储器。
附图说明
图1a至图1c为现有技术中电容器阵列的制备过程中所需的三张掩膜板的俯视结构示意图。
图1d为图1a至图1c所示的掩膜板图案对准时出现偏移情况的示意图。
图2a为采用图1a至图1c所示的掩膜板图案对准偏移后的图案掩膜而制作的电容孔阵列的俯视结构示意图；
图2b为沿途2a中的BB’线的剖面结构示意图。
图2c为基于图2b的结构制备出的电容器阵列的剖面结构示意图。
图3为本发明的电容器阵列的制备方法的流程示意图。
图4为本发明一实施例在执行图3所示的制备方法中的步骤S1后的剖面结构示意图。
图5a为在执行图3所示的制备方法中的步骤S2后的俯视结构示意图。
图5b为沿图5a中的AA’线的剖面结构示意图。
图6a为在执行图3所示的制备方法中的步骤S3后的俯视结构示意图。
图6b为沿图6a中的BB’线的剖面结构示意图。
图7a为在执行图3所示的制备方法中的步骤S5后的俯视结构示意图。
图7b为沿图7a中的BB’线的剖面结构示意图。
图8为本发明一实施例在执行图3所示的制备方法中的步骤S6后的剖面结构示意图。
图9为本发明一实施例在执行图3所示的制备方法中的步骤S7中沉积上电极填充层和上电极覆盖层后的剖面结构示意图。
图10a为本发明一实施例在执行图3所示的制备方法中的步骤S7中刻蚀上电极覆盖层至电容介质层后的剖面结构示意图。
图10b为本发明另一实施例在执行图3所示的制备方法中的步骤S7中刻蚀上电极覆盖层至电容介质层后的剖面结构示意图。
图11为本发明一实施例在执行图3所示的制备方法中的步骤S8后的剖面结构示意图。
图12为本发明另一实施例在执行图2所示的制备方法中的步骤S2后的俯视结构示意图。
图13为本发明另一实施例在执行图2所示的制备方法中的步骤S3后的剖面结构示意图。
图14为本发明一实施例的掩膜板的俯视结构示意图。
图15为本发明另一实施例的掩膜板的俯视结构示意图。
其中，附图标记如下：
100-衬底；
101-电容接触节点；
102-环形导电接触带；
102a-外围接触节点；
103-裂缝；
110-电容孔；
110a-筒状结构；
110b-电容开口；
110c-环形沟槽；
110c1-第一侧壁；
110c2-第二侧壁
111-底层支撑层；
112-中间支撑层；
113-顶层支撑层；
121-第一牺牲层；
122-第二牺牲层；
123-多晶硅层；
124-无定型碳层；
125-抗反射涂层；
126-图形化掩膜层；
126a-第三线条；
126b-第四线条；
126c-第二网格；
126d-第二缺口；
126e-环形开口；
126f-遮蔽区；
130-下电极层；
130a-下电极墙体的平整的外侧壁
130b-下电极墙体的波浪形的内侧壁
1301-下电极墙体；
1302-下电极层填充在电容孔中的部分；
131-电容介质层；
132-上电极层；
133-上电极填充层；
140-上电极覆盖层；
150-层间介质层；
160-导电接触插塞；
201-外围图案；
202--第一线条；
203--第二线条；
204-第一网格；
205-环形沟道；
SP1-第一张掩膜板；
SP2-第二张掩膜板；
SP3-第三张掩膜板；
L1-第一张掩膜板中的线条；
L2-第二张掩膜板中的线条；
L3-第三张掩膜板中的波浪线；
OD-图案对准时偏移造成的多余图案；
D1-第一线条的边界与遮蔽区之间的水平距离；
D2-第二线条的边界与遮蔽区之间的水平距离。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的技术方案作详细的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图14和图5a，本发明还提供一种掩膜板，所述掩膜板可以用于制作下文中所述的本发明的电容器阵列的制备方法中所需的图形化掩膜层126，所述掩膜板具有与所述图形化掩膜层126的所有图案相对应的图案。具体地，所述掩膜板具有第一网格图案和环绕在所述第一网格图案周围的第一环形图案，所述第一网格图案由沿第一方向延伸的第一线条202和沿第二方向延伸的第二线条203交织而成，所述第一网格图案中的每个第一网格204定义一个电容器的位置，所述第一环形图案包括紧挨并围绕在所述第一网格图案周围的环形沟道205以及围绕在所述环形沟道205远离所述第一网格图案一侧的外围图案201，所述外围图案201用于遮蔽第一网格图案外围的相应区域，即用于制作所述图形化掩膜层126的遮蔽区126f，所述环形沟道205用于制作图形化掩膜层126的环形开口125，所述第一网格图案中的第一线条202用于制作图形化掩膜层126的第三线条126a，所述掩膜板的网格图案中的第二线条203用于制作图形化掩膜层126的第四线条126b，所述掩膜板的第一网格204用于制作图形化掩膜层126的第二网格126c。本实施例中，所述掩膜板的第一线条202延伸的第一方向和所述第二线条203延伸的第二方向之间的夹角大于0度且小于90度，且所述掩膜板的所述第二线条203的侧壁与所述外围图案201的相应侧壁平行，在所述掩膜板的所述网格图案的所有边界处，所述第一线条202的边界到所述外围图案201的边界之间的水平距离D1小于所述第二线条203的边界到所述外围图案201的边界之间的水平距离D2，由此使得所述第一线条202和所述第二线条203在各个所述边界处交织形成不完全封闭的第一缺口206，该第一缺口206与所述环形沟道205连通，并用于制作所述图形化掩膜层126的第二缺口126d。
请参考图15所示，在本发明的另一实施例中，所述掩膜板的第一线条202延伸的第一方向和所述第二线条203延伸的第二方向之间的夹角大于0度且小于90度，且所述掩膜板的所述第二线条203的侧壁与所述外围图案201的相应侧壁平行，在所述掩膜板的所述第一网格图案的所有边界处，所述第一线条202的边界到所述外围图案201的边界之间的水平距离等于所述第二线条203的边界到所述外围图案201的边界之间的水平距离，均为D1，由此使得所述掩膜板的第一网格图案的其中两个相对的边界处的所述第一线条202和所述第二线条203交织且正好完全相接，不会形成上述实施例中的第一缺口206，而在另外两个相对的边界处，所述第三线条126a和所述第四线条126b交织形成第一缺口206，由此基于该掩膜板制作的图形化掩膜层的网格图案中，部分边界有第二缺口126d，部分边界没有第二缺口126d。请参考图7a，以基于该掩膜板制作的图形化掩膜层为掩膜，刻蚀相应膜层后，形成的环形沟槽110c紧挨电容孔110阵列的所有侧壁中，对应没有第二缺口126d的第一侧壁110c1为平整侧壁，对应第二缺口126d的第二侧壁110c2为波浪形侧壁。
综上所述，本发明的掩膜板，具有第一网格图案以及依次环绕在所述第一网格图案外围的环形沟道和外围图案，在用于制备电容器阵列的工艺中，可以实现一次曝光形成所需的图形化掩膜层的工艺，能够大大降低电容器阵列制备工艺中的曝光次数，简化电容器阵列制备工艺，降低工艺成本，并可以避免现有技术中通过三张掩膜板来形成图形化掩膜层所需的图形时的图案对准偏移问题，大大提高图案转移的精度，且能防止电容器阵列边界形成多余且较小的电容开口。
请参考图3，本发明一实施例提供一种电容器阵列的制备方法，包括以下步骤：
S1，提供一衬底，形成交替层叠的牺牲层和支撑层于所述衬底上；
S2，采用本发明的掩膜板并通过一次曝光工艺，形成图形化掩膜层于所述交替层叠的牺牲层及支撑层上，所述图形化掩膜层包括第二网格图案以及围绕在所述第二网格图案周围的第二环形图案，所述第二网格图案由沿第一方向延伸的第三线条和沿第二方向延伸的第四线条交织而成，所述第二网格图案中的每个第二网格定义一个电容器的位置，所述第二环形图案包括紧挨并围绕在所述第二网格图案周围的环形开口以及围绕在所述环形开口远离第二网格图案一侧的遮蔽区，所述遮蔽区用于遮蔽电容器阵列外围的区域；
S3，以所述图形化掩膜层为掩膜，刻蚀所述支撑层和所述牺牲层，以形成电容孔阵列以及环绕在所述电容孔阵列外围的环形沟槽，且所述电容孔阵列中的各个电容孔和所述环形沟槽均依次贯穿所述支撑层及所述牺牲层以暴露出所述衬底的表面；
S4，形成下电极层于各个所述电容孔的侧壁和底壁以及所述环形沟槽的侧壁和底壁上，且所述下电极层具有对应各个所述电容孔的筒状结构；
S5，去除所述牺牲层并保留所述支撑层，以形成横向支撑层，所述横向支撑层连接所述下电极层的多个所述筒状结构；
S6，依次形成电容介质层、上电极层于所述下电极层的内外表面上；
S7，形成上电极填充层于所述上电极层的表面上，所述上电极填充层填满所述上电极层中的间隙；
S8，形成层间介质层于上电极填充层上，并形成多个导电接触插塞于所述层间介质层中。
下面结合各个步骤的相应的结构示意图，进一步解释说明本实施例中电容器阵列的制备方法。
请参考图4，在步骤S1中，提供一衬底100，所述衬底100可以包含用于形成电容器阵列的器件区(未图示)以及位于所述器件区(未图示)外围的外围区(未图示)，所述器件区(未图示)与所述外围区(未图示)可以通过浅沟槽隔离结构(未图示)隔离开。所述衬底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料。在所述器件区的衬底100中还形成有呈阵列排布的多个电容接触节点101，所述电容接触节点101可以呈六方阵列排布，与后续制作的电容器阵列的排布相对应，且所述电容接触节点101与后续所形成的电容器的下电极层电性连接；在外围区的衬底100中还形成有环形导电接触带102以及外围接触节点102a等导电结构，环形导电接触带102，用于形成围绕在电容器阵列外围并保护电容器阵列的护城河结构，外围接触节点102a用于与后续形成的导电接触插塞电接触。当然，所述衬底100中还可以形成浅沟槽隔离结构、晶体管等其他的器件结构，本发明对此不做限定。可以通过化学气相沉积工艺在所述衬底100的表面上依次形成底层支撑层111、第一牺牲层121、中间支撑层112、第二牺牲层122以及顶层支撑层113，即在衬底100上交替层叠牺牲层和支撑层。其中底层支撑层111一方面用于对后续形成的下电极层进行底部支撑，另一方面还用于隔离衬底100的内部元件与上方的电容器等元件。所述底层支撑层111、中间支撑层112和顶层支撑层113的材质包含但不限于氮化硅，第一牺牲层121、第二牺牲层122的材质包含但不限于氧化硅。在本发明的其他实施例中，为了对下电极层进行更好的支撑，底层支撑层111和顶层支撑层113之间还可以层叠两层以上的中间支撑层112，相邻中间支撑层之间有牺牲层进行隔离。
请参考图5a与图5b所示，在步骤S2中，首先通过化学气相沉积工艺在顶层支撑层113上沉积多晶硅层123和无定型碳层124，并通过旋转涂覆工艺在无定型碳层124上依次形成抗反射层125以及光刻胶层126。接着，可以采用图14所示的掩膜板来对所述光刻胶层进行一次光刻(即包含一次曝光工艺)，形成图形化掩膜层126，所述图形化掩膜层126包括对应掩膜板的第一网格图案的第二网格图案以及围绕在所述第二网格图案周围并对应所述掩膜板的第一环形图案的第二环形图案，所述第二网格图案由沿第一方向延伸的第三线条126a(与掩膜板中的第一线条202相对应)和沿第二方向延伸的第四线条126b(与掩膜板中的第二线条203相对应)交织而成，所述第二网格图案中的每个第二网格126c定义一个电容器的位置，所述环形图案包括紧挨并围绕在所述网格图案周围的环形开口126e(与掩膜板中的环形沟道205相对应)以及围绕在所述环形开口126e远离所述第二网格图案一侧的遮蔽区126f(与掩膜板中的外围图案201相对应)，所述遮蔽区126f用于遮蔽电容器阵列外围的区域。本实施例中，所述第一方向和所述第二方向的夹角大于0度且小于90度，且所述第四线条126b的侧壁与所述第二环形图案的遮蔽区126f的相应侧壁平行，在所述第二网格图案的所有边界处，所述第三线条126a的边界到所述遮蔽区126f的边界之间的水平距离D1小于所述第四线条126b的边界到所述遮蔽区126f的边界之间的水平距离D2，由此使得所述第三线条126a和所述第四线条126b在各个所述边界处交织形成侧壁不完全封闭的第二缺口126d(与掩膜板中的第一缺口206相对应)，所述第二缺口126d在其所述不完全封闭的侧壁处与所述环形图案的环形开口126e连通。其中，多晶硅层123起到硬掩膜的作用，在本发明的其他实施例中，可以替代为氮氧化硅或金属氮化物等合适材料。在本发明的其他实施例中，还可以省略无定型碳层125的设置。
请参考图6a和6b所示，在步骤S3中，首先，以所述图形化掩膜层126为掩膜，依次刻蚀抗反射层125和无定型碳层124，刻蚀停止在多晶硅层123的表面上；然后采用氧离子灰化工艺去除所述图形化掩膜层126以及抗反射层125，以防止光刻胶和抗反射层材料在后续刻蚀工艺中产生大量的聚合有机物残留，影响电容孔的刻蚀效果；接着，以无定型碳层124为掩膜，刻蚀多晶硅层124，刻蚀停止在顶层支撑层113的表面上，以将图案转移到多晶硅层124中；然后去除所述无定型碳层124；接着，以所述多晶硅层为掩膜，采用各向异性的刻蚀工艺依次对所述顶层支撑层113、第二牺牲层122、中间支撑层112、第一牺牲层121以及底层支撑层111进行刻蚀，以形成呈阵列排布的多个电容孔110以及环绕在所述电容孔110阵列外围的环形沟槽110c，然后去除所述多晶硅层123。各个电容孔110对应图形化掩膜层126中的第二网格126c，环形沟槽110c对应环形开口126e和第二缺口126d的组合，且各个所述电容孔110依次贯穿所述顶层支撑层113、第二牺牲层122、中间支撑层112、第一牺牲层121以及底层支撑层111，以暴露出所述衬底100中的电容接触节点101的表面，可选的，所有的电容孔110呈六方密堆积排布。此外，电容孔110可以是倒梯形孔、矩形孔等，其侧壁可以是不规则形貌，如具有曲线侧壁等，在此不做具体限制。本实施例中，由于步骤S2中采用图14所示的掩膜板形成图形化掩膜层126，请参考图5a，该图形化掩膜层126中，所述第三线条126a和所述第四线条126b在各个所述网格图案的边界处交织均形成侧壁不完全封闭的第二缺口126d，因此，环形沟槽110c紧挨电容孔110阵列的所有侧壁110c1、110c2均为波浪形侧壁。但本发明的技术方案并不仅仅限定于此，当在步骤S2中采用图15所示的掩膜板来形成图形化掩膜层126时，请参考图12，在该图形化掩膜层126中，所述第一方向和所述第二方向的夹角大于0度且小于90度，且所述第四线条126b的侧壁与所述第二环形图案的遮蔽区126f的相应侧壁平行，在所述第二网格图案的所有边界处，所述第三线条126a的边界到所述遮蔽区126f的边界之间的水平距离等于所述第四线条126b的边界到所述遮蔽区126f的边界之间的水平距离，均为D1，此时，所述第二网格图案其中两个相对的边界处的所述第三线条126a和所述第四线条126b交织且正好完全相接，没有形成第二缺口126d，另外两个相对的边界处，所述第三线条126a和所述第四线条126b交织均形成有侧壁不完全封闭的第二缺口126d，因此，环形沟槽110c紧挨电容孔110阵列的所有侧壁中，对应没有第二缺口126d的第一侧壁110c1为平整侧壁，对应第二缺口126d的第二侧壁110c2为波浪形侧壁。
上述各实施例中，所述图形化掩膜层126中的环形开口126e的宽度均匀，但本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，环形开口126e位于所述网格图案的一侧边界处的宽度可以不同于位于所述网格图案的另一侧边界处的宽度。
此外，可以理解的是，由于需要在所述交替层叠的支撑层和牺牲层中形成所述电容孔110，进而在后续可在所述电容孔110的底壁和侧壁上形成具有一筒状结构的下电极(即下电极层130)，可见，用于形成所述电容孔110的叠层的总高度可界定出后续形成的下电极层130中的各个筒状结构的高度，因此，可通过增加所述第一牺牲层121和第二牺牲层122的厚度，来增大后续所形成的电容器的下电极高度，从而可增加电容器的下电极表面积，进而可提高形成的电容器的电容值。
请参考图7a和7b所示，在步骤S4中，形成一下电极层130覆盖于所述电容孔110的侧壁和底壁以及所述环形沟槽110c的侧壁和底壁上。所述下电极层130位于所述电容孔110中的部分，其形貌与所述电容孔110的形貌一致，从而使得位于各个所述电容孔110中的所述下电极层130构成一筒状结构110a，所有的筒状结构110a呈阵列排布。具体的，所述下电极层130可在沉积工艺的基础上结合平坦化工艺形成，例如，首先，可以采用物理气相沉积或化学气相沉积等工艺形成一电极材料层于所述顶层支撑层113、第二牺牲层122、中间支撑层112、第一牺牲层121、底层支撑层111以及被暴露出的衬底100的表面上；接着，执行平坦化工艺(例如，化学机械研磨工艺CMP)，去除电极材料层中位于所述顶层支撑层113上方的部分，从而使剩余的电极材料层仅形成在所述电容孔110和所述环形沟槽110c中，以构成具有多个筒状结构110a的下电极层130。此外，在本实施例中，所述电容接触节点101通过所述电容孔110暴露出来，从而使得所形成筒状结构110a的底部(下电极层130填充在电容孔110中部分的底部)能够与所述电容接触节点101电性连接。所述环形导电接触带102通过环形沟槽110c暴露出来，从而使得所形成的下电极层130延伸覆盖在环形沟槽110c的底壁上的部分1302能够与所述环形导电接触带102电性连接。
进一步的，所述下电极层130可以是多晶硅电极或金属电极。当下电极层130为金属电极时，还可以采用氮化钛(TiN)和Ti层叠结构。当下电极层130为多晶硅电极时，可以采用零掺杂和/或掺杂的多晶硅材料形成。
请继续参考图7a和7b所示，在步骤S5中，首先，可以采用图形化保护层(未图示)将环形沟槽110c部分底壁和紧挨筒状结构110a阵列的侧壁以及各个筒状结构110a中的下电极层130保护起来，刻蚀去除被暴露出的所述环形沟槽110c中的下电极层130部分，从而形成围绕在筒状结构110a阵列外围的下电极墙体1301，所述下电极墙体1301具有平整的外侧壁130a和波浪形的内侧壁130b。然后，去除各个所述的牺牲层并保留各个所述的支撑层，所有的所述支撑层组成横向支撑层，以横向连接所述下电极层130的多个筒状结构的外壁，以在各个所述筒状结构的侧壁上对下电极层130进行支撑。具体的，所述顶层支撑层113位于所述下电极层130的多个筒状结构110a的顶部外围，所述中间支撑层112位于所述下电极层130的多个筒状结构110a的中间部位，底层支撑层111位于所述下电极层130的多个筒状结构110a的底部外围。其中，去除各个所述的牺牲层的具体过程包括：形成第一开口(未图示)于所述顶层支撑层113并暴露出所述第二牺牲层122；可以采用湿法刻蚀工艺刻蚀去除所述第二牺牲层122；形成第二开口于所述中间支撑层112中以暴露出所述第一牺牲层121；采用湿法刻蚀工艺刻蚀去除所述第一牺牲层121；其中，一个所述第一开口仅与一个所述电容孔110交叠，或者一个所述第一开口同时与多个所述电容孔110交叠；一个所述第二开口仅与一个所述电容孔110交叠，或者一个所述第二开口同时与多个所述电容孔110交叠。此外，所述第二开口可以与所述第一开口完全对齐。在去除所述牺牲层之后，形成的所述横向支撑层包括围绕在各个所述筒状结构110a外壁上并连接相邻的所述筒状结构110a的第一部分(即图7a中的113)以及围绕在所述筒状结构110a的阵列外围的第二部分(即图7a中的111)，所述第一部分和所述第二部分之间为暴露出所述衬底表面的所述环形沟槽110c，所述第一部分面向所述第二部分的边界侧壁中的部分或全部为波浪形侧壁。剩余的所述下电极层130具有两部分：一部分覆盖在所述第一部分的外侧壁(即所述第一部分面向所述环形沟槽110c的侧壁)上并延伸覆盖在所述环形沟槽110c的部分底壁上的，构成环绕在所述筒状结构110a阵列外围的下电极墙体1301，所述下电极墙体1301具有平整外侧壁130a和波浪形内侧壁130b；另一部分填充在各个电容孔110中构成筒状结构110a。
请参考图8所示，在步骤S6中，首先，采用化学气相沉积工艺或原子层沉积工艺等形成一电容介质层131于所述下电极层130的内外表面以及各个所述支撑层暴露出的表面；接着，形成一上电极层132于所述电容介质层131的内表面和外表面。其中，所述电容介质层131覆盖所述下电极层130的筒状结构110a的内表面和外表面，以充分利用下电极层130的两个相对表面，构成具有较大电极表面积的电容器。优选的，所述电容介质层131可以为金属氧化物等高K介质层。进一步的，所述电容介质层131为多层结构，例如为氧化哈-氧化锆的两层结构。所述上电极层132可以为单层结构也可以为多层结构，当所述上电极层132为单层结构时，例如为多晶硅电极，也可以为金属电极，当上电极层132为金属电极时，例如可以采用氮化钛(TiN)形成。所述上电极层132在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层131以及所述下电极层130构成电容器。此外，在筒状结构110a的阵列边缘区域上，由于下电极墙体1301的存在，所述电容介质层131和所述上电极层132的外侧壁均为平整形貌。此外，本实施例中，所述电容介质层131和所述上电极层132还依次延伸覆盖在所述环形沟槽110c及其外围的区域上。
请参考图9所示，在步骤S7中，可以先采用化学气相沉积工艺在所述上电极层132表面形成一上电极填充层133，所述上电极填充层133填满所述上电极层132之间的间隙，也就是说，所述上电极填充层133填充满相邻的筒状结构之间的间隙并覆盖上述形成的结构。优选的，所述上电极填充层133的材质包括未掺杂或者硼掺杂的多晶硅。之后，采用物理气相沉积等工艺在所述上电极填充层133上形成上电极覆盖层140，所述上电极覆盖层140优选为叠层结构，包括用于连接所述上电极填充层132表面的导电金属层(其材质包含但不限于钨)以及用于避免导电金属层氧化和避免导电金属层中的进行上后续沉积层中扩散的氧化层(其材质包含但不限于氧化硅)。同样，所述上电极填充层133和所述上电极覆盖层140在电容器阵列边界处均具有平整的外侧壁结构。由此完成了电容器阵列的制作。
请参考图10a和图11，执行步骤S8，形成层间介质层150以及位于层间介质层150中的导电接触插塞160。具体地，首先，可以形成图形化保护层，将电容器阵列以及部分环形沟槽110c对应的区域(即环形导电接触带102被下电极墙体1301暴露处的部分的上方区域)保护起来，并刻蚀去除，暴露出的区域中的上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131，以暴露出电容器阵列外围的衬底100区域以及部分环形导电接触带102的表面；然后，去除所述图形化保护层；接着，可以采用涂覆或化学气相沉积工艺并结合进一步地顶部平坦化工艺，来形成层间介质层150于所述上电极覆盖层140及暴露出的衬底100和环形导电接触带102的表面上，且层间介质层150足够厚，能够将上电极覆盖层140等均掩埋在内，并具有平坦的侧壁表面和顶表面，在沉积层间介质层150的过程中，由于下电极墙体1301具有平整的外侧壁，因此可以避免沉积的层间介质层150在电容器阵列边界上形成裂缝。接着，可以通过接触孔刻蚀工艺刻蚀电容器阵列上方及外围接触节点102a上的层间介质层150，以形成分别位于电容器阵列和外围接触节点102a上方的接触孔(未图示)，且电容器阵列上方的接触孔暴露出上电极填充层133的顶表面，外围接触节点102a上方的接触孔暴露出外围接触节点102a的上表面。然后，可以采用电镀、溅射等工艺向各个所述接触孔中填充金属导电材料(其材质包括但不限于钨)，直至填满接触孔，并进一步通过化学机械平坦化工艺去除层间介质层150上方的金属导电材料，从而形成导电接触插塞160于所述层间介质层150中，所述电容器阵列上方的导电接触插塞160与所述电容器阵列中的所述上电极填充层133的上表面电接触，所述电容器阵列外围的导电接触插塞160与所述外围接触节点102a电接触。在本步骤中，环形导电接触带102a及其上方堆叠的膜层结构(即电容介质层131至上电极覆盖层140的存在，增大了外围接触节点102a上方的导电接触插塞160和所述电容器阵列中的导电接触插塞160之间的距离，避免形成接触孔以及填充接触孔的工艺中产生裂缝及所述裂缝造成的短路问题。
在本发明的其他实施例中，请参考图10b，在形成层间介质层之前，在刻蚀上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131时，也可以保留环形沟槽110c区域(即环形导电接触带102的上方区域)中的上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131，并刻蚀去除环形沟槽110c(即环形导电接触带102)外围的衬底100区域上的上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131。
综上所述，本发明的电容器阵列的制备方法，由于采用本发明的掩膜板，因此可以通过一次曝光形成特殊设计的图形化掩膜层，工艺简单，成本低，且所述图形化掩膜层包括第二网格图案以及围绕在所述第二网格图案周围的第二环形图案，所述第二网格图案由沿第一方向延伸的第三线条和沿第二方向延伸的第四线条交织而成，所述第二网格图案中的每个第二网格定义一个电容器的位置，所述第二环形图案包括紧挨并围绕在所述第二网格图案周围的环形开口以及围绕在所述环形开口远离第二网格图案一侧的遮蔽区，所述遮蔽区用于遮蔽电容器阵列外围的区域；之后以图形化掩膜层为掩膜，刻蚀牺牲层和支撑层后，能够制作出电容孔阵列以及围绕在电容孔阵列周围的环形沟槽，环形沟槽的操作窗口较大，能够避免刻蚀不到位的情况，从而能够防止电容器阵列边界形成多余且较小的电容开口，进而提高最终制得的器件的可靠性。进一步地，在去除所述牺牲层之前，先刻蚀去除所述环形沟槽远离所述电容孔阵列的侧壁及其部分底壁上的下电极层，形成具有平整的外侧壁和波浪形的内侧壁的下电极墙体，从而使得电容器阵列具有平整的边界，能够避免现有的电容器阵列不平整边界造成导电接触插塞工艺中的裂缝问题以及所述裂缝导致的短路问题。此外，因为下电极层之间添加有横向支撑层(即底部支撑层111、中间支撑层112以及顶层支撑层113)，因此制得的电容器阵列的稳定性得到提高。
请参考图3至图15，本发明还提供一种半导体器件的制备方法，包括：采用本发明的电容器阵列的制备方法制备电容器阵列。本发明的半导体器件的制备方法，适用于动态随机存储器等半导体存储器的制备。由于本发明的半导体器件的制备方法，采用本发明的本发明的电容器阵列的制备方法制备电容器阵列，因此可以制备出具有更高可靠性的半导体器件。
请参考图7a、图7b和图11，本发明一实施例还提供一种电容器阵列，优选为采用本发明的电容器阵列的制备方法来制作。所述电容器阵列包括衬底100、下电极层130、电容介质层131、上电极层132、上电极填充层133、上电极覆盖层140、用于支撑所述下电极层130的横向支撑层、层间介质层150以及导电接触插塞160。
具体的，所述衬底100可以包含用于形成电容器阵列的器件区(未图示)以及位于所述器件区(未图示)外围的外围区(未图示)，所述器件区(未图示)与所述外围区(未图示)可以通过浅沟槽隔离结构(未图示)隔离开。所述衬底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料。在所述衬底100的器件区中还形成有多个呈阵列排布的电容接触节点101，所述电容接触节点101与下电极层130电性连接；在衬底100的外围区中还形成有环形导电接触带102和外围接触节点102a等导电结构，环形导电接触带102及其上方的膜层结构，用于形成围绕在电容器阵列外围并保护电容器阵列的护城河结构，外围接触节点102a用于与相应的导电接触插塞160电接触。
所述下电极层130设置在所述衬底100上，且所述下电极层130具有多个筒状结构，所述筒状结构可以是倒梯形孔、矩形孔等，其侧壁可以是不规则形貌，如具有曲线侧壁等，在此不做具体限制。所有筒状结构呈阵列排布，且与电容接触节点101排布的阵列相对应，使得各个筒状结构的底部与所述电容接触节点101电性连接。所述下电极层130可以是多晶硅电极或金属电极。当下电极层130为金属电极时，还可以采用氮化钛(TiN)和Ti层叠结构。当下电极层130为多晶硅电极时，可以采用零掺杂和/或掺杂的多晶硅材料形成。
所述横向支撑层具有连接所述下电极层130的多个筒状结构的外壁并沿着平行于衬底100表面的方向延伸的第一部分(即图7a中的113)，所述第一部分包括一底层支撑层111、至少一层中间支撑层112以及一顶层支撑层113，其中，所述顶层支撑层113位于所述下电极层130的多个筒状结构110a的顶部外围，所述中间支撑层112位于所述下电极层130的多个筒状结构110a的中间部位，底层支撑层111位于所述下电极层130的多个筒状结构110a的底部外围。所述横向支撑层中的各个所述支撑层的材质可以完全相同，例如均为氧化硅；也可以不完全相同，例如底层支撑层111为氧化硅，中间支撑层112和顶层支撑层113为氮化硅。所述横向支撑层还具有围绕在所述筒状结构110a的阵列外围的第二部分(即图7a中的111)，所述横向支撑层的所述第二部分和所述横向支撑层的所述第一部分之间为暴露出所述衬底100表面的环形沟槽，所述横向支撑层的所述第一部分面向所述横向支撑层的所述第二部分的侧壁为所述横向支撑层的所述第一部分的外侧壁，本实施例中，所述环形沟槽110c紧挨筒状结构110a的阵列的所有侧壁110c1和110c2均为波浪形侧壁，相应地，所述横向支撑层的所述第一部分的所有的外侧壁均为波浪形侧壁，所述下电极层130覆盖在所述第一部分的外侧壁上的部分形成下电极墙体1301，所述下电极墙体1301具有平整的外侧壁130a的波浪形的内侧壁130b。所述下电极墙体1301的底部还延伸覆盖在所述环形导电接触带102的部分顶表面上。
在本发明的其他实施例中，请参考图13，所述环形沟槽110c紧挨筒状结构110a的阵列的一部分侧壁(即第一侧壁110c1)为平整的侧壁，另一部分侧壁(即第二侧壁110c2)为波浪形侧壁，相应地，所述横向支撑层的所述第一部分的所有的外侧壁中的部分(即两个相对的侧壁)为波浪形侧壁，所述下电极墙体1301覆盖在所述第一部分的波浪形侧壁上的部分具有平整的外侧壁和波浪形的内侧壁。
所述电容介质层131设置于所述下电极层130的内外表面，以充分利用下电极层130的两个相对表面，构成具有较大电极表面积的电容器。优选的，所述电容介质层131可以为金属氧化物等介电常数大于7的高K介质层。进一步的，所述电容介质层131为多层结构，例如为氧化哈-氧化锆的两层结构。所述电容介质层131在位于电容器阵列边界处的外侧壁具有对应所述下电极墙体1301的外侧壁的平整形貌。
所述上电极层132设置于所述电容介质层131的内外表面，所述上电极层132在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层131以及所述下电极层130构成电容器，由此，所述上电极层132、电容介质层131以及下电极层130在所述下电极层130的每个筒状结构处构成一个电容器，进而形成电容器阵列。所述上电极层132可以为单层结构也可以为多层结构，当所述上电极层132为单层结构时，例如为多晶硅电极，也可以为金属电极，当上电极层132为金属电极时，例如可以采用氮化钛(TiN)形成。此外，下电极墙体1301的存在，所述上电极层132也具有平整形貌的外侧壁结构。
所述上电极填充层133覆盖所述上电极层132的表面上，并填充所述上电极层132之间的间隙。即所述上电极填充层133填充满相邻的筒状结构之间的间隙。优选的，所述上电极填充层133的材质包括未掺杂或者硼掺杂的多晶硅。所述上电极覆盖层140覆盖在所述上电极填充层133的外表面，所述上电极覆盖层150优选为叠层结构，包括用于连接所述上电极填充层132表面的导电金属层(其材质包含但不限于钨)以及用于避免导电金属层氧化和避免导电金属层中的进行上后续沉积层中扩散的氧化层(其材质包含但不限于氧化硅)。同样，所述上电极填充层133和所述上电极覆盖层140在电容器阵列边界处均具有平整的外侧壁结构。
此外，所述上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131在电容器阵列的边界处层叠的侧壁可以与所述下电极层130的筒状结构110a在竖直方向平行设置，也可以与衬底100上表面呈一定角度的坡度设置。本实施例中，请参考图10a和图11，所述上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131自上而下依次延伸覆盖所述下电极墙体1301延伸到环形导电接触带102上的部分，即所述上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131在电容器阵列的边界处层叠的侧壁与所述下电极墙体1301在环形导电接触带102上的侧壁相对齐，但本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，请参考图10b，所述上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131还可以自上而下依次延伸覆盖在所述下电极墙体1301暴露出的那部分环形导电接触带102的顶表面上。
所述层间介质层150不仅覆盖在电容器阵列的上方，还延伸覆盖电容器阵列外围的衬底100的表面上，能够将衬底100和上电极覆盖层140完全掩埋在内，并具有平坦的侧壁表面和顶表面。所述层间介质层150中形成有位于电容器阵列上方的导电接触插塞160以及位于所述电容器阵列外围的衬底100上方的导电接触插塞160，所述电容器阵列上方的导电接触插塞160与所述电容器阵列中的所述上电极填充层133的上表面电接触，所述电容器阵列外围的导电接触插塞160与所述外围区的衬底中的外围接触节点102a电接触。所述层间介质层150的材质可以是介电常数K低于4的低K介质，也可以是氧化硅等。所述导电接触插塞160的材质包括但不限于钨。
本实施例的电容器阵列，其横向支撑层围绕在各个所述筒状结构外壁上的第一部分的所有边界外侧壁中的部分或全部为波浪形侧壁；所述下电极层还具有覆盖在所述第一部分的外侧壁上的下电极墙体，所述下电极墙体具有平整的外侧壁和波浪形的内侧壁，从而能够避免现有的电容器阵列不平整边界造成导电接触插塞工艺中的裂缝问题以及所述裂缝导致的短路问题，提高器件可靠性。
相应的，本发明还提供一种半导体器件，包含如上所述的电容器阵列。所述半导体器件优选为动态随机存储器。由于本发明的半导体器件采用了本发明的电容器阵列，因此可靠性得到提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种掩膜板，其特征在于，用于制作电容器阵列，所述掩膜板具有第一网格图案和环绕在所述第一网格图案周围的第一环形图案，所述第一网格图案由沿第一方向延伸的第一线条和沿第二方向延伸的第二线条交织而成，所述第一网格图案中的每个第一网格定义一个电容器的位置，所述第一环形图案包括紧挨并围绕在所述第一网格图案周围的环形沟道以及围绕在所述环形沟道远离所述第一网格图案一侧的外围图案，所述外围图案用于遮蔽所述环形沟道外围的区域；所述第一线条的边界到所述外围图案的边界之间的水平距离小于或等于所述第二线条的边界到所述外围图案的边界之间的水平距离，使得所述第一线条和所述第二线条在所述第一网格图案的部分或所有的边界处交织形成不完全封闭的第一缺口，所述第一缺口与所述环形沟道连通并用于在所述电容器阵列的制备工艺中制作相应的图形化掩膜层的第二缺口，以在所述电容器阵列的制备工艺中，基于所述图形化掩膜层为掩膜，刻蚀相应的牺牲层和支撑层后，形成的环形沟槽紧挨电容孔阵列的所有侧壁中，对应没有第二缺口的第一侧壁为平整侧壁，对应第二缺口的第二侧壁为波浪形侧壁。
2.如权利要求1所述的掩膜板，其特征在于，所述第一方向和所述第二方向的夹角大于0度且小于90度，且所述第一线条或所述第二线条与所述外围图案的相应边界平行。
3.一种电容器阵列的制备方法，其特征在于，包括：
提供一衬底，形成交替层叠的牺牲层和支撑层于所述衬底上；
采用权利要求1或2所述的掩膜板并通过一次曝光工艺，形成图形化掩膜层于所述交替层叠的牺牲层及支撑层上，所述图形化掩膜层包括第二网格图案以及围绕在所述第二网格图案周围的第二环形图案，所述第二网格图案由沿第一方向延伸的第三线条和沿第二方向延伸的第四线条交织而成，所述第二网格图案中的每个第二网格定义一个电容器的位置，所述第二环形图案包括紧挨并围绕在所述第二网格图案周围的环形开口以及围绕在所述环形开口远离所述第二网格图案一侧的遮蔽区，所述遮蔽区用于遮蔽电容器阵列外围的区域；
以所述图形化掩膜层为掩膜，刻蚀所述支撑层和所述牺牲层，以形成电容孔阵列以及环绕在所述电容孔阵列外围的环形沟槽，且所述电容孔阵列中的各个电容孔和所述环形沟槽均依次贯穿所述支撑层及所述牺牲层以暴露出所述衬底的表面；
形成下电极层于各个所述电容孔的侧壁和底壁以及所述环形沟槽的侧壁和底壁上，且所述下电极层具有对应各个所述电容孔的筒状结构；
去除所述牺牲层并保留所述支撑层，以形成横向支撑层，所述横向支撑层连接所述下电极层的多个所述筒状结构；
依次形成电容介质层、上电极层于所述下电极层的内外表面上；以及，
形成上电极填充层于所述上电极层的表面上，所述上电极填充层填满所述上电极层中的间隙。
4.如权利要求3所述的电容器阵列的制备方法，其特征在于，所述第一方向和所述第二方向的夹角大于0度且小于90度，且所述第三线条的侧壁或所述第四线条的侧壁与所述环形图案的遮蔽区的相应侧壁平行。
5.如权利要求4所述的电容器阵列的制备方法，其特征在于，在所述第二网格图案的至少一个边界处，所述第三线条和所述第四线条在所述边界处交织形成侧壁不完全封闭的第二缺口，所述第二缺口在所述不完全封闭的侧壁处与所述第二环形图案的环形开口连通。
6.如权利要求5所述的电容器阵列的制备方法，其特征在于，所述环形沟槽紧挨所述电容孔阵列的所有侧壁中，部分或全部为波浪形侧壁。
7.如权利要求3所述的电容器阵列的制备方法，其特征在于，在去除所述牺牲层之前，先刻蚀去除所述环形沟槽远离所述电容孔阵列的侧壁上以及部分底壁上的下电极层；在去除所述牺牲层之后，形成的所述横向支撑层包括围绕在各个所述筒状结构外壁上并连接相邻的所述筒状结构的第一部分以及围绕在所述筒状结构的阵列外围的第二部分，所述第一部分和所述第二部分之间为暴露出所述衬底表面的所述环形沟槽，所述第一部分面向所述第二部分的边界侧壁中的部分或全部为波浪形侧壁，所述下电极层覆盖在所述第一部分面向所述环形沟槽的侧壁上并延伸覆盖在所述环形沟槽的部分底壁上，所述下电极层覆盖在所述第一部分的外侧壁上的部分形成下电极墙体，所述下电极墙体具有平整的外侧壁和波浪形的内侧壁。
8.如权利要求3所述的电容器阵列的制备方法，其特征在于，还包括：形成上电极覆盖层于所述上电极填充层的表面上；
刻蚀去除所述电容孔阵列外围的上电极覆盖层、上电极填充层、上电极层以及电容介质层，以暴露出所述电容孔阵列外围的衬底表面；
形成层间介质层于所述上电极覆盖层以及暴露出的所述衬底的表面上；以及，
形成多个导电接触插塞于所述层间介质层中，其中一所述导电接触插塞与所述上电极填充层电接触，另一所述导电接触插塞与所述电容孔阵列外围的衬底中的导电结构电接触。
9.如权利要求3所述的电容器阵列的制备方法，其特征在于，各个所述电容孔底部的衬底中形成有电容接触节点，所述环形沟槽底部的衬底中形成有环形导电接触带，所述下电极层分别与所述电容接触节点和所述环形导电接触带电性接触。
10.一种半导体器件的制备方法，其特征在于，包括：采用权利要求3至9中任一项所述的电容器阵列的制备方法制备电容器阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811173407.9A CN111025845B (zh) | 2018-10-09 | 2018-10-09 | 掩膜板和电容器阵列、半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811173407.9A CN111025845B (zh) | 2018-10-09 | 2018-10-09 | 掩膜板和电容器阵列、半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111025845A CN111025845A (zh) | 2020-04-17 |
| CN111025845B true CN111025845B (zh) | 2024-03-29 |
Family
ID=70190963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811173407.9A Active CN111025845B (zh) | 2018-10-09 | 2018-10-09 | 掩膜板和电容器阵列、半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111025845B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114068419A (zh) * | 2020-08-05 | 2022-02-18 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN107968044A (zh) * | 2017-12-19 | 2018-04-27 | 睿力集成电路有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
| CN108511424A (zh) * | 2018-05-30 | 2018-09-07 | 睿力集成电路有限公司 | 集成电路电容器及其制造方法、半导体器件 |
| CN208922054U (zh) * | 2018-10-09 | 2019-05-31 | 长鑫存储技术有限公司 | 掩膜板、电容器阵列和半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089889A (ja) * | 2011-10-21 | 2013-05-13 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2018
- 2018-10-09 CN CN201811173407.9A patent/CN111025845B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN107968044A (zh) * | 2017-12-19 | 2018-04-27 | 睿力集成电路有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
| CN108511424A (zh) * | 2018-05-30 | 2018-09-07 | 睿力集成电路有限公司 | 集成电路电容器及其制造方法、半导体器件 |
| CN208922054U (zh) * | 2018-10-09 | 2019-05-31 | 长鑫存储技术有限公司 | 掩膜板、电容器阵列和半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111025845A (zh) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100799152B1 (ko) | 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법 | |
| US6329683B2 (en) | Semiconductor memory device and manufacturing method thereof which make it possible to improve reliability of cell-capacitor and also to simplify the manufacturing processes | |
| CN115835626B (zh) | 3d堆叠的半导体器件、3d存储器及其制备方法、电子设备 | |
| US6448134B2 (en) | Method for fabricating semiconductor device | |
| CN109390285B (zh) | 接触结构及其制作方法 | |
| JP2008113005A (ja) | 集積半導体構造の製造方法 | |
| CN110970402A (zh) | 电容器阵列结构、半导体器件及其制备方法 | |
| KR100219483B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| TW201530626A (zh) | 電容器下電極之製造方法及半導體裝置 | |
| JP2006157002A (ja) | キャパシタの製造方法及び半導体装置の製造方法 | |
| US11856749B2 (en) | Memory and method for forming memory | |
| US20050003646A1 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
| US7468306B2 (en) | Method of manufacturing a semiconductor device | |
| CN111025845B (zh) | 掩膜板和电容器阵列、半导体器件及其制备方法 | |
| CN115988875B (zh) | 一种3d堆叠的半导体器件及其制造方法、电子设备 | |
| KR100341654B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| US20070023813A1 (en) | Semiconductor device having upper electrode and method of fabricating the same | |
| CN116507113A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| US20090221126A1 (en) | Method of Fabricating Capacitor of Semiconductor Device | |
| KR20140028946A (ko) | 반도체 소자 및 그 제조 방법 | |
| EP4044232A1 (en) | Memory and manufacturing method therefor | |
| US20230253255A1 (en) | Manufacturing method for semiconductor structure and semiconductor structure | |
| US7736971B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20090072794A (ko) | 복층 실린더 구조의 캐패시터를 갖는 반도체 메모리소자 및그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |