JP2008113005A - 集積半導体構造の製造方法 - Google Patents
集積半導体構造の製造方法 Download PDFInfo
- Publication number
- JP2008113005A JP2008113005A JP2007278806A JP2007278806A JP2008113005A JP 2008113005 A JP2008113005 A JP 2008113005A JP 2007278806 A JP2007278806 A JP 2007278806A JP 2007278806 A JP2007278806 A JP 2007278806A JP 2008113005 A JP2008113005 A JP 2008113005A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor structure
- manufacturing
- integrated semiconductor
- memory cell
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 記憶装置のセルアレイ及び周辺部品を大量に、同時に、かつ安全に形成できる確実な製造プロセスを提供することにある。
【解決手段】 本発明は、集積半導体構造の製造方法、及びそれに対応する半導体構造を提供する。本方法は、周辺回路を周辺装置領域に形成するステップであって、周辺回路は、半導体基板に少なくとも部分的に形成され、かつ第1の高温処理ステップで形成される第1のゲート誘電体を有する周辺トランジスタを備えるステップと、複数のメモリセルを一つのメモリセル領域に形成するステップであって、各メモリセルは、半導体基板に少なくとも部分的に形成され、第2の高温処理ステップで形成される第2のゲート誘電体を有し、かつ金属ゲート導体を有するアクセストランジスタを備えるステップとを備え、第1及び第2の高温処理ステップが金属ゲート導体を形成するステップよりも前に実行される。
【選択図】 図8A
【解決手段】 本発明は、集積半導体構造の製造方法、及びそれに対応する半導体構造を提供する。本方法は、周辺回路を周辺装置領域に形成するステップであって、周辺回路は、半導体基板に少なくとも部分的に形成され、かつ第1の高温処理ステップで形成される第1のゲート誘電体を有する周辺トランジスタを備えるステップと、複数のメモリセルを一つのメモリセル領域に形成するステップであって、各メモリセルは、半導体基板に少なくとも部分的に形成され、第2の高温処理ステップで形成される第2のゲート誘電体を有し、かつ金属ゲート導体を有するアクセストランジスタを備えるステップとを備え、第1及び第2の高温処理ステップが金属ゲート導体を形成するステップよりも前に実行される。
【選択図】 図8A
Description
本発明は、集積半導体構造の製造方法に関する。
原理的には、あらゆる集積半導体構造に適用されるが、以下の発明及び潜在的な問題を、100nm世代をはるかに下回るサイズにまで微細化された大きな課題を提供するシリコン技術の集積DRAMメモリ回路について説明する。
ダイナミックランダムアクセスメモリ(DRAM)のメモリセルは、通常、記憶される情報を表す電荷を格納するためのメモリコンデンサと、メモリコンデンサに接続されるアクセストランジスタとを含む。アクセストランジスタは、ソース/ドレイン領域、ソース/ドレイン領域を接続するチャネル、及びソース/ドレイン領域間の電流フローを制御するゲート電極を備える。トランジスタは、通常、半導体基板内において少なくとも部分的に形成される。ゲート電極は、ワードラインの一部を形成すると共に、ゲート誘電体によってチャネルから電気的に絶縁される。対応するワードラインを介しアクセストランジスタにアドレスすることによって、メモリコンデンサに記憶されている情報が読み出されるか、又はプログラムされる。具体的に、その情報は、ビットライン接点を介して対応するビットラインに読み出される。
現在使用されているDRAMメモリセルにおいて、メモリコンデンサは、基板表面と垂直な方向に基板内で延びる一つのトレンチ内に2つのコンデンサ電極が配置されるトレンチコンデンサとして実装される。DRAMメモリセルの別の具体例によれば、電荷は、基板表面に形成される積層型コンデンサに蓄えられる。
記憶装置は、通常、メモリセルアレイ及び周辺装置領域を備える。一般に、記憶装置の周辺装置領域は、メモリセルにアドレスすると共に各メモリセルから受信した信号を検知及び処理する回路を含む。通常、周辺部は、各メモリセルと同じ半導体基板に形成される。従って、記憶装置のセルアレイ及び周辺部品を大量に、同時に、かつ安全に形成できる確実な製造プロセスが望まれている。
本明細書に参照として全ての開示内容が組み込まれた米国特許第7、034、408B1号は、記憶装置及び記憶装置の製造方法を開示する。
具体的に、既知の方法は、複数のアクセストランジスタを提供するステップであって、各アクセストランジスタは、第1及び第2のソース/ドレイン領域、第1及び第2のソース/ドレイン領域間に配置されるチャネル、及びチャネルから電気的に絶縁され、チャネルの導電性を制御するゲート電極を備え、表面を含む半導体基板上に少なくとも部分的に形成されるステップと、情報を記憶し、アクセストランジスタのうちの1つによってアクセスされるように構成された記憶素子を提供するステップとによってメモリセルを形成するステップと、基板に沿って第1の方向に延びるビットラインを提供するステップであって、そのビットラインがビットライン接点を介してアクセストランジスタの第1のソース/ドレイン領域に接続されるステップと、基板に沿って第2の方向に延びるワードラインを提供するステップであって、第2の方向と第1の方向とが交差するステップと、周辺回路を提供するステップであって、その周辺回路が少なくとも1つの周辺トランジスタを有し、周辺トランジスタが第1及び第2の周辺ソース/ドレイン領域、第1及び第2の周辺ソース/ドレイン領域を接続する周辺チャネル、及び周辺チャネルの導電性を制御する周辺ゲート電極を備え、アクセストランジスタのゲート電極がワードラインのうちの1つの一部を形成し、周辺回路がワードライン及びビットラインに接続され、ワードラインの表面が基板表面の下部に配置され、周辺ゲート電極とビットライン接点を含むビットラインとが、メモリセル及び周辺回路を覆うよう基板表面に少なくとも1つの層を有する積層を形成した後、ビットラインと周辺ゲート電極とを形成するよう積層をパターニングして作製される。
具体的に、既知の方法は、複数のアクセストランジスタを提供するステップであって、各アクセストランジスタは、第1及び第2のソース/ドレイン領域、第1及び第2のソース/ドレイン領域間に配置されるチャネル、及びチャネルから電気的に絶縁され、チャネルの導電性を制御するゲート電極を備え、表面を含む半導体基板上に少なくとも部分的に形成されるステップと、情報を記憶し、アクセストランジスタのうちの1つによってアクセスされるように構成された記憶素子を提供するステップとによってメモリセルを形成するステップと、基板に沿って第1の方向に延びるビットラインを提供するステップであって、そのビットラインがビットライン接点を介してアクセストランジスタの第1のソース/ドレイン領域に接続されるステップと、基板に沿って第2の方向に延びるワードラインを提供するステップであって、第2の方向と第1の方向とが交差するステップと、周辺回路を提供するステップであって、その周辺回路が少なくとも1つの周辺トランジスタを有し、周辺トランジスタが第1及び第2の周辺ソース/ドレイン領域、第1及び第2の周辺ソース/ドレイン領域を接続する周辺チャネル、及び周辺チャネルの導電性を制御する周辺ゲート電極を備え、アクセストランジスタのゲート電極がワードラインのうちの1つの一部を形成し、周辺回路がワードライン及びビットラインに接続され、ワードラインの表面が基板表面の下部に配置され、周辺ゲート電極とビットライン接点を含むビットラインとが、メモリセル及び周辺回路を覆うよう基板表面に少なくとも1つの層を有する積層を形成した後、ビットラインと周辺ゲート電極とを形成するよう積層をパターニングして作製される。
TiN、TaN、W等のワードライン用金属が、高温処理ステップ、特に、通常800℃以上の温度を用いた酸化処理ステップにより損傷を受け易いことは、この記憶装置を製造する従来の方法にとって課題である。従って、その支持装置又は周辺装置のゲート酸化がワードラインの金属を酸化させてしまう虞がある。
一方、製造工程を複雑化させずに、またメモリセルアレイ及び周辺装置に対する複数の同時プロセスを損なわずに、ワードライン金属蒸着前の製造工程の初期において高温処理ステップを提供することは困難である。
請求項1に記載の発明によれば、集積半導体構造の製造方法は、周辺回路を周辺装置領域に形成するステップであって、その周辺回路は、半導体基板に少なくとも部分的に形成された周辺トランジスタを備え、第1の高温処理ステップで形成される第1のゲート誘電体を有するステップと、複数のメモリセルをメモリセル領域に形成するステップであって、各メモリセルは、半導体基板に少なくとも部分的に形成されたアクセストランジスタを備え、第2の高温処理ステップで形成される第2のゲート誘電体を有し、かつ金属ゲート導体を有するステップとを備え、第1及び第2の高温処理ステップは、金属ゲート導体を形成する前に実行される。
本発明の思想は、メモリセル及び周辺装置領域について多くの同時プロセスを維持しながら、ワードライン形成前と形成後とに分けて支持装置又は周辺装置のプロセス処理を分割することである。
好適な実施形態は、各従属請求項に挙げられる。
実施形態によれば、第1の高温処理ステップは、第2の高温処理ステップの前に実行される。
実施形態によれば、第1の高温処理ステップは、第2の高温処理ステップの前に実行される。
別の実施形態によれば、メモリセル領域の基板上に絶縁層を形成するステップと、第1の高温処理ステップを実行するステップと、メモリセル領域の絶縁層上と周辺装置領域の第1のゲート誘電体上とに第1のポリシリコン層を蒸着するステップと、ポリシリコン層に窒化物層を蒸着するステップと、窒化物層にハードマスクを形成するステップと、メモリセル領域の基板にワードライン溝を形成するステップと、第2の高温処理ステップを実行するステップと、ワードライン溝の第2のゲート誘電体上に金属ゲート導体を形成するステップと、ハードマスク及び窒化物層を除去するステップとが実行される。
別の実施形態によれば、各ステップにおいてメモリセル領域のアクセストランジスタのビットライン接触領域を露出させるステップであって、ポリシリコン層及び絶縁層が基板から除去されるステップと、メモリセル領域及び周辺装置領域に第2のポリシリコン層を蒸着するステップと、平坦な共通上面を形成するように第1及び第2のポリシリコン層を平面化するステップとが実行される。
別の実施形態によれば、平坦な共通上面に少なくとも1つの導電層を蒸着するステップと、少なくとも1つの導電層に絶縁層を蒸着するステップと、メモリセル領域のアクセストランジスタに接続されるビットラインと周辺装置領域の周辺トランジスタのゲートスタックとを形成するように、第1及び第2のポリシリコン層、少なくとも1つの導電層、並びに絶縁層を同時に構造化するステップとが実行される。
別の実施形態によれば、STIトレンチにより分離される活性領域ストライプがメモリセル領域に第1の方向に沿って形成され、アクセストランジスタが活性領域ストライプに形成される。
別の実施形態によれば、ビットライン接触領域が露出される部分を露出させるため、ビットライン接触領域がライン/スペースパターンを有するマスクを用いてフォトリソグラフィにより形成され、ポリシリコン層及び絶縁層が基板から除去されるエッチングステップは絶縁層に対して選択的である。
別の実施形態によれば、第2の方向に延びる埋設されたワードラインがメモリセル領域の基板上に形成され、第2の方向と第1の方向とが交差する。
別の実施形態によれば、第3の方向に延びるビットラインがメモリセル領域の基板上に形成され、第2及び第3の方向が互いに直交する。
別の実施形態によれば、第3の方向に延びるビットラインがメモリセル領域の基板上に形成され、第2及び第3の方向が互いに直交する。
別の実施形態によれば、絶縁側壁スペーサがメモリセル領域のビットライン上と周辺装置領域のゲートスタック上とに同時に形成される。
別の実施形態によれば、第1及び第2の高温処理ステップは800〜1100℃の温度範囲の酸化処理ステップである。
別の実施形態によれば、第1及び第2の高温処理ステップは800〜1100℃の温度範囲の酸化処理ステップである。
図中、同一の部材番号は、同一又は機能的に同じ構成要素を指す。
図1A〜図8Bは、本発明の実施形態による集積半導体構造の製造方法の模式図であって、具体的には、図1A、図2、図3、図4、図5A、図6A、図7、図8Aは3つの異なる断面a)、b)、c)を示し、図1B、図5B、図6B、図8Bは模式平面図を示す。
図1A〜図8Bは、本発明の実施形態による集積半導体構造の製造方法の模式図であって、具体的には、図1A、図2、図3、図4、図5A、図6A、図7、図8Aは3つの異なる断面a)、b)、c)を示し、図1B、図5B、図6B、図8Bは模式平面図を示す。
製造工程は、図1A及び図1Bに示す状態から開始される。具体的には、図1Bは、メモリセル領域ZFB及び周辺装置領域PBの平面図であり、図1Aは、図1BのI−I線、II−II線、III−III線に沿った3つの断面a)、b)、及びc)を示す。
図1Aでは、部材番号1はシリコン半導体基板を示す。シリコン半導体基板1の上面OFには、窒化物ストライプ状の窒化珪素マスク5が形成されており、窒化物ストライプがメモリセル領域ZFBの活性領域ライン4に配置されている。活性領域ライン4間に誘電体材料が充填されたSTI絶縁トレンチ10は、対応するエッチングステップにおいてマスクとして窒化物ストライプ5を用いて形成される。充填された絶縁トレンチ10の上位は、誘電体蒸着処理、例えば、高密度プラズマ酸化物蒸着、及びその後の化学機械研磨ステップと後に続く選択的な酸化により得られる窒化物ストライプ5の上位と等しい。
具体的には、I−I線に沿った断面a)は活性領域ライン4に沿って得られ、II−II線に沿った断面b)は活性領域ライン4を横切って得られ、かつ後に形成されるビットライン8と直交し(図8B参照)、III−III線に沿った断面c)は周辺装置領域PBの一部を横切って得られ、かつII−II線に沿った断面b)と同じ方向に配向される。
更に、図2を参照すれば、窒化物マスク5が取り除かれ、図示されない処理ステップで平面犠牲酸化物が形成され、活性領域ライン4へのウェル及びソース/ドレイン領域の注入が行われ、平面犠牲酸化物が再び取り除かれる。
次の処理ステップでは、酸化物層Oがメモリセル領域ZFB及び周辺装置領域PBの両方で基板1の上面OFに蒸着される。
そして、例えば、フォトレジストからなる別の(図示せず)ブロックマスクがメモリセル領域ZFB上に形成された後、酸化物層Oが周辺装置領域PBの基板1の表面OFから除去される。次の処理ステップでは、フォトレジストの除去後、ゲート酸化物層GOが、通常800℃以上の温度での高温形成ステップにより周辺装置領域に形成される。
そして、例えば、フォトレジストからなる別の(図示せず)ブロックマスクがメモリセル領域ZFB上に形成された後、酸化物層Oが周辺装置領域PBの基板1の表面OFから除去される。次の処理ステップでは、フォトレジストの除去後、ゲート酸化物層GOが、通常800℃以上の温度での高温形成ステップにより周辺装置領域に形成される。
そして、(図示せず)ブロックマスクがメモリセル領域ZFBから除去され、厚い非ドープのポリシリコン層15が構造全体に蒸着され、化学機械研磨ステップで任意に平面化される。
次の処理ステップでは、薄酸化物層16が構造全体に任意に蒸着される。その後、窒化珪素層20が構造全体の薄酸化物層16に蒸着され、図2に示される処理状態に至る。
窒化珪素層20が次の処理ステップで研磨停止層として機能し、また研磨停止層の機能として機能する同一又は異なる複数の層を有してもよいことに注目すべきである。
窒化珪素層20が次の処理ステップで研磨停止層として機能し、また研磨停止層の機能として機能する同一又は異なる複数の層を有してもよいことに注目すべきである。
更に、ポリシリコン層15が周辺装置領域PBでのゲート電極層の機能と、メモリセル領域ZFBでのビットライン接続層の機能とを有することにも注目すべきである。
図3に示すように、ハードマスク層25は、基礎層20、16、15、Oが構造化された後、次のエッチングステップでワードライン溝30を形成するためメモリセル領域ZFBにハードマスク開口部26が形成される。更に、ハードマスク層25は、これらのワードライン溝の形成ステップ中に、周辺装置領域PBの保護ブロックマスク層として機能する。
図3に示すように、ハードマスク層25は、基礎層20、16、15、Oが構造化された後、次のエッチングステップでワードライン溝30を形成するためメモリセル領域ZFBにハードマスク開口部26が形成される。更に、ハードマスク層25は、これらのワードライン溝の形成ステップ中に、周辺装置領域PBの保護ブロックマスク層として機能する。
図4に示すように、非選択的エッチングステップが、シリコン半導体基板1にワードライン溝30を形成するように実行される。その後、ハードマスク25は、通常の既知の方法で取り除かれる。次の処理ステップ、等方性エッチングステップでは、例えば、ウェットエッチングステップ又はドライエッチングステップが、ワードライン溝30の底部を湾曲に形成し、かつワードライン溝30を広げるように実行される。後者の拡張はここでは図示しない。ワードライン溝30の底部の湾曲は、これらの部分での不均一な電界分布を回避することを目的としている。
その後、特別な角の尖った素子形成を提供するため、酸化物エッチングステップである図4の構造に別のエッチングステップが実行される。
次に、図5A及び図5Bに示すように、ワードライン溝30にゲート酸化物層GO’を提供するため、通常800℃以上の温度の熱酸化ステップが実行される。そして、ワードライン溝30に蒸着ステップでTiN、W、又はTaNなどのワードライン金属が充填された後、ゲート酸化物層GO’とワードライン2の金属充填物35とが研磨されて、シリコン半導体基板1の表面OFの下までエッチバックされる。
次に、図5A及び図5Bに示すように、ワードライン溝30にゲート酸化物層GO’を提供するため、通常800℃以上の温度の熱酸化ステップが実行される。そして、ワードライン溝30に蒸着ステップでTiN、W、又はTaNなどのワードライン金属が充填された後、ゲート酸化物層GO’とワードライン2の金属充填物35とが研磨されて、シリコン半導体基板1の表面OFの下までエッチバックされる。
次の処理ステップでは、酸化物充填物40が蒸着され、平面化され、表面OFよりも上方の位置、ここではポリシリコン層15の略中央までエッチバックされる。
図6A及び図6Bに示すように、次の処理ステップで、窒化珪素層20が取り除かれる。その後、ビットライン接触領域BLKがフォトリソグラフィにより形成される。図6Bから明らかなように、ストライプ状の開口部412を有するブロックマスク411が用いられる。この目的のため、まず、フォトレジスト層は、構造全体の表面に塗布された後、ストライプ状の開口部412を形成するためにフォトリソグラフィによりパターニングされる。
図6A及び図6Bに示すように、次の処理ステップで、窒化珪素層20が取り除かれる。その後、ビットライン接触領域BLKがフォトリソグラフィにより形成される。図6Bから明らかなように、ストライプ状の開口部412を有するブロックマスク411が用いられる。この目的のため、まず、フォトレジスト層は、構造全体の表面に塗布された後、ストライプ状の開口部412を形成するためにフォトリソグラフィによりパターニングされる。
図6Bから分かるように、開口部412は、ワードライン2の中央から隣接するワードライン2の中央へと幅方向に沿って延びている。その後、幅方向には、電気的に用いられない介在絶縁ワードライン2が存在し、続いて、ワードライン2の中央から次のワードライン2の中央へと延びる次のウィンドウ412が設けられる。
フォトレジストブロックマスク411の形成後、まず、酸化物エッチングステップが、マスク開口部412内の領域から酸化物層16を除去するために実行される。その後、ブロックマスク411を用いて、ブロックマスク411の開口部412内のポリシリコンを選択的に除去するポリシリコンエッチングステップが実行される。その後、ブロックマスク411が従来技術によって取り除かれる。その後、構造全体にマスクを用いずに酸化物エッチングステップが施される。酸化物エッチングステップでは、シリコン半導体基板1のビットライン接触領域BLK及び残りのポリシリコン層15の上面から酸化物層Oが除去される。この結果、図6A及び図6Bに示す処理状態に至る。ビットライン接触領域BLKの層Oの貫通後、酸化物層16及びOの厚さに応じて、層16の残りの部分を残すことができることにも言及すべきである(別の方法として下記参照)。
図7に示すように、ウェット洗浄ステップの実行後、第2のポリシリコン層15’は構造全体に蒸着され、第1のポリシリコン層15により平面SPを形成するように化学機械研磨又はエッチバックステップによって研磨される。これにより、図7に示す処理状態に至る。
別のアプローチとして、酸化物層Oよりも厚い酸化物層16を提供すると共に、ビットライン接触領域BLK上の酸化物層Oを貫通した後に酸化物層16を残りの厚さだけ残すことが挙げられる。この場合、ドライポリシリコンエッチングは、周囲にある残りの酸化物層16で停止するポリシリコン層15上で実行され、その後、残りの酸化物層16が除去される。
図8A及び図8Bに示すように、例えば、Ti、TiN又はWn製のバリア層50がポリシリコン層15、15’の表面SPに蒸着される。その後、タングステン層51及び窒化物キャップ層52がバリア層上に蒸着される。次に、メモリセル領域ZFBのビットライン8と周辺装置領域PBのゲートスタック8’とが、層15/15’、50、51、52スタック上で実行されるフォトリソグラフィ/エッチング処理ステップによってそれぞれ形成される。このようにして、周辺装置領域PBのゲートスタック8’とメモリセル領域ZFBのビットライン8とが同時に形成される。
次の処理ステップでは、酸化物スペーサ53が、メモリセル領域のビットライン8の両側と周辺装置領域のゲートスタック8’の両側とに同時に形成される。
図8Bに示すように、ビットライン8は、互いに平行に、かつワードライン2と直交するように延びている。ビットライン接点は、図8Bにおいて部材番号41で示され、活性領域ライン4とビットライン8とが交差する箇所に提供される。
図8Bに示すように、ビットライン8は、互いに平行に、かつワードライン2と直交するように延びている。ビットライン接点は、図8Bにおいて部材番号41で示され、活性領域ライン4とビットライン8とが交差する箇所に提供される。
次の処理、所謂X注入ステップが、オフ周辺装置用の拡張ソース/ドレイン領域(図示せず)を形成するために実行される。
最後に、メモリセル装置を完成させる通常のステップが実行される。具体的には、積層型コンデンサが構造の最上部に形成され、ビットライン8の両側で活性領域ライン4に接続される。しかし、これらの処理ステップは、技術的に公知であり、ここでは詳細に説明しない。これに関し、米国特許第7、034、408B1号に明示されている。
最後に、メモリセル装置を完成させる通常のステップが実行される。具体的には、積層型コンデンサが構造の最上部に形成され、ビットライン8の両側で活性領域ライン4に接続される。しかし、これらの処理ステップは、技術的に公知であり、ここでは詳細に説明しない。これに関し、米国特許第7、034、408B1号に明示されている。
本発明は、好適な実施形態を参照して説明してきたが、これに限定されず、当業者にとって、自明な様々な方法に変更することができる。よって、本発明は、明細書に添付の請求項の範囲に限定されないものとする。
Claims (11)
- 集積半導体構造の製造方法であって、
周辺回路を周辺装置領域に形成するステップであって、前記周辺回路は、半導体基板に少なくとも部分的に形成される周辺トランジスタを備え、第1の高温処理ステップで形成される第1のゲート誘電体を有するステップと、
複数のメモリセルをメモリセル領域に形成するステップであって、前記各メモリセルは、半導体基板に少なくとも部分的に形成され、第2の高温処理ステップで形成される第2のゲート誘電体を有し、かつ金属ゲート導体を有するアクセストランジスタを備えるステップとを備え、
第1及び第2の高温処理ステップが金属ゲート導体を形成するステップの前に実行され、メモリセル領域にゲート誘電体を形成する前に周辺部のゲート誘電体が形成され、メモリセル領域に導電性ゲート材料を形成する前に前記周辺部のゲート誘電体が形成される集積半導体構造の製造方法。 - 請求項1記載の集積半導体構造の製造方法において、
第1の高温処理ステップが第2の高温処理ステップの前に実行される集積半導体構造の製造方法。 - 請求項2記載の集積半導体構造の製造方法において、
メモリセル領域の基板上に絶縁層を形成するステップと、
第1の高温処理ステップを実行するステップと、
メモリセル領域の絶縁層上と、周辺装置領域の第1のゲート誘電体上とに第1のポリシリコン層を蒸着するステップと、
ポリシリコン層に窒化物層を蒸着するステップと、
窒化物層にハードマスクを形成するステップと、
メモリセル領域の基板にワードライン溝を形成するステップと、
第2の高温処理ステップを実行するステップと、
ワードライン溝の第2のゲート誘電体上に金属ゲート導体を形成するステップと、
ハードマスク及び窒化物層を除去するステップと
が実行される集積半導体構造の製造方法。 - 請求項3記載の集積半導体構造の製造方法は、更に、
ポリシリコン層及び絶縁層が基板から除去されるエッチングステップにおいて、メモリセル領域のアクセストランジスタのビットライン接触領域を露出させるステップと、
メモリセル領域と周辺装置領域とに第2のポリシリコン層を蒸着するステップと、
平坦な共通上面を形成するように第1及び第2のポリシリコン層を平面化するステップと
を備える集積半導体構造の製造方法。 - 請求項4記載の集積半導体構造の製造方法は、更に、
平坦な共通上面に少なくとも1つの導電層を蒸着するステップと、
少なくとも1つの導電層に絶縁層を蒸着するステップと、
メモリセル領域のアクセストランジスタに接続されるビットラインと周辺装置領域の周辺トランジスタのゲートスタックとを形成するように、第1及び第2のポリシリコン層、少なくとも1つの導電層、並びに絶縁層を同時に構成するステップと
を備える集積半導体構造の製造方法。 - 請求項1記載の集積半導体構造の製造方法において、
STIトレンチにより分離される活性領域ストライプがメモリセル領域に第1の方向に沿って形成され、アクセストランジスタが活性領域ストライプに形成される集積半導体構造の製造方法。 - 請求項4記載の集積半導体構造の製造方法において、
ビットライン接触領域は、ビットライン接触領域が露出される部分を露出させるため、ライン/スペースパターンを有するマスクを用いてフォトリソグラフィにより形成され、ポリシリコン層及び絶縁層を基板から除去するエッチングステップが絶縁層に対して選択的である集積半導体構造の製造方法。 - 請求項6記載の集積半導体構造の製造方法において、
第2の方向に延びる埋設されたワードラインがメモリセル領域の基板上に形成され、第2の方向と第1の方向とが交差する集積半導体構造の製造方法。 - 請求項8記載の集積半導体構造の製造方法において、
第3の方向に延びるビットラインがメモリセル領域の基板上に形成され、第2及び第3の方向が互いに直交する集積半導体構造の製造方法。 - 請求項5記載の集積半導体構造の製造方法において、
絶縁側壁スペーサがメモリセル領域のビットライン上と周辺装置領域のゲートスタック上とに同時に形成される集積半導体構造の製造方法。 - 請求項1記載の集積半導体構造の製造方法において、
第1及び第2の高温処理ステップが800℃〜1100℃の温度範囲の酸化処理ステップである集積半導体構造の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/588,591 US7595262B2 (en) | 2006-10-27 | 2006-10-27 | Manufacturing method for an integrated semiconductor structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008113005A true JP2008113005A (ja) | 2008-05-15 |
Family
ID=39277602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007278806A Pending JP2008113005A (ja) | 2006-10-27 | 2007-10-26 | 集積半導体構造の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7595262B2 (ja) |
JP (1) | JP2008113005A (ja) |
CN (1) | CN101170080A (ja) |
DE (2) | DE102006062958B3 (ja) |
TW (1) | TW200820380A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076912A (ja) * | 2007-09-18 | 2009-04-09 | Samsung Electronics Co Ltd | 厚さが減少した半導体素子、これを採用する電子製品及びその製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790296B1 (ko) * | 2006-12-04 | 2008-01-02 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
KR101077290B1 (ko) * | 2009-04-24 | 2011-10-26 | 주식회사 하이닉스반도체 | 반도체 기억 장치 및 그의 제조 방법 |
KR101186033B1 (ko) | 2009-09-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 기억 장치 및 그의 제조 방법 |
KR101096875B1 (ko) * | 2009-12-09 | 2011-12-22 | 주식회사 하이닉스반도체 | 매립 게이트를 갖는 반도체 소자 제조 방법 |
KR101186067B1 (ko) * | 2010-08-02 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
US8901604B2 (en) | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
KR101887144B1 (ko) * | 2012-03-15 | 2018-08-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
KR101882360B1 (ko) | 2012-03-20 | 2018-07-26 | 삼성전자주식회사 | 매립 게이트 구조물을 포함하는 반도체 장치 및 그 제조 방법 |
KR101991943B1 (ko) | 2012-11-13 | 2019-06-25 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN110047832B (zh) * | 2018-01-16 | 2021-11-02 | 联华电子股份有限公司 | 半导体存储装置以及其制作方法 |
JP6623247B2 (ja) * | 2018-04-09 | 2019-12-18 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびその製造方法 |
US20200202900A1 (en) * | 2018-12-21 | 2020-06-25 | Applied Materials, Inc. | 3-D DRAM Structure With Vertical Bit-Line |
US11295786B2 (en) | 2019-02-06 | 2022-04-05 | Applied Materials, Inc. | 3D dram structure with high mobility channel |
US11594537B2 (en) | 2020-07-06 | 2023-02-28 | Applied Materials, Inc. | 3-d dram cell with mechanical stability |
JP2023509403A (ja) | 2020-08-13 | 2023-03-08 | チャンシン メモリー テクノロジーズ インコーポレイテッド | ビット線構造の製造方法、半導体構造の製造方法及び半導体構造 |
CN114121880B (zh) | 2020-08-27 | 2023-05-05 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
CN113113384B (zh) * | 2021-03-18 | 2022-04-01 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766297A (ja) * | 1993-06-30 | 1995-03-10 | Toshiba Corp | 半導体記憶装置 |
JPH07297297A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体記憶装置およびその製造方法 |
JPH09232535A (ja) * | 1996-02-26 | 1997-09-05 | Nec Corp | 半導体装置の製造方法 |
JP2002026147A (ja) * | 2000-06-23 | 2002-01-25 | Internatl Business Mach Corp <Ibm> | 垂直mosfetおよび3fビット線ピッチを備えた6f2トレンチ・キャパシタdramセルのための構造およびプロセス |
JP2005142203A (ja) * | 2003-11-04 | 2005-06-02 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US7034408B1 (en) * | 2004-12-07 | 2006-04-25 | Infineon Technologies, Ag | Memory device and method of manufacturing a memory device |
US20060110884A1 (en) * | 2004-09-10 | 2006-05-25 | Peng-Fei Wang | Method of manufacturing a transistor and a method of forming a memory device |
JP2006135117A (ja) * | 2004-11-08 | 2006-05-25 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2006253684A (ja) * | 2005-03-08 | 2006-09-21 | Internatl Business Mach Corp <Ibm> | トレンチ・キャパシタ・アレイを含む構造およびその形成方法(soiチップ用の簡略化した埋込プレート構造およびプロセス) |
JP2006295180A (ja) * | 2005-04-09 | 2006-10-26 | Samsung Electronics Co Ltd | 垂直方向のゲート電極を有する電界効果トランジスタ及びその製造方法 |
JP2007123551A (ja) * | 2005-10-28 | 2007-05-17 | Elpida Memory Inc | 半導体装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5171702A (en) * | 1989-07-21 | 1992-12-15 | Texas Instruments Incorporated | Method for forming a thick base oxide in a BiCMOS process |
US5134085A (en) * | 1991-11-21 | 1992-07-28 | Micron Technology, Inc. | Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories |
US5766969A (en) * | 1996-12-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Multiple spacer formation/removal technique for forming a graded junction |
US6069054A (en) * | 1997-12-23 | 2000-05-30 | Integrated Device Technology, Inc. | Method for forming isolation regions subsequent to gate formation and structure thereof |
US6074908A (en) | 1999-05-26 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Process for making merged integrated circuits having salicide FETS and embedded DRAM circuits |
US6545904B2 (en) * | 2001-03-16 | 2003-04-08 | Micron Technology, Inc. | 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array |
US6927462B2 (en) * | 2002-08-28 | 2005-08-09 | Infineon Technologes Richmond, Lp | Method of forming a gate contact in a semiconductor device |
JP2004363214A (ja) | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
US20060192249A1 (en) | 2004-09-20 | 2006-08-31 | Samsung Electronics Co., Ltd. | Field effect transistors with vertically oriented gate electrodes and methods for fabricating the same |
KR100587669B1 (ko) * | 2003-10-29 | 2006-06-08 | 삼성전자주식회사 | 반도체 장치에서의 저항 소자 형성방법. |
TWI293786B (en) * | 2005-05-06 | 2008-02-21 | Powerchip Semiconductor Corp | Method for fabricating semiconductor device and wire with silicide |
US7763513B2 (en) * | 2005-09-09 | 2010-07-27 | Qimonda Ag | Integrated circuit device and method of manufacture |
-
2006
- 2006-10-27 US US11/588,591 patent/US7595262B2/en active Active
- 2006-11-10 DE DE102006062958.2A patent/DE102006062958B3/de not_active Expired - Fee Related
- 2006-11-10 DE DE102006053159A patent/DE102006053159B4/de not_active Expired - Fee Related
-
2007
- 2007-10-19 TW TW096139407A patent/TW200820380A/zh unknown
- 2007-10-26 JP JP2007278806A patent/JP2008113005A/ja active Pending
- 2007-10-29 CN CNA2007101651279A patent/CN101170080A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766297A (ja) * | 1993-06-30 | 1995-03-10 | Toshiba Corp | 半導体記憶装置 |
JPH07297297A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体記憶装置およびその製造方法 |
JPH09232535A (ja) * | 1996-02-26 | 1997-09-05 | Nec Corp | 半導体装置の製造方法 |
JP2002026147A (ja) * | 2000-06-23 | 2002-01-25 | Internatl Business Mach Corp <Ibm> | 垂直mosfetおよび3fビット線ピッチを備えた6f2トレンチ・キャパシタdramセルのための構造およびプロセス |
JP2005142203A (ja) * | 2003-11-04 | 2005-06-02 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US20060110884A1 (en) * | 2004-09-10 | 2006-05-25 | Peng-Fei Wang | Method of manufacturing a transistor and a method of forming a memory device |
JP2006135117A (ja) * | 2004-11-08 | 2006-05-25 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7034408B1 (en) * | 2004-12-07 | 2006-04-25 | Infineon Technologies, Ag | Memory device and method of manufacturing a memory device |
JP2006253684A (ja) * | 2005-03-08 | 2006-09-21 | Internatl Business Mach Corp <Ibm> | トレンチ・キャパシタ・アレイを含む構造およびその形成方法(soiチップ用の簡略化した埋込プレート構造およびプロセス) |
JP2006295180A (ja) * | 2005-04-09 | 2006-10-26 | Samsung Electronics Co Ltd | 垂直方向のゲート電極を有する電界効果トランジスタ及びその製造方法 |
JP2007123551A (ja) * | 2005-10-28 | 2007-05-17 | Elpida Memory Inc | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076912A (ja) * | 2007-09-18 | 2009-04-09 | Samsung Electronics Co Ltd | 厚さが減少した半導体素子、これを採用する電子製品及びその製造方法 |
US8766356B2 (en) | 2007-09-18 | 2014-07-01 | Samsung Electronics Co., Ltd. | Semiconductor devices having bit line insulating capping patterns and multiple conductive patterns thereon |
Also Published As
Publication number | Publication date |
---|---|
US20080102578A1 (en) | 2008-05-01 |
DE102006053159A1 (de) | 2008-05-15 |
DE102006062958B3 (de) | 2014-05-15 |
US7595262B2 (en) | 2009-09-29 |
TW200820380A (en) | 2008-05-01 |
CN101170080A (zh) | 2008-04-30 |
DE102006053159B4 (de) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008113005A (ja) | 集積半導体構造の製造方法 | |
US7928504B2 (en) | Semiconductor memory device and method for manufacturing the same | |
TWI471981B (zh) | 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法 | |
CN108962892B (zh) | 半导体元件及其制作方法 | |
US7030439B2 (en) | DRAM memory cell and method of manufacturing the same | |
CN105390542B (zh) | 具有旁路栅极的半导体器件及其制备方法 | |
JP2008078645A (ja) | トランジスタおよびメモリセルアレイ | |
JP2010226109A (ja) | キャパシタ構造物とその製造方法、及び前記キャパシタを含む半導体装置とその製造方法 | |
US20090001437A1 (en) | Integrated Circuit Devices Including Recessed Conductive Layers and Related Methods | |
US11800702B2 (en) | Method of forming a memory device | |
US9741611B2 (en) | Method of forming semiconductor device including protrusion type isolation layer | |
US6512259B1 (en) | Capacitor with high-ε dielectric or ferroelectric material based on the fin stack principle | |
JP2009021598A (ja) | コンタクトスペーサを備えるコンタクト構造体の形成方法及びそれを用いた半導体素子の製造方法 | |
US8581315B2 (en) | Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof | |
CN100394584C (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
KR20030003906A (ko) | 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 | |
US8778763B2 (en) | Method for forming memory cell transistor | |
JP2004140361A (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
US7244980B2 (en) | Line mask defined active areas for 8F2 DRAM cells with folded bit lines and deep trench patterns | |
US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
US7145195B2 (en) | Semiconductor memory device and method of manufacturing the same | |
US20150255465A1 (en) | Semiconductor device, and manufacturing method for same | |
CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
JP4215711B2 (ja) | 半導体集積回路装置およびその製造方法 | |
US20100270603A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |