CN110970402A - 电容器阵列结构、半导体器件及其制备方法 - Google Patents

Abstract

本发明提供了一种电容器阵列结构、半导体器件及其制备方法，在原有电容阵列结构的边界基础上增加一由绝缘材料形成的边界保护层，能够将在导电接触插塞制作工艺中由于电容阵列结构边界不平整产生的裂缝与电容阵列结构边界分隔开，从而避免因所述裂缝而造成导电接触插塞与电容阵列结构边界短路的问题，提高电容器件的可靠性。

Description

电容器阵列结构、半导体器件及其制备方法

技术领域

本发明涉及半导体技术领域，特别涉及一种电容器阵列结构、半导体器件及其制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成，每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。随着DRAM制程工艺的持续演进，集成度不断提高，器件尺寸不断微缩，存储单元形成的存储阵列在衬底上的横向面积也越来越小。为了使得DRAM中的电容器能够提高或维持足够高的电容值，通常会增加电容器中的下电极(bottomelectrode)的高度，以增大下电极和电容介质层之间的接触面积。然而，随着下电极高度的增加，使得下电极的高宽比也相应的增大，进而极易导致下电极弯曲变形或倒塌的问题，对器件区域可靠性造成影响。

请参考图1，目前在现有的DRAM电容器阵列结构形成过程中，一般通过添加电极的横向连续支撑层(包括底部支撑层111、中间支撑层112、顶部支撑层113)增加稳定性，但是这会造成器件区100A的电容器阵列结构的边界不平整，进而使得后续工艺对电容器阵列结构造成不良影响，进而影响DRAM的可靠性。例如在后续的形成导电接触插塞102(CT)工艺中，会在电容器阵列结构的上方及其外围沉积层间介质层以用于制作容纳导电接触插塞102的接触孔，并刻蚀电容器阵列结构的上方及其外围沉积层间介质层来形成接触孔，之后在接触孔中填充金属导电材料来形成导电接触插塞102。然而，随着器件尺寸的缩小，电容器阵列结构的上方及其外围的导电接触插塞102之间的距离也变得很小，这使得电容器阵列结构的不平整边界中凸向电容器阵列结构外围的接触孔的部分与接触孔侧壁之间的层间介质层的厚度变得非常薄，在刻蚀所述层间介质层形成这些外围的接触孔的过程中，电容器阵列结构的不平整边界外围的层间介质层受力不均，容易使得接触孔侧壁产生裂缝(crack)，之后填充导电接触插塞102对应的金属导电材料时，一方面会加剧裂缝的增大而直接开裂到电容器阵列结构的不平整边界上，另一方面填充的金属导电材料也会填充到裂缝中，进而造成形成的导电接触插塞102和电容器阵列边界或者导电接触插塞102之间直接发生短路，对DRAM的可靠性造成影响。因此，对电容阵列边界进行保护实属必要。

发明内容

本发明的目的在于提供一种电容器阵列结构及其制备方法、半导体器件及其制备方法，能够对电容阵列结构的边界进行绝缘保护，并阻挡后续导电接触插塞工艺形成的裂缝造成的插塞与电容阵列结构边界短路问题，进而提高器件可靠性。

为解决上述技术问题，本发明提供一种电容器阵列结构，包括：

衬底，具有用于形成电容器阵列的器件区；

下电极层，设置在所述衬底的器件区上，且所述下电极层具有呈阵列排布的多个筒状结构；

电容介质层，覆盖在所述下电极层的内外表面上；

上电极层，覆盖于所述电容介质层的表面上；

上电极填充层；覆盖在所述上电极层的表面上并填满所述上电极层中的间隙，所述上电极填充层具有凹凸不平形貌的外侧壁；以及，

边界保护层，所述边界保护层至少覆盖在所述上电极填充层的所述外侧壁上，且所述边界保护层为绝缘材料。

可选地，所述的电容器阵列结构还包括上电极覆盖层，所述上电极覆盖层覆盖在所述上电极填充层的表面上，并具有与所述上电极填充层的所述外侧壁对应的不平整外侧壁；且所述电容介质层、所述上电极层、所述上电极填充层以及所述上电极覆盖层依次延伸覆盖在整个所述器件区的表面上；所述边界保护层至少覆盖所述上电极覆盖层的所述不平整外侧壁上。

可选地，所述边界保护层覆盖在所述上电极覆盖层的上表面和所述不平整外侧壁上。

可选地，所述衬底还具有位于所述器件区外围的外围区，所述外围区中形成有导电结构；所述电容器阵列结构还包括层间介质层，所述层间介质层不仅覆盖在具有所述边界保护层的器件区的表面上，还延伸覆盖在所述外围区上；所述层间介质层中形成有位于所述器件区中的导电接触插塞以及位于所述外围区中的导电接触插塞，所述器件区中的导电接触插塞与所述器件区中的所述上电极填充层电接触，所述外围区中的导电接触插塞与所述外围区中的导电结构电接触。

可选地，所述边界保护层延伸覆盖在所述外围区的表面上。

可选地，所述的电容器阵列结构还包括横向支撑层，所述横向支撑层位于所述器件区的衬底上并横向连接所述下电极层的多个所述筒状结构，其中，所述上电极填充层的所述外侧壁的凹凸不平形貌对应于所述下电极的筒状结构外部的所述横向支撑层。

可选地，所述横向支撑层包括一顶层支撑层、至少一层中间支撑层及一底层支撑层，所述顶层支撑层位于所述下电极层的筒状结构的顶部外围，所述中间支撑层位于所述下电极层的筒状结构的中间部位，所述底层支撑层位于所述下电极层的筒状结构的底部外围。

可选地，所述衬底中还形成有多个电容接触节点，所述下电极层在各个所述筒状结构的底部与相应的所述接触节点相连接。

本发明还提供一种半导体器件，包括本发明所述的电容器阵列结构。

本发明还提供一种电容器阵列结构的制备方法，包括：

提供一具有器件区的衬底，形成交替层叠的牺牲层和支撑层于所述衬底上；

刻蚀所述支撑层和所述牺牲层，以形成多个电容孔于所述器件区中，且所述电容孔依次贯穿所述支撑层及所述牺牲层以暴露出所述衬底的表面；

形成下电极层于所述电容孔的侧壁和底璧上，以形成多个筒状结构；

去除所述牺牲层并保留所述支撑层，所述支撑层连接所述下电极层的多个所述筒状结构；

依次形成电容介质层和上电极层于所述下电极层的内外表面上；

形成上电极填充层于所述上电极层的表面上，所述上电极填充层填满所述上电极层中的间隙，所述上电极填充层具有凹凸不平形貌的外侧壁；以及，

形成边界保护层于所述上电极填充层上，所述边界保护层至少覆盖在所述上电极填充层的所述外侧壁上，且所述边界保护层为绝缘材料。

可选地，在形成所述边界保护层之前，先形成上电极覆盖层于所述上电极填充层的表面上，所述上电极覆盖层具有与所述具有与所述上电极填充层的所述外侧壁对应的不平整外侧壁，所述边界保护层至少覆盖所述上电极覆盖层的所述不平整外侧壁上。

可选地，所述衬底还具有位于所述器件区外围的外围区，在形成所述边界保护层之前，所述电容介质层、所述上电极层、所述上电极填充层以及所述上电极覆盖层依次延伸覆盖在整个所述器件区和所述外围区的表面上。

可选地，形成所述边界保护层的步骤包括：

沉积边界保护层于所述上电极覆盖层的侧壁和上表面上；

刻蚀去除位于所述外围区上的边界保护层以及位于所述器件区内且覆盖在所述上电极覆盖层的上表面上的边界保护层，以使得剩余的边界保护层作为边界侧墙，覆盖于所述器件区内的所述上电极覆盖层的所述不平整外侧壁上；以及，

刻蚀去除所述外围区上的所述上电极覆盖层、所述上电极填充层、所述上电极层以及所述电容介质层；或者，

形成所述边界保护层的步骤包括：

沉积边界保护层于所述上电极覆盖层的侧壁和上表面上；以及，

刻蚀去除所述外围区上的所述边界保护层、所述上电极覆盖层、所述上电极填充层、所述上电极层以及所述电容介质层，剩余的所述边界保护层覆盖在所述器件区内的所述上电极覆盖层的上表面以及所述不平整外侧壁上；

或者，形成所述边界保护层的步骤包括：

刻蚀去除所述外围区上的所述上电极覆盖层、所述上电极填充层、所述上电极层以及所述电容介质层；以及，

沉积所述边界保护层于所述上电极覆盖层和所述外围区上。

可选地，所述的电容器阵列结构的制备方法，还包括：

形成层间介质层于具有所述边界保护层的器件区上，所述层间介质层还延伸覆盖在所述外围区上；以及，

形成导电接触插塞于所述器件区和所述外围区上的所述层间介质层中，所述器件区中的导电接触插塞与所述器件区中的所述上电极填充层电接触，所述外围区中的导电接触插塞与所述外围区中的导电结构电接触。

本发明还提供一种半导体器件的制备方法，包括：采用本发明所述的电容器阵列结构的制备方法制备电容器阵列结构。

与现有技术相比，本发明提供的电容器阵列结构、半导体器件及其制备方法，在原有电容阵列结构的边界基础上增加一由绝缘材料形成的边界保护层，能够将在导电接触插塞制作工艺中由于电容阵列结构边界不平整产生的裂缝与电容阵列结构边界分隔开，从而避免因所述裂缝而造成导电接触插塞与电容阵列结构边界短路的问题，提高电容器件的可靠性。

附图说明

图1为现有技术中一电容器阵列结构的剖面示意图。

图2为本发明一实施例的电容器阵列结构的制备方法的流程示意图。

图3a为本发明一实施例在执行图2所示的制备方法中的步骤S1后的俯视结构示意图。

图3b为沿图3a中的AA’线的剖面结构示意图。

图4a为在执行图2所示的制备方法中的步骤S2后的俯视结构示意图。

图4b为沿图4a中的AA’线的剖面结构示意图。

图5为本发明一实施例在执行图2所示的制备方法中的步骤S3后的剖面结构示意图。

图6为本发明一实施例在执行图2所示的制备方法中的步骤S4后的剖面结构示意图。

图7为本发明一实施例在执行图2所示的制备方法中的步骤S5后的剖面结构示意图。

图8为本发明一实施例在执行图2所示的制备方法中的步骤S6后的剖面结构示意图。

图9为本发明一实施例在执行图2所示的制备方法中的步骤S7中沉积边界保护层后的剖面结构示意图。

图10a为本发明一实施例在执行图2所示的制备方法中的步骤S7中刻蚀边界保护层形成侧墙后的俯视结构示意图。

图10b为本发明一实施例在执行图2所示的制备方法中的步骤S7中刻蚀边界保护层形成侧墙后的剖面结构示意图。

图11a为本发明一实施例在执行图2所示的制备方法中的步骤S7中刻蚀上电极覆盖层至电容介质层后的俯视结构示意图。

图11b为本发明一实施例在执行图2所示的制备方法中的步骤S7中刻蚀上电极覆盖层至电容介质层后的剖面结构示意图。

图12为本发明一实施例在执行图2所示的制备方法中的步骤S8后的剖面结构示意图。

图13a为本发明另一实施例在执行图2所示的制备方法中的步骤S7中刻蚀边界保护层后的俯视结构示意图。

图13b为本发明另一实施例在执行图2所示的制备方法中的步骤S7后的剖面结构示意图。

图14为本发明另一实施例在执行图2所示的制备方法中的步骤S8后的剖面结构示意图。

图15为本发明又一实施例在执行图2所示的制备方法中的步骤S6后的剖面结构示意图。

图16a为本发明又一实施例在执行图2所示的制备方法中的步骤S7后的俯视结构示意图。

图16b为本发明又一实施例在执行图2所示的制备方法中的步骤S7后的剖面结构示意图。

图17为本发明又一实施例在执行图2所示的制备方法中的步骤S8后的剖面结构示意图。

其中，附图标记如下：

100-基底；

100A-器件区；

100B-外围区；

103-裂缝；

102、170-导电接触插塞；

101-电容接触节点；

111-底层支撑层；

112-中间支撑层；

113-顶层支撑层；

121-第一牺牲层；

122-第二牺牲层；

110-电容孔；

130-下电极；

131-电容介质层；

132-上电极层；

133-上电极填充层；

140-上电极覆盖层；

150-边界保护层；

160-层间介质层；

E1-电容器阵列的边界；

E2-器件区的边界。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的技术方案作详细的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图2，本发明一实施例提供一种电容器阵列结构的制备方法，包括以下步骤：

S1,提供一具有器件区的衬底，形成交替层叠的牺牲层和支撑层于所述衬底上；

S2,刻蚀所述支撑层和所述牺牲层，以形成多个电容孔于所述器件区中，且所述电容孔依次贯穿所述支撑层及所述牺牲层以暴露出所述衬底的表面；

S3,形成下电极层于所述电容孔的侧壁和底璧上，以形成多个筒状结构；

S4,去除所述牺牲层并保留所述支撑层，所述支撑层连接所述下电极层的多个所述筒状结构；

S5,依次形成电容介质层和上电极层于所述下电极层的内外表面上；

S6,形成上电极填充层于所述上电极层的表面上，所述上电极填充层填满所述上电极层中的间隙，所述上电极填充层具有凹凸不平形貌的外侧壁；

S7,形成边界保护层于所述上电极填充层上，所述边界保护层至少覆盖在所述上电极填充层的所述外侧壁上，且所述边界保护层为绝缘材料；

S8,形成层间介质层于具有所述边界保护层的衬底上，并形成导电接触插塞于所述层间介质层中，所述器件区中的导电接触插塞与所述器件区中的所述上电极填充层电接触。

下面结合各个步骤的相应的结构示意图，进一步解释说明本实施例中电容器阵列结构的制备方法。

请参考图3a和图3b，在步骤S1中，提供一衬底100，所述衬底100包含用于形成电容器阵列的器件区100A以及位于所述器件区100A外围的外围区100B，所述器件区100A与所述外围区100B可以通过浅沟槽隔离结构(未图示)隔离开。所述衬底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料。在所述器件区100A的衬底100中还形成有多个电容接触节点101，所述电容接触节点101与后续所形成的电容器的下电极层电性连接；在外围区100B的衬底100中还形成有导电结构(可以是晶体管等，未图示)，用于与后续的导电接触插塞电接触。当然，所述衬底100中还可以形成浅沟槽隔离结构、晶体管等其他的器件结构，本发明对此不做限定。可以通过化学气相沉积、旋涂等工艺在所述衬底100的表面上依次形成底层支撑层111、第一牺牲层121、中间支撑层112、第二牺牲层122以及顶层支撑层113，即在衬底100上交替层叠牺牲层和支撑层。其中底层支撑层111一方面用于对后续形成的下电极层进行底部支撑，另一方面还用于隔离衬底100的内部元件与上方的电容器等元件。底层支撑层111的形成工艺还可以是热氧化工艺。所述底层支撑层111、中间支撑层112和顶层支撑层113的材质包含但不限于氮化硅，第一牺牲层121、第二牺牲层122的材质包含但不限于氧化硅。所述第一牺牲层121的厚度界定出后续所形成的中间支撑层112的高度，因此，所述第一牺牲层121的厚度可根据所需形成的中间支撑层112的高度位置进行调整。在所述第一牺牲层121与中间支撑层112的厚度确定的情况下，所述第二牺牲层122的厚度界定出后续所形成的顶层支撑层113的高度，因此，所述第二牺牲层122的厚度可根据所需形成的顶层支撑层113的高度位置进行调整。在本发明的其他实施例中，为了对下电极层进行更好的支撑，底层支撑层111和顶层支撑层113之间还可以层叠两层以上的中间支撑层112，相邻中间支撑层之间有牺牲层进行隔离。

请参考图4a与图4b所示，在步骤S2中，形成多个电容孔110在所述器件区100A上的牺牲层与所述支撑层内，所述电容孔110暴露出所述1器件区100A的衬底100的表面，用于形成电容器。多个电容孔110呈阵列排布。具体的，在所述顶层支撑层113上形成一掩膜层(未图示)，对所述掩膜层进行图形化，暴露出预定形成电容孔110的区域，然后以图形化的掩膜层为掩膜，依次对所述顶层支撑层113、第二牺牲层122、中间支撑层112、第一牺牲层121以及底层支撑层111进行刻蚀，以去除所述外围区100B及器件区100A边缘区域上的所述支撑层及牺牲层，并在器件区100A中形成多个电容孔110，然后去除所述图形化的掩膜层。所述电容孔110依次贯穿所述顶层支撑层113、第二牺牲层122、中间支撑层112、第一牺牲层121以及底层支撑层111，以暴露出所述器件区100A的衬底100中的电容接触节点101的表面，可选的，所有的电容孔110呈六方密堆积排布。此外，电容孔110可以是倒梯形孔、矩形孔等，其侧壁可以是不规则形貌，如具有曲线侧壁等，在此不做具体限制。此外，本实施例中，外围区100B上还保留有所述底层支撑层111，以用于在后续电容器形成工艺中保护外围区100B的衬底100表面。

可以理解的是，由于需要在所述交替层叠的支撑层和牺牲层中形成所述电容孔110，进而在后续可在所述电容孔110的底璧和侧壁上形成具有一筒状结构的下电极(即下电极层130)，可见，用于形成所述电容孔110的叠层的总高度可界定出后续形成的下电极层130中的各个筒状结构的高度，因此，可通过增加所述第一牺牲层121和第二牺牲层122的厚度，来增大后续所形成的电容器的下电极高度，从而可增加电容器的下电极表面积，进而可提高形成的电容器的电容值。

请参考图5所示，在步骤S3中，形成一下电极层130覆盖于所述电容孔110的侧壁和底璧上。所述下电极层130位于所述电容孔110中的部分，其形貌与所述电容孔110的形貌一致，从而使得位于所述电容孔110中的所述下电极层130构成一筒状结构。具体的，所述下电极层130可在沉积工艺的基础上结合平坦化工艺形成，例如，首先，可以采用光刻胶等图形化保护层(未图示)将外围区100B保护起来，并暴露出器件区100A中的顶层支撑层113的顶表面以及电容孔110的表面；接着，采用物理气相沉积或化学气相沉积等工艺形成一电极材料层于所述图形化保护层以及器件区100A的暴露表面上，所述电极材料层覆盖所述电容孔110的底部和侧壁，以及覆盖所述器件区100A的顶层支撑层113和外围区100B的图形化保护层顶表面；接着，执行平坦化工艺(例如，化学机械研磨工艺CMP)，去除电极材料层中位于所述顶层支撑层113上方的部分，从而使剩余的电极材料层仅形成在所述电容孔110中，以构成具有多个筒状结构110a的下电极层130，之后去除所述图形化保护层。此外，在本实施例中，所述电容接触节点101通过所述电容孔110暴露出来，从而使得所形成的下电极层130的筒状结构110a的底部能够与所述电容接触节点101电性连接。进一步的，所述下电极层130可以是多晶硅电极或金属电极。当下电极层130为金属电极时，还可以采用氮化钛(TiN)和Ti层叠结构。当下电极层130为多晶硅电极时，可以采用零掺杂和/或掺杂的多晶硅材料形成。

请参考图5和6所示，在步骤S4中，去除各个所述的牺牲层并保留各个所述的支撑层，所有的所述支撑层组成横向支撑层，以横向连接所述下电极层130的多个筒状结构的外壁，以在各个所述筒状结构的侧壁上对下电极层130进行支撑。具体的，所述顶层支撑层113位于所述下电极层130的多个筒状结构的顶部外围，所述中间支撑层112位于所述下电极层130的多个筒状结构的中间部位，底层支撑层111位于所述下电极层130的多个筒状结构的底部外围。其中，步骤S4的具体过程包括：形成第一开口(未图示)于所述顶层支撑层113并暴露出所述第二牺牲层122；可以采用湿法刻蚀工艺刻蚀去除所述第二牺牲层122；形成第二开口于所述中间支撑层112中以暴露出所述第一牺牲层121；采用湿法刻蚀工艺刻蚀去除所述第一牺牲层121；其中，一个所述第一开口仅与一个所述电容孔110交叠，或者一个所述第一开口同时与多个所述电容孔110交叠；一个所述第二开口仅与一个所述电容孔110交叠，或者一个所述第二开口同时与多个所述电容孔110交叠。此外，所述第二开口可以与所述第一开口完全对齐。

请参考图7所示，在步骤S5中，首先，采用化学气相沉积工艺或原子层沉积工艺等形成一电容介质层131于所述下电极层130的内外表面以及各个所述支撑层暴露出的表面；接着，形成一上电极层132于所述电容介质层131的内表面和外表面。其中，所述电容介质层131覆盖所述下电极层130的筒状结构110a的内表面和外表面，以充分利用下电极层130的两个相对表面，构成具有较大电极表面积的电容器。优选的，所述电容介质层131可以为金属氧化物等高K介质层。进一步的，所述电容介质层131为多层结构，例如为氧化哈-氧化锆的两层结构。所述上电极层132可以为单层结构也可以为多层结构，当所述上电极层132为单层结构时，例如为多晶硅电极，也可以为金属电极，当上电极层132为金属电极时，例如可以采用氮化钛(TiN)形成。所述上电极层132在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层131以及所述下电极层130构成电容器。此外，在器件区100A边缘区域(即电容孔阵列的边界区域)上，由于横向支撑层(即中间支撑层112、顶层支撑层113)的存在，所述电容介质层131和所述上电极层132均具有凹凸不平形貌的侧壁结构，所述凹凸不平形貌的侧壁结构对应于在所述下电极层130的筒状结构筒外部的所述中间支撑层112、顶层支撑层113，由此使得所述上电极层132在所述器件区100A边缘区域(即电容孔阵列的边界区域)上的部分，对应所述中间支撑层112、顶层支撑层113以远离所述下电极层130的方向凸出，使器件区100A中的电容器阵列边界不平整。此外，本实施例中，所述电容介质层131和所述上电极层132还依次延伸覆盖在所述外围区100B上保留的底层支撑层111的表面上。

请参考图8所示，在步骤S6中，可以先采用化学气相沉积工艺在所述上电极层132表面形成一上电极填充层133，所述上电极填充层133填满所述上电极层132之间的间隙，也就是说，所述上电极填充层133填充满相邻的筒状结构之间的间隙并覆盖上述形成的结构。优选的，所述上电极填充层133的材质包括未掺杂或者硼掺杂的多晶硅。之后，采用物理气相沉积等工艺在所述上电极填充层133上形成上电极覆盖层140，所述上电极覆盖层160优选为叠层结构，包括用于连接所述上电极填充层132表面的导电金属层(其材质包含但不限于钨)以及用于避免导电金属层氧化的氧化层(其材质包含但不限于氧化硅)。同样，所述上电极填充层133和所述上电极覆盖层140均具有凹凸不平形貌的侧壁结构，所述凹凸不平形貌的侧壁结构对应于所述中间支撑层112和顶层支撑层113。由此完成了电容器阵列的制作。

因为下电极层之间添加有横向支撑层(即底部支撑层111、中间支撑层112以及顶层支撑层113)，因此上述的电容器阵列的稳定性得到提高，但是横向支撑层的存在使得电容器阵列的边界为凹凸不平的不平整形貌，在后续的导电插栓工艺中用于在向接触孔中沉积和填充导电金属材料时，电容器阵列边界的不平整处(凹凸侧面)形成裂缝，造成形成的导电接触插塞与电容阵列边界短路，影响最终制造的存储器的可靠性。为避免这个问题，在步骤S7中形成具有绝缘性的边界保护层至少覆盖于所述电容器阵列的不平整边界上，来将后续工艺可能产生的裂缝和电容器阵列边界隔离开，从而避免所述裂缝造成的导电接触插塞与电容阵列边界之间的短路问题，提供器件的可靠性。

在本发明的一实施例中，在步骤S7中仅在电容器阵列的不平整边界上形成边界保护层150，具体过程包括：

首先，请参考图9，通过化学气相沉积等工艺沉积绝缘材料于所述上电极覆盖层140的表面上，以形成具有绝缘性的边界保护层150于所述上电极覆盖层140的侧壁和顶表面上，所述边界保护层150的材料包括氮化硅、氮碳化硅、氮氧化硅中的至少一种。所述边界保护层150在所述器件区100A的边缘区域上的部分也具有对应所述横向支撑层的不平整侧壁。此时，所述边界保护层150、上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131均从器件区100A连续延伸到外围区100B的全部表面上。

然后，请参考图10a、10b，可以采用侧墙刻蚀工艺来刻蚀所述边界保护层150，从而去除外围区100B、器件区100A的最外边缘区域以及器件区100A(即电容器阵列区)的上电极覆盖层140上表面上的边界保护层150，剩余的边界保护层150仅覆盖在电容器阵列区的不平整边界(即所述器件区100A内的所述上电极覆盖层140的所述不平整外侧壁)上，作为边界侧墙。此时，可以得到电容器阵列的边界E1，该边界E1和器件区100A的边界E2之间的区域就是器件区100A的最边缘区域。

接着，请参考图11a、11b，可以借助电容器阵列上的接触孔掩膜板并进一步通过光刻、刻蚀工艺来去除外围区100A上的上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131，由此得到器件区100A的边界E2，所述边界E2可以与所述下电极层130的筒状结构在竖直方向平行设置，也可以与衬底100呈一定角度的坡度设置。

这种方法形成的边界保护层150仅仅是一种侧墙结构，在保护电容器阵列边界的同时还能够尽量减小对电容器阵列中央区域的影响。

之后可以执行步骤S8，以在具有边界侧墙的电容器阵列侧壁和顶面、边界保护层150暴露出的器件区100A的边缘区域以及外围区100B上形成层间介质层160以及位于层间介质层160中的导电接触插塞170。具体地，请参考图12，首先，可以采用涂覆或化学气相沉积工艺并结合进一步地顶部平坦化工艺，来形成层间介质层160于所述外围区100B的底部支撑层111以及器件区100A的边界保护层150和边界保护层150暴露出的上电极覆盖层140的表面上，且层间介质层160足够厚，能够将边界保护层150以及上电极覆盖层140掩埋在内，并具有平坦的侧壁表面和顶表面。接着，可以通过接触孔刻蚀器件区100A和外围区100B的层间介质层160，以形成分别位于器件区100A和外围区100B中的接触孔(未图示)，且器件区100A中的接触孔暴露出上电极填充层133的顶表面，外围区100B中的接触孔暴露出外围区100B的衬底100中的导电结构(例如是晶体管等)的上表面。然后，可以采用电镀、溅射等工艺向各个所述接触孔中填充金属导电材料(其材质包括但不限于钨)，直至填满接触孔，并进一步通过化学机械平坦化工艺去除多余的金属导电材料，从而形成导电接触插塞170于所述器件区100A和所述外围区100B上的所述层间介质层160中，所述器件区100A中的导电接触插塞170与所述器件区100A中的所述上电极填充层133的上表面电接触，所述外围区100B中的导电接触插塞170与所述外围区100B的衬底100中的导电结构电接触。

在本发明的另一实施例中，请参考图9、图13a和图13b，在步骤S7中在电容器阵列的不平整边界以及顶表面上形成边界保护层150，具体过程包括：

首先，请参考图9，通过化学气相沉积等工艺沉积绝缘材料于所述上电极覆盖层140的表面上，以形成具有绝缘性的边界保护层150于所述上电极覆盖层140的侧壁和顶表面上，所述边界保护层150的材料包括氮化硅、氮碳化硅、氮氧化硅中的至少一种。所述边界保护层150在所述器件区100A的边缘区域上的部分也具有对应所述横向支撑层的不平整侧壁。此时，所述边界保护层150、上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131均从器件区100A连续延伸到外围区100B的全部表面上。

然后，请参考图13a和图13b，可以借助电容器阵列上的接触孔掩膜板并进一步通过光刻、刻蚀工艺来去除外围区100A上的边界保护层150、上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131，由此得到器件区100A的边界E2，所述边界E2可以与所述下电极层130的筒状结构在竖直方向平行设置，也可以与衬底100呈一定角度的坡度设置。

这种方法可以通过一道刻蚀工艺来形成边界保护层150和器件区100A的边界，工艺得到简化，剩余的边界保护层150不仅可以保护电容器阵列的不平整边界(即侧壁)，还能保护电容器阵列的整个顶面，即对电容器阵列的保护力度增大，有利于器件可靠性的进一步提高。

之后可以继续执行步骤S8，以在具有边界保护层150的电容器阵列以及外围区100B上形成层间介质层160以及位于层间介质层160中的导电接触插塞170。具体地，请参考图14，首先，可以采用涂覆或化学气相沉积工艺并结合进一步地顶部平坦化工艺，来形成层间介质层160于所述外围区100B的底部支撑层111以及器件区100A的边界保护层150的表面(即不平整侧壁和顶面)上，且层间介质层160足够厚，能够将边界保护层150中的间隙填满并将边界保护层150完全掩埋在内，并具有平坦的侧壁表面和顶表面。接着，可以通过接触孔刻蚀器件区100A和外围区100B的层间介质层160，以形成分别位于器件区100A和外围区100B中的接触孔(未图示)，且器件区100A中的接触孔暴露出上电极填充层133的顶表面，外围区100B中的接触孔暴露出外围区100B的衬底100中的导电结构(例如是晶体管等)的上表面。然后，可以采用电镀、溅射等工艺向各个所述接触孔中填充金属导电材料(其材质包括但不限于钨)，直至填满接触孔，并进一步通过化学机械平坦化工艺去除多余的金属导电材料，从而形成导电接触插塞170于所述器件区100A和所述外围区100B上的所述层间介质层160中，所述器件区100A中的导电接触插塞170与所述器件区100A中的所述上电极填充层133的上表面电接触，所述外围区100B中的导电接触插塞170与所述外围区100B的衬底100中的导电结构电接触。

在本发明的又一实施例中，请参考图15、图16a和图16b，在步骤S7中，还可以采用不同于上述实施例的另一种方法，在电容器阵列的不平整边界以及顶表面上形成边界保护层150，具体过程包括：

首先，请参考图15，可以借助电容器阵列上的接触孔掩膜板并进一步通过光刻、刻蚀工艺来去除外围区100A上的上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131，由此得到器件区100A的边界E2，所述边界E2可以与所述下电极层130的筒状结构在竖直方向平行设置，也可以与衬底100呈一定角度的坡度设置。

接着，请参考图16a、16b，通过化学气相沉积等工艺沉积绝缘材料于所述上电极覆盖层140和所述外围区100B的底部支撑层111表面上，以形成具有绝缘性的边界保护层150于所述上电极覆盖层140的侧壁和顶表面上以及外围区100B的底部支撑层111上，所述边界保护层150的材料包括氮化硅、氮碳化硅、氮氧化硅中的至少一种。所述边界保护层150在所述器件区100A的边缘区域上部分也具有对应所述横向支撑层的不平整侧壁。此时，所述边界保护层150、上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131均从器件区100A连续延伸到外围区100B的全部表面上。

这种方法先刻蚀出器件区100A的边界，再形成的边界保护层150，工艺得到简化，且形成的边界保护层150不仅可以保护器件区100A中的电容器阵列，还能够对外围区100B中的结构进行保护，防止后续的导电接触插塞工艺对其造成不良影响。

之后可以继续执行步骤S8，以在具有边界保护层150的电容器阵列以及外围区100B上形成层间介质层160以及位于层间介质层160中的导电接触插塞170。具体地，请参考图17，首先，可以采用涂覆或化学气相沉积工艺并结合进一步地顶部平坦化工艺，来形成层间介质层160于所述边界保护层150的表面(即不平整侧壁和顶面)上，且层间介质层160足够厚，能够将器件区100A的边界保护层150的不平整侧壁中的间隙填满并将边界保护层150完全掩埋在内，层间介质层160最终具有平坦的侧壁表面和顶表面。接着，可以通过接触孔刻蚀器件区100A和外围区100B的层间介质层160，以形成分别位于器件区100A和外围区100B中的接触孔(未图示)，且器件区100A中的接触孔暴露出上电极填充层133的顶表面，外围区100B中的接触孔暴露出外围区100B的衬底100中的导电结构(例如是晶体管等)的上表面。然后，可以采用电镀、溅射等工艺向各个所述接触孔中填充金属导电材料(其材质包括但不限于钨)，直至填满接触孔，并进一步通过化学机械平坦化工艺去除多余的金属导电材料，从而形成导电接触插塞170于所述器件区100A和所述外围区100B上的所述层间介质层160中，所述器件区100A中的导电接触插塞170与所述器件区100A中的所述上电极填充层133的上表面电接触，所述外围区100B中的导电接触插塞170与所述外围区100B的衬底100中的导电结构电接触。

在上述各实施例中，所述边界保护层150的沉积厚度较薄，不足以填满上电极覆盖层140的不平整侧壁的间隙，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，所述边界保护层150的沉积厚度可以变厚一些，能够填满上电极覆盖层140的不平整侧壁的间隙，使得电容器阵列边界变为平整的侧壁，从而可以将后续的导电接触插塞工艺中因横向支撑层而产生裂缝的可能性降到最低，以最大程度地避免所述裂缝造成的导电接触插塞与电容阵列边界间的短路问题。

综上所述，本发明的电容器阵列结构的制备方法，在进行导电接触插塞工艺之前，先形成一至少覆盖在所述电容器阵列的不平整边界上的边界保护层，以减小后续导电接触插塞工艺中在向接触孔中填充金属导电材料时由于电容器阵列的不平整边界而形成裂缝的可能性，同时将有可能产生的所述裂缝与所述电容器阵列的不平整边界隔开，以避免形成的导电接触插塞和电容器阵列边界之间的短路问题，提高器件可靠性。

请参考图2至图17，本发明还提供一种半导体器件的制备方法，包括：采用本发明的电容器阵列结构的制备方法制备电容器阵列结构。本发明的半导体器件的制备方法，适用于动态随机存储器等半导体存储器的制备。由于本发明的半导体器件的制备方法，采用本发明的本发明的电容器阵列结构的制备方法制备电容器阵列结构，因此可以制备出具有更高可靠性的半导体器件。

请参考图12，本发明一实施例还提供一种电容器阵列结构，包括衬底100、下电极层130、电容介质层131、上电极层132、上电极填充层133、上电极覆盖层140、边界保护层150、用于支撑所述下电极层130的横向支撑层、层间介质层160以及导电接触插塞170。

具体的，所述衬底100具有器件区100A和位于所述器件区100A外围的外围区100B，所述器件区100A与所述外围区100B可以通过浅沟槽隔离结构(未图示)隔离开。所述衬底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料。在所述器件区100A的衬底100中还形成有多个呈阵列排布的电容接触节点101，所述电容接触节点101与下电极层130电性连接；在外围区100B的衬底100中还形成有导电结构(可以是晶体管等，未图示)，用于相应的导电接触插塞170电接触。

所述下电极层130设置在所述器件区100A的衬底100上，且所述下电极层130具有多个筒状结构，所述筒状结构可以是倒梯形孔、矩形孔等，其侧壁可以是不规则形貌，如具有曲线侧壁等，在此不做具体限制。所有筒状结构呈阵列排布，且与电容接触节点101排布的阵列相对应，使得各个筒状结构的底部与所述器件区100A中的电容接触节点101电性连接。所述下电极层130可以是多晶硅电极或金属电极。当下电极层130为金属电极时，还可以采用氮化钛(TiN)和Ti层叠结构。当下电极层130为多晶硅电极时，可以采用零掺杂和/或掺杂的多晶硅材料形成。

所述横向支撑层连接所述下电极层130的多个筒状结构的外壁并沿着平行于衬底100表面的方向延伸，包括一底层支撑层111、至少一层中间支撑层112以及一顶层支撑层113，其中，所述顶层支撑层113位于所述下电极层130的多个筒状结构的顶部外围，所述中间支撑层112位于所述下电极层130的多个筒状结构的中间部位，底层支撑层111位于所述下电极层130的多个筒状结构的底部外围。所述横向支撑层中的各个所述支撑层的材质可以完全相同，例如均为氧化硅；也可以不完全相同，例如底层支撑层为氧化硅，中间支撑层112和顶层支撑层113为氧化硅。

所述电容介质层131设置于所述下电极层130的内外表面以及所述横向支撑层的表面上，以充分利用下电极层130的两个相对表面，构成具有较大电极表面积的电容器。优选的，所述电容介质层131可以为金属氧化物等介电常数大于7的高K介质层。进一步的，所述电容介质层131为多层结构，例如为氧化哈-氧化锆的两层结构。所述电容介质层131延伸覆盖在整个器件区100A的表面上，所述电容介质层131在位于下电极层的边界处具有对应所述横向支撑层的不平整侧壁，所述不平整侧壁具有凹凸不平形貌。

所述上电极层132设置于所述电容介质层131的内外表面，所述上电极层132在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层131以及所述下电极层130构成电容器，由此，所述上电极层132、电容介质层131以及下电极层130在所述下电极层130的每个筒状结构处构成一个电容器，进而形成电容器阵列。所述上电极层132可以为单层结构也可以为多层结构，当所述上电极层132为单层结构时，例如为多晶硅电极，也可以为金属电极，当上电极层132为金属电极时，例如可以采用氮化钛(TiN)形成。此外，在器件区100A边缘区域(即电容孔阵列的边界区域)上，由于横向支撑层(即中间支撑层112、顶层支撑层113)的存在，所述上电极层132也具有凹凸不平形貌的外侧壁结构，所述凹凸不平形貌的外侧壁结构对应于在所述下电极层130的筒状结构筒外部的所述中间支撑层112、顶层支撑层113，由此使得所述上电极层132在所述器件区100A边缘区域(即电容孔阵列的边界区域)上的部分，对应所述中间支撑层112、顶层支撑层113以远离所述下电极层130的方向凸出，使器件区100A中的电容器阵列边界不平整。此外，本实施例中，所述电容介质层131和所述上电极层132还依次延伸覆盖在所述外围区100B上保留的底层支撑层111的表面上。

所述上电极填充层133覆盖所述上电极层132的表面上，并填充所述上电极层132之间的间隙。即所述上电极填充层133填充满相邻的筒状结构之间的间隙。优选的，所述上电极填充层133的材质包括未掺杂或者硼掺杂的多晶硅。所述上电极覆盖层140覆盖在所述上电极填充层133的外表面，所述上电极覆盖层160优选为叠层结构，包括用于连接所述上电极填充层132表面的导电金属层(其材质包含但不限于钨)以及用于避免导电金属层氧化的氧化层(其材质包含但不限于氧化硅)。同样，所述上电极填充层133和所述上电极覆盖层140均具有凹凸不平形貌的外侧壁结构(即不平整外侧壁)，所述不平整外侧壁的凹凸不平形貌对应于所述中间支撑层112和顶层支撑层113。

此外，所述上电极覆盖层140、上电极填充层133、上电极层132以及电容介质层131在器件区100A的边界E2处层叠的侧壁可以与所述下电极层130的筒状结构在竖直方向平行设置，也可以与衬底100上表面呈一定角度的坡度设置。

所述边界保护层150覆盖在所述器件区100A内的所述上电极覆盖层140的不平整外侧壁上，作为边界侧墙，以隔断层间介质层160中的裂缝和电容器阵列边界，避免导电接触插塞170与电容器阵列边界E1之间的短路问题。所述边界保护层150为绝缘材料，包括氮化硅、氮碳化硅、氮氧化硅中的至少一种。

所述层间介质层160不仅覆盖在具有所述边界保护层150的器件区100A的表面上，还延伸覆盖整个所述外围区100B的表面，能够将边界保护层150以及上电极覆盖层140完全掩埋在内，并具有平坦的侧壁表面和顶表面。所述层间介质层60中形成有位于所述器件区100A中的导电接触插塞170以及位于所述外围区100B中的导电接触插塞170，所述器件区100A中的导电接触插塞170与所述器件区100A中的所述上电极填充层133电接触，所述外围区100B中的导电接触插塞170与所述外围区100B中的导电结构(未图示)电接触。所述层间介质层160的材质可以是介电常数K低于4的低K介质，也可以是氧化硅等。所述导电接触插塞170的材质包括但不限于钨。

本实施例的电容器阵列结构，实质上是在层间介质层160和电容器阵列的不平整边界之间添加一边界保护侧墙(即仅覆盖在电容器阵列的不平整边界上的边界保护层150)，用于将层间介质层160中有可能存在的所述裂缝与所述电容器阵列的不平整边界隔开，以避免裂缝中填充的导电金属材料造成的导电接触插塞170和电容器阵列边界之间的短路问题，提高器件可靠性。

上述实施例中，边界保护层150仅仅覆盖在电容器阵列的不平整边界上，即仅仅覆盖在器件区100A中的上电极覆盖层140对应横向支撑层而形成的不平整外侧壁上，但是本发明的技术方案并不仅仅限定于此，在本发明的另一实施例中，请参考图14，所述边界保护层150不仅覆盖在器件区100A中的上电极覆盖层140对应横向支撑层而形成的不平整外侧壁上，还覆盖在所述上电极覆盖层的上表面上，由此，所述边界保护层150不仅可以保护电容器阵列的不平整边界(即上电极覆盖层140对应横向支撑层形成的不平整外侧壁)，还能保护电容器阵列的整个顶面，即对电容器阵列的保护力度增大，有利于器件可靠性的进一步提高；在本发明的又一实施例中，所述边界保护层150不仅覆盖在器件区100A中的上电极覆盖层140对应横向支撑层而形成的不平整外侧壁上，还覆盖在所述上电极覆盖层的上表面上，并延伸覆盖在层间介质层160底部的整个外围区100B的表面上，由此，边界保护层150不仅可以保护器件区100A中的电容器阵列，还能够对外围区100B中的结构进行保护，防止导电接触插塞的形成工艺对外围区100B和器件区100A造成不良影响。

综上所述，本发明的电容器阵列结构，在上电极填充层和层间介质层之间增设一至少覆盖在电容器阵列的不平整边界上的边界保护层，以将层间介质层中有可能存在的裂缝与电容器阵列的边界隔开，有效规避了导电接触插塞工艺中由于电容阵列边界不平整而形成裂缝进而造成的短路问题，提高器件的可靠性。

相应的，本发明还提供一种半导体器件，包含如上所述的电容器阵列结构。所述半导体器件优选为动态随机存储器。由于本发明的半导体器件采用了本发明的电容器阵列结构，因此可靠性得到提高。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种电容器阵列结构，其特征在于，包括：

衬底，具有用于形成电容器阵列的器件区；

下电极层，设置在所述衬底的器件区上，且所述下电极层具有呈阵列排布的多个筒状结构；

电容介质层，覆盖在所述下电极层的内外表面上；

上电极层，覆盖于所述电容介质层的表面上；

上电极填充层；覆盖在所述上电极层的表面上并填满所述上电极层中的间隙，所述上电极填充层具有凹凸不平形貌的外侧壁；以及，

边界保护层，所述边界保护层至少覆盖在所述上电极填充层的所述外侧壁上，且所述边界保护层为绝缘材料。

2.如权利要求1所述的电容器阵列结构，其特征在于，还包括上电极覆盖层，所述上电极覆盖层覆盖在所述上电极填充层的表面上，并具有与所述上电极填充层的所述外侧壁对应的不平整外侧壁；且所述电容介质层、所述上电极层、所述上电极填充层以及所述上电极覆盖层依次延伸覆盖在整个所述器件区的表面上；所述边界保护层至少覆盖所述上电极覆盖层的所述不平整外侧壁上。

3.如权利要求2所述的电容器阵列结构，其特征在于，所述边界保护层覆盖在所述上电极覆盖层的上表面和所述不平整外侧壁上。

4.如权利要求1所述的电容器阵列结构，其特征在于，所述衬底上还具有位于所述器件区外围的外围区，所述外围区中形成有导电结构；所述电容器阵列结构还包括层间介质层，所述层间介质层不仅覆盖在具有所述边界保护层的器件区的表面上，还延伸覆盖在所述外围区上；所述层间介质层中形成有位于所述器件区中的导电接触插塞以及位于所述外围区中的导电接触插塞，所述器件区中的导电接触插塞与所述器件区中的所述上电极填充层电接触，所述外围区中的导电接触插塞与所述外围区中的导电结构电接触。

5.如权利要求4所述的电容器阵列结构，其特征在于，所述边界保护层延伸覆盖在所述外围区的表面上。

6.如权利要求1至5中任一项所述的电容器阵列结构，其特征在于，还包括横向支撑层，所述横向支撑层位于所述器件区的衬底上并横向连接所述下电极层的多个所述筒状结构，其中，所述上电极填充层的所述外侧壁的凹凸不平形貌对应于所述下电极的筒状结构外部的所述横向支撑层。

7.如权利要求6所述的电容器阵列结构，其特征在于，所述横向支撑层包括一顶层支撑层、至少一层中间支撑层及一底层支撑层，所述顶层支撑层位于所述下电极层的筒状结构的顶部外围，所述中间支撑层位于所述下电极层的筒状结构的中间部位，所述底层支撑层位于所述下电极层的筒状结构的底部外围。

8.如权利要求1至5中任一项所述的电容器阵列结构，其特征在于，所述衬底中还形成有多个电容接触节点，所述下电极层在各个所述筒状结构的底部与相应的所述接触节点相连接。

9.一种半导体器件，其特征在于，包括如权利要求1至8中任一项所述的电容器阵列结构。

10.一种电容器阵列结构的制备方法，其特征在于，包括：

提供一具有器件区的衬底，形成交替层叠的牺牲层和支撑层于所述衬底上；

刻蚀所述支撑层和所述牺牲层，以形成多个电容孔于所述器件区中，且所述电容孔依次贯穿所述支撑层及所述牺牲层以暴露出所述衬底的表面；

形成下电极层于所述电容孔的侧壁和底璧上，以形成多个筒状结构；

去除所述牺牲层并保留所述支撑层，所述支撑层连接所述下电极层的多个所述筒状结构；

依次形成电容介质层和上电极层于所述下电极层的内外表面上；

形成上电极填充层于所述上电极层的表面上，所述上电极填充层填满所述上电极层中的间隙，所述上电极填充层具有凹凸不平形貌的外侧壁；以及，

形成边界保护层于所述上电极填充层上，所述边界保护层至少覆盖在所述上电极填充层的所述外侧壁上，且所述边界保护层为绝缘材料。

11.如权利要求10所述的电容器阵列结构的制备方法，其特征在于，在形成所述边界保护层之前，先形成上电极覆盖层于所述上电极填充层的表面上，所述上电极覆盖层具有与所述具有与所述上电极填充层的所述外侧壁对应的不平整外侧壁，所述边界保护层至少覆盖所述上电极覆盖层的所述不平整外侧壁上。

12.如权利要求11所述的电容器阵列结构的制备方法，其特征在于，所述衬底还具有位于所述器件区外围的外围区，在形成所述边界保护层之前，所述电容介质层、所述上电极层、所述上电极填充层以及所述上电极覆盖层依次延伸覆盖在整个所述器件区和所述外围区的表面上。

13.如权利要求12所述的电容器阵列结构的制备方法，其特征在于，形成所述边界保护层的步骤包括：

沉积边界保护层于所述上电极覆盖层的侧壁和上表面上；

刻蚀去除位于所述外围区上的边界保护层以及位于所述器件区内且覆盖在所述上电极覆盖层的上表面上的边界保护层，以使得剩余的边界保护层作为边界侧墙，覆盖于所述器件区内的所述上电极覆盖层的所述不平整外侧壁上；以及，

刻蚀去除所述外围区上的所述上电极覆盖层、所述上电极填充层、所述上电极层以及所述电容介质层；或者，

形成所述边界保护层的步骤包括：

沉积边界保护层于所述上电极覆盖层的侧壁和上表面上；以及，

刻蚀去除所述外围区上的所述边界保护层、所述上电极覆盖层、所述上电极填充层、所述上电极层以及所述电容介质层，剩余的所述边界保护层覆盖在所述器件区内的所述上电极覆盖层的上表面以及所述不平整外侧壁上；

或者，形成所述边界保护层的步骤包括：

刻蚀去除所述外围区上的所述上电极覆盖层、所述上电极填充层、所述上电极层以及所述电容介质层；以及，

沉积所述边界保护层于所述上电极覆盖层和所述外围区上。

14.如权利要求12或13中任一项所述的电容器阵列结构的制备方法，其特征在于，还包括：

形成层间介质层于具有所述边界保护层的器件区上，所述层间介质层还延伸覆盖在所述外围区上；以及，

形成导电接触插塞于所述器件区和所述外围区上的所述层间介质层中，所述器件区中的导电接触插塞与所述器件区中的所述上电极填充层电接触，所述外围区中的导电接触插塞与所述外围区中的导电结构电接触。

15.一种半导体器件的制备方法，其特征在于，包括：采用权利要求10至14中任一项所述的电容器阵列结构的制备方法制备电容器阵列结构。

Images