CN110970460A - 电容器阵列及其形成方法、半导体器件 - Google Patents
电容器阵列及其形成方法、半导体器件 Download PDFInfo
- Publication number
- CN110970460A CN110970460A CN201811149809.5A CN201811149809A CN110970460A CN 110970460 A CN110970460 A CN 110970460A CN 201811149809 A CN201811149809 A CN 201811149809A CN 110970460 A CN110970460 A CN 110970460A
- Authority
- CN
- China
- Prior art keywords
- layer
- upper electrode
- capacitor array
- capacitor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 217
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 440
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000000463 material Substances 0.000 claims abstract description 71
- 239000011241 protective layer Substances 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种电容器阵列及其形成方法、半导体器件。在基底器件区上形成下电极、支撑层及上电极后，通过在上电极上形成一氧化层，以在器件区边缘形成一平坦的电容阵列边界，并在电容阵列边界增加保护层，有效规避了后续沉积填充材料时由于电容阵列边界不平整而形成裂缝进而造成的短路问题，提高电容器件的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种电容器阵列及其形成方法，以及一种半导体器件。
背景技术
随着半导体技术的不断发展，对半导体集成电路中电容器的性能要求也越来越高，例如，希望在有限的面积内所形成的电容器可以具备更大的电容。一种解决方案为，通过增加电容器中的下电极的高度，以增大下电极和电容介质层之间的接触面积，从而使所形成的电容器具有较大的电容。
然而，随着下电极高度的增加，使得下电极的高宽比也相应的增大，进而极易导致下电极弯曲变形或倒塌的问题，对阵列区域可靠性造成影响。目前通过添加电极的横向连续支撑层来增加稳定性，但这样的连续支撑层会形成不平整的电容阵列边界，后续沉积填充材料时容易在电容阵列边界处形成裂缝，造成插塞与电容阵列边界短路。因此，对电容阵列边界进行保护实属必要。
发明内容
本发明的目的在于提供一种电容器阵列及其形成方法、半导体器件，避免在沉积填充材料时电容阵列边界处形成裂缝而造成的短路问题，进而提高电容器的可靠性。
为解决上述技术问题，本发明提供一种电容器阵列的形成方法，包括：
提供一基底，所述基底上具有一用于形成电容器的器件区，在所述基底上形成交替叠置的牺牲层和支撑材料层；
形成多个通孔于所述器件区中，并且所述通孔依次贯穿所述支撑材料层及所述牺牲层以暴露出所述基底；
形成一下电极在所述通孔中，所述下电极覆盖所述通孔的侧壁和底部，以形成多个筒状结构；
去除所述牺牲层并形成支撑层，所述支撑层连接所述下电极筒状结构的外壁并沿着平行于基底表面的方向延伸；
依次形成一电容介质层和一上电极于所述下电极的内外表面，以构成电容器，其中，在器件区边缘位置上，所述上电极对应所述支撑层的部分以远离所述下电极的方向凸出，使器件区边缘位置上的电容器的外侧面具有凹凸侧面结构；
形成一氧化层于所述上电极的外表面，所述氧化层填充所述电容器的所述凹凸侧面结构中的空隙，且在所述器件区边缘位置，所述氧化层的侧面与所述上电极的截面及所述电容介质层的截面在一平面内，形成一平坦的电容阵列边界；以及，
形成一保护层于所述电容阵列边界。
优选的，所述保护层还覆盖所述氧化层的上表面及未被所述氧化层覆盖的所述基底。
优选的，所述上电极与所述氧化层之间还形成有上电极填充层和上电极连接层，
所述上电极填充层覆盖所述上电极的外表面并填充所述上电极之间的间隙；
所述上电极连接层覆盖所述上电极填充层的外表面，所述氧化层覆盖所述上电极连接层的外表面；
其中，所述上电极填充层和所述上电极连接层均具有凹凸侧面结构，所述凹凸侧面结构对应于所述下电极筒状结构筒外部的所述支撑层。
优选的，所述基底内形成有多个节点接触，所述通孔暴露出所述节点接触，且所述下电极在所述通孔的底部与所述节点接触相连接。
优选的，所述支撑层材质包括氮化硅，所述牺牲层的材质包括氧化硅。
优选的，所述氧化层的形成过程包括：
在所述上电极连接层上形成氧化材料层，所述氧化材料层填充所述上电极连接层的凹凸侧面，并向所述器件区边缘方向延延伸；
在所述氧化材料层上形成一掩膜层，对所述掩膜层进行图案化，所述图案化的掩膜层覆盖所述凹凸侧面结构；
以图形化的掩膜层为掩膜依次刻蚀所述氧化层材料层、及位于所述下电极筒状结构底部外围的所述上电极连接层、上电极填充层、上电极及电容介质层，形成氧化层，构成一平坦的电容阵列边界。
进一步的，本发明还提供一种电容器阵列，包括：
一基底，所述基底上具有一用于形成电容器的器件区；
一下电极，设置在所述基底器件区上，且所述下电极具有多个筒状结构；
一支撑层，所述支撑层连接所述下电极筒状结构的外壁并沿着平行于基底表面的方向延伸；
一电容介质层，所述电容介质层设置于所述下电极的内外表面以及所述支撑层的表面；
一上电极，所述上电极设置于所述电容介质层的内外表面，其中在器件区边缘位置上，所述上电极对应所述支撑层的部分以远离所述下电极的方向凸出，使器件区边缘位置上的电容器的外侧面具有凹凸侧面结构；
一氧化层，设置于所述上电极的外表面，所述氧化层填充所述电容器的所述凹凸侧面结构中的空隙，所述氧化层的侧面、所述上电极的截面及所述电容介质层的截面在一平面内，在所述器件区边缘位置构成一平坦的电容阵列边界；以及，
一保护层，所述保护层设置于所述电容阵列边界。
优选的，所述保护层还覆盖所述氧化层的上表面及未被所述氧化层覆盖的所述基底。
优选的，所述基底上还具有位于所述器件区外围的外围区，所述保护层位于所述器件区中。
优选的，所述支撑层包括一顶层支撑层和至少一中间支撑层，其中，所述顶层支撑层设置于所述下电极的开口外围，所述中间支撑层设置于所述下电极的中间部位。
优选的，所述上电极与所述氧化层之间还设置有上电极填充层和上电极连接层，
所述上电极填充层覆盖所述上电极的外表面并填充所述上电极之间的间隙；
所述上电极连接层覆盖所述上电极填充层的外表面，所述氧化层覆盖所述上电极连接层的外表面；
其中，所述上电极填充层和所述上电极连接层均具有凹凸侧面结构，所述凹凸侧面结构对应于所述下电极筒状结构筒外部的所述支撑层。
优选的，设置于所述氧化层侧面的所述保护层与所述上电极连接层在平行于所述基底方向上的最短距离为180-300nm。
优选的，所述电容器阵列还包括多个节点接触，位于所述基底内，所述下电极在所述筒状结构的底部与所述节点接触相连接。
优选的，所述支撑层的材质包括氮化硅。
进一步的，本发明还提供一种半导体器件，包括上述的电容器阵列。
优选的，所述半导体器件应用于动态随机存储器。
综上所述，本发明提供了一种电容器阵列形成方法，在基底器件区上形成下电极、支撑层及上电极后，通过在上电极上形成一氧化层，以在器件区边缘形成一平坦的电容阵列边界，并在电容阵列边界增加保护层，有效规避了后续沉积填充材料时由于电容阵列边界不平整而形成裂缝进而造成的短路问题，提高电容器件的可靠性。
附图说明
图1为现有技术中一电容器在其制备过程中的剖面示意图；
图2为本发明实施例一所提供的电容器阵列的形成方法的流程示意图；
图3a为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤 S01过程中形成交替叠置的牺牲层和支撑材料层后的俯视图；
图3b为图3a所示的本发明实施例一所提供的电容器阵列的形成方法在其执行步骤S01过程中形成交替叠置的牺牲层和支撑材料层后沿AA’方向上的剖面示意图；
图4a为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤 S02过程中形成通孔后的俯视图；
图4b为图4a所示的本发明实施例一所提供的电容器阵列的形成方法在其执行步骤S02过程中形成通孔后沿AA’方向上的剖面示意图；
图5为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤 S03过程中形成下电极后的剖面示意图；
图6为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤 S04过程中形成支撑层后的剖面示意图；
图7为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤 S05过程中形成电容介质层后的剖面示意图；
图8为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤 S05过程中形成上电极后的剖面示意图；
图9为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤 S05过程中形成上电极填充层后的剖面示意图；
图10为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤S05过程中形成上电极连接层后的剖面示意图；
图11为本发明实施例一所提供的电容器阵列的形成方法在执行步骤 S06过程中形成氧化材料层后的剖面示意图；
图12为本发明实施例一所提供的电容器阵列的形成方法在执行步骤 S06过程中形成氧化层后的俯视图；
图13a为本发明实施例一所提供的电容器阵列的形成方法在执行步骤 S07过程中形成保护层后的俯视图；
图13b为图13a所示的本发明实施例一中的电容器阵列的形成方法在执行步骤S07过程中形成保护层后沿AA'方向上的剖面示意图；
图14a为本发明实施例二所提供的电容器阵列的形成方法在执行步骤 S07过程中形成保护层后的俯视图；
图14b为图14a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S07过程中形成保护层后沿AA'方向上的剖面示意图。
其中，附图标记如下：
10/100-基底； 10A/100A-器件区；
10B/100B-外围区； 11-裂缝；
12-插塞； 101-接点接触；
111-隔离层； 112'-第一支撑材料层；
113'-第二支撑材料层； 121-第一牺牲层；
122-第二牺牲层； 110-通孔；
120-下电极； 130-电容介质层；
112-中间支撑材料层； 113-顶层支撑材料层；
140-上电极； 150-上电极填充层；
160-上电极连接层； 170'-氧化材料层；
170-氧化层； 180-保护层。
具体实施方式
图1为现有技术中一电容器在其制备过程中的剖面示意图，如图1所示，现有的电容器形成过程中，在完成器件区(Array area)10A电容器件的工艺之后沉积填充材料层,由于位于器件区10A的电容阵列边界不平整，所以在不平整的地方(圆圈所示)容易发生裂缝11(Crack)，在后续的形成插塞12(CT)工艺中，插塞孔的干法刻蚀和湿法清洗都会加剧裂缝的缝隙，之后填充金属时，金属也会钻进缝隙中，使得插塞和电容阵列边界或者插塞和插塞直接发生短路，对电容器件的可靠性造成影响。
本发明的核心思想在于，提供一种电容器阵列及其形成方法、半导体器件，在基底器件区上形成下电极、支撑层及上电极后，通过在上电极上形成一氧化层，以在器件区边缘形成一平坦的电容阵列边界，并在电容阵列边界增加保护层，避免后续沉积填充材料时由于电容阵列边界处不平整而形成裂缝，进而避免裂缝造成的插塞与电容阵列边界间的短路问题，提高电容器件的可靠性。
以下结合附图和具体实施例对本发明提出的电容器阵列及其形成方法、半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图2为本发明实施例一种的电容器阵列的形成方法的流程示意图，如图2所示，本发明所提供的电容器阵列的形成方法包括：
S01：提供一基底，所述基底上具有一用于形成电容器的器件区，在所述基底上形成交替叠置的牺牲层和支撑材料层；
S02：形成多个通孔于所述器件区中，并且所述通孔依次贯穿所述支撑材料层及所述牺牲层以暴露出所述基底；
S03：形成一下电极在所述通孔中，所述下电极覆盖所述通孔的侧壁和底部，以形成多个筒状结构；
S04：去除所述牺牲层并形成支撑层，所述支撑层连接所述下电极筒状结构的外壁并沿着平行于基底表面的方向延伸；
S05：依次形成一电容介质层和一上电极于所述下电极的内外表面，以构成电容器，其中，在器件区边缘位置上，所述上电极对应所述支撑层的部分以远离所述下电极的方向凸出，使器件区边缘位置上的电容器的外侧面具有凹凸侧面结构；
S06：形成一氧化层于所述上电极的外表面，所述氧化层填充所述电容器的所述凹凸侧面结构中的空隙，且在所述器件区边缘位置，所述氧化层的侧面与所述上电极的截面及所述电容介质层的截面在一平面内，形成一平坦的电容阵列边界；以及，
S07：形成一保护层于所述电容阵列边界。
下面结合各个步骤的相应的结构示意图，进一步解释说明本实施例中电容器阵列的形成方法。
图3a为本发明实施例一所提供的电容器阵列的形成方法在其执行步骤 S01过程中的俯视图；图3b为图3a所示的本发明实施例一所提供的电容器阵列的形成方法在其执行步骤S01过程中沿AA’方向上的剖面示意图。
在步骤S01中，请参考图3b所示，提供一基底100，所述基底100包含用于形成电容器的器件区100A以及位于所述器件区100A外围的外围区 100B，所述器件区100A与所述外围区100B通过沟槽隔离结构进行隔离。在下面电容器阵列的剖面结构示意图中，仅示出了电容器器件区100A部分。
所述基底100上形成有交替叠置的支撑材料层和牺牲层。所述基底100 的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI) 等，或者本领域技术人员已知的其他材料，在所述基底100中还形成有多个节点接触101，所述节点接触101与后续所形成的电容器的下电极电性连接。当然，所述基底100中还可以形成隔离结构等其他的器件结构，本发明对此不做限定。
所述支撑层分别为第一支撑材料层112'及第二支撑材料层113'，所述牺牲层分别为第一牺牲层121与第二牺牲层122。即依次在所述基底100 上形成第一牺牲层121、第一支撑层112'、第二牺牲层122以及第二支撑层 113'。所述第一支撑层112'后续作为电容器阵列的中间支撑层，所述第二支撑层113'后续形成电容器阵列的顶层支撑层。所述基底100与所述牺牲层 121之间还形成有一隔离层111，用于隔离基底100内存储晶体管和上方的电容器件。
所述支撑层的材质包含但不限于氮化硅，所述牺牲层的材质包含但不限于氧化硅，所述支撑层与所述牺牲层均可采用沉积工艺形成，例如采用化学气相沉积工艺形成。所述第一牺牲层121的厚度界定出后续所形成的第一支撑材料层112'的高度，因此，所述第一牺牲层121的厚度可根据所需形成的第一支撑材料层112'的高度位置进行调整。在所述第一牺牲层121 与第一支撑材料层112'的厚度确定的情况下，所述第二牺牲层122的厚度界定出后续所形成的第二支撑材料层113'的高度，因此，所述第二牺牲层 122的厚度可根据所需形成的第二支撑材料层113'的高度位置进行调整。
图4a是本发明实施例一所提供的电容器阵列的形成方法在执行步骤 S02过程中的俯视图；图4b是本发明实施例一所提供的电容器阵列的形成方法在执行步骤S02时沿AA’方向上的剖面示意图。
在步骤S02中，请参考图4a与图4b所示，形成多个通孔110于所述器件区100A中，并且所述通孔110依次贯穿所述支撑材料层及所述牺牲层以暴露出所述基底100。
具体的，在所述第二支撑材料层113'上形成一掩膜层，对所述掩膜层进行图形化，暴露出预定形成通孔的区域，然后以图形化的掩膜层为掩膜依次对所述第二支撑材料层113'、第二牺牲层122、第一支撑材料层112'、第一牺牲层121以及隔离层111进行刻蚀，形成多个通孔110，然后去除所述图形化的掩膜层。所述通孔110暴露出所述节点接触101，可选的，所述通孔130呈六方排布。
本实施例中在形成通孔110的过程中还包括去除所述外围区100B及器件区100A边缘上的所述支撑材料层及牺牲层。可以理解的是，通过在所述交替叠置的支撑材料层和牺牲层中形成所述通孔110，从而可在所述通孔 110的底部和侧壁形成具有一筒状结构的下电极，因此，形成有所述通孔 110的叠层的总高度可界定出后续形成的下电极中筒状结构的高度，从而可通过增加所述第一牺牲层121和第二牺牲层122的厚度，来增大后续所形成的电容器的高度，从而可增加电容器的电极表面积，如此一下，即可提高所述形成的电容器的电容值。
图5为本发明实施例一所提供的电容器阵列的形成方法在执行步骤 S03过程中的剖面示意图。在步骤S03中，请参考图5所示，形成一下电极120在所述通孔110中，所述下电极120覆盖所述通孔110的侧壁和底部，以形成多个筒状结构。
所述下电极120位于所述通孔110中的部分，其形貌与所述通孔110 的形貌一致，从而使得所述下电极120中位于所述通孔110中的部分构成一筒状结构。进一步的，所述下电极120可以为多晶硅电极，也可以为金属电极。当下电极120为金属电极时，例如可以采用氮化钛(TiN)形成。
具体的，所述下电极120可在沉积工艺的基础上结合平坦化工艺形成，例如，首先，形成一电极材料层在所述基底100上，所述电极材料层覆盖所述通孔110的底部和侧壁，以及覆盖所述第二支撑材料层113'；接着，执行平坦化工艺(例如，化学机械研磨工艺)，去除电极材料层中位于所述第二支撑材料层113'上方的部分，从而使剩余的电极材料层仅形成在所述通孔110中，以构成一筒状结构的下电极。
此外，在本实施例中，所述节点接触101通过所述通孔110暴露出，从而使得所形成的下电极120的筒状结构的底部能够与所述节点接触101 电性连接。
图6是本发明实施例一所提供的电容器阵列的形成方法在执行步骤S04过程中的剖面示意图。在步骤S04中，请参考图6所示，去除牺牲层并形成支撑层，所述支撑层横向连接所述下电极120筒状结构的外壁并沿着平行于基底表面的方向延伸，以在筒状结构的侧壁上对下电极120进行支撑。具体的，所述顶层支撑层113位于所述下电极120的多个筒状结构的外围顶部，所述中间支撑层112位于所述下电极120的多个筒状结构的中间部位。可以理解的是，本实施例中仅形成有一层中间支撑层112，在其他实施例中，可以形成两层或更多层的中间支撑层，可以通过控制在步骤 S01中在基底100上形成的支撑材料层的层数来控制。
其中，步骤S04包括：形成第一开口于所述第二支撑材料层113'并暴露出所述第二牺牲层122；刻蚀去除所述第二牺牲层122；形成第二开口于所述第一支撑层112'并暴露出所述第一牺牲层121；刻蚀去除所述第一牺牲层121；其中，一个所述第一开口仅与一个所述通孔110交叠，或者一个所述第一开口同时与多个所述通孔110交叠；一个所述第二开口仅与一个所述通孔110交叠，或者一个所述第二开口同时与多个所述通孔110交叠。
图7-图10为本发明实施例一所提供的电容器阵列的形成方法在执行步骤S05过程中的剖面示意图。在步骤S05中，首先，请参考图7所示，形成一电容介质层130于所述下电极120的内外表面以及所述支撑层暴露出的表面。所述电容介质层130覆盖所述下电极120的筒状结构的位于筒内部的内表面和位于筒外部的外表面，以充分利用下电极120的两个相对表面，构成具有较大电极表面积的集成电路电容器。具体的，可以采用气相沉积工艺形成所述电容介质层130。
所述电容介质层130具有凹凸侧面结构，所述凹凸侧面结构对应于在所述下电极120的筒状结构筒外部的所述支撑层。优选的，所述电容介质层130可以为高K介质层。进一步的，所述电容介质层130为多层结构，例如为二氧化硅层/氮化硅层的两层结构，在形成所述电容介质层130时，可依次分别形成所述二氧化硅层和所述氮化硅层。
此外，本实施例中，所述下电极120的筒状结构的筒外部的底部与形成在所述基底100中的节点接触101连接，并且所述下电极120的筒状结构的筒外围的侧壁与两层支撑层一隔离层111相连接，因此，所述电容介质层130不覆盖所述下电极120的筒状结构的筒外部的底部的部分，以及不覆盖所述下电极120的筒状结构的筒外部的侧壁连接支撑层的部分。
接着，请参考图8所示，形成一上电极140于所述电容介质层130的内表面和外表面。所述上电极140在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电容介质层130以及所述下电极120构成电容。其中，在器件区100A边缘位置上，所述上电极140对应所述支撑层的部分以远离所述下电极120的方向凸出，使器件区100A边缘位置上的电容器的外侧面具有凹凸侧面结构。所述凹凸侧面结构的形貌与位于所述下电极120 筒状结构筒外部的所述支撑层相对应。所述上电极140可以为单层结构也可以为多层结构，当所述上电极140为单层结构时，例如为多晶硅电极，也可以为金属电极，当上电极140为金属电极时，例如可以采用氮化钛 (TiN)形成。
然后，请参考图9和图10所示，所述上电极140与所述氧化层之间还形成有电极填充层150和电极连接层160。先在所述上电极140表面形成一上电极填充层150，所述上电极填充层150覆盖所述上电极140，并填充所述上电极140之间的间隙。即所述上电极填充层150填充满相邻的筒状结构之间的间隙并覆盖上述形成的结构。优选的，所述上电极填充层150 的材质包括硼掺杂的多晶硅。之后，在所述上电极填充层150上形成上电极连接层160，所述上电极连接层160覆盖所述上电极填充层150的外表面。优选的，所述上电极连接层160的材质包含但不限于钨，所述氧化层 170的材质包含但不限于氧化硅。
同样，所述上电极填充层150和所述上电极连接层160均具有凹凸侧面结构，所述凹凸侧面结构对应于所述下电极120筒状结构筒外部的所述支撑层
上述电容结构通过添加电极的横向连续支撑层来增加稳定性，但这样的连续支撑层会形成不平整的电容阵列边界，即所述上电极140侧面呈凹凸形貌，在后续沉积填充材料时容易在的电容阵列边界不平整处(凹凸侧面)形成裂缝，造成插塞与电容阵列边界短路，影响电容器件的稳定性。为避免由于电容阵列边界不平整造成的插塞与电容阵列边界短路的问题，本实施例进行以下步骤:
图11-图12为本发明实施例一所提供的电容器阵列的形成方法在执行步骤S06过程中的剖面示意图。在步骤S06中，形成一氧化层170于所述上电极连接层160外表面，所述氧化层170填充所述电容器的所述凹凸侧面结构中的空隙，且在所述器件区100A边缘位置，所述氧化层170的侧面与所述上电极140(包括所述电容介质层130、所述上电极填充层150及上电极连接层160)的截面在一平面内，形成一平坦的电容阵列边界。
具体的，首先，请参考图11所示，在所述上电极连接层160上形成氧化材料层170'，如图11所示，在靠近所述器件区100A的边缘位置，所述上电极连接层160、上电极填充层150、上电极140及电容介质层130在所述下电极120的筒状结构的筒外部的支撑层上的形貌与所述支撑层的形貌一致，为不平整的凹凸结构，而所述氧化材料层170'完全覆盖所述下电极 120的筒状结构的筒外部的支撑层，即所述氧化层170填充所述上电极连接层160的凹凸侧面，并向基底100的外围区100B延伸。
然后，在所述氧化材料层170'上形成一掩膜层，对所述掩膜层进行图形化，以形成图案化的掩膜层，所述图案化的掩膜层覆盖所述凹凸侧面结构；接着，以图形化的掩膜层为掩膜依次对所述氧化材料层170'、及位于所述下电极120筒状结构底部外围的所述上电极连接层160、上电极填充层150、上电极140及电容介质层130进行刻蚀至暴露出所述隔离层111，形成氧化层170，如图11所示，在器件区100A边缘形成一平坦的电容阵列边界。
所述阵列边界可以与所述下电极120的筒状结构在竖直方向平行设置，也可以与基底100呈一定角度的坡度设置。优选的，本实施例通过适当增加所述氧化材料层170'在所述上电极连接层160的厚度，刻蚀形成所述氧化层170，形成一与基底100呈一定角度的电容阵列边界。其中，所述氧化层170的材质包括但不限于氧化硅。
图13a为本发明实施例一所提供的电容器阵列的形成方法在执行步骤 S07过程中的俯视图；图13b为图13a所示的本发明实施例一中的电容器阵列的形成方法在执行步骤S07过程中沿AA'方向上的剖面示意图。在步骤S07中，请参考图13所示，在所述电容阵列边界上形成一保护层180。所述保护层180覆盖所述氧化层170上表面(位于所述下电极120筒状结构顶端)、电容阵列边界(所述氧化层170的侧面、所述上电极连接层160 的侧面、上电极填充层150的侧面、上电极140的侧面及电容介质层130 的侧面)及位于基底100上的所述隔离层111。所述保护层180的材质可以包括氮化硅，碳化硅，氮氧化硅中的一种，也可以是选自于由氮化硅，碳化硅，氮氧化硅所构成群组的其中之一。
在所述电容器件阵列边界上增加一层保护层180，进一步加强对电容器的外侧面的凹凸侧面结构的保护，减小后续沉积填充材料时由于电容阵列边界处形成裂缝的可能性，进而避免裂缝造成的插塞与电容阵列边界间的短路问题，提高电容器件的可靠性。
位于所述氧化层170侧面上的所述保护层180与所述上电极连接层160 之间的最短距离为180-300nm，即所述保护层180与所述上电极连接层160 在平行于所述基底100方向上的最短距离为180-300nm，例如可以为 200nm，240nm，280nm等。可以理解的是，当所述电容阵列边界与基底 100呈一定角度设置，所述最短距离是指所述保护层180与位于所述下电极120的筒状结构顶端的所述上电极连接层160之间的距离。控制位于氧化层170侧面上的所述氧化层180与所述上电极连接层160之间的距离，在保证所述保护层180减少电容阵列边界处形成裂缝的可能性的同时，避免形成所述保护层180过程中所产生的应力对电容阵列边界的影响。
在本发明实施例一提供的电容器阵列的形成方法中，在基底器件区上形成下电极、支撑层及上电极后，通过在上电极上形成一氧化层，以在器件区边缘形成一平坦的电容阵列边界，并在电容阵列边界增加保护层，有效规避了后续沉积填充材料时由于电容阵列边界不平整而形成裂缝进而造成的短路问题，提高电容器件的可靠性。
实施例二
本实施例提供一种电容阵列的形成方法。图14a为本发明实施例二所提供的电容器阵列的形成方法在执行步骤S07过程中的俯视图；图13b为图14a所示的本发明实施例一中的电容器阵列的形成方法在执行步骤S07 过程中沿AA'方向上的剖面示意图。如图14b所示，本实施例提供的电容阵列的形成方法是在实施例一提供的电容阵列的形成方法的基础上，对所述保护层180进行刻蚀，刻蚀去除位于所述氧化层170上表面及位于基底 100上的所述隔离层111的保护层180，保留位于所述电容阵列边界的保护层180。本实施例提供的电容阵列的形成方法在一定程度上可缓解实施例一中保护层180带来的应力。
实施例三
本发明还提供一种电容器阵列，请参考图13b所示，所述电容器阵列包括：一基底100、位于所述基底100上的下电极120、电容介质层130、上电极140、氧化层170、保护层180以及用于支撑所述下电极120的支撑层。
具体的，所述下电极120设置在所述基底100上，且所述下电极120 具有多个筒状结构；所述支撑层连接所述下电极120筒状结构的外壁并沿着平行于基底100表面的方向延伸；所述电容介质层130设置于所述下电极1020的内外表面以及所述支撑层的表面；所述上电极120设置于所述电容介质层130的内外表面，其中在器件区100A边缘位置上，所述上电极 120对应所述支撑层的部分以远离所述下电极120的方向凸出，使器件区 100A边缘位置上的电容器的外侧面具有凹凸侧面结构；所述氧化层170设置于所述上电极的外表面，所述氧化层180填充所述电容器的所述凹凸侧面结构中的空隙，所述氧化层180的侧面、所述上电极120的截面及所述电容介质层130的截面在一平面内，在所述器件区100A边缘位置构成一平坦的电容阵列边界；以及，所述保护层180设置于所述电容阵列边界。
优选的，所述基底100上还具有位于所述器件区100A外围的外围区 100B，所述保护层180位于所述器件区100A中。
优选的，所述基底100上还形成一隔离层111，所述隔离层111设置于所述下电极120筒状结构底部外围，用于隔离基底100内存储晶体管和上方的电容器件。
优选的，所述电容器阵列还包括多个节点接触101，所述节点接触101 位于所述基底100内，所述下电极120在所述筒状结构的底部与所述节点接触101电性连接。
优选的，所述支撑层包括一顶层支撑层113及至少一中间支撑层112。所述顶层支撑层113位于所述下电极120的多个筒状结构的外围顶部，所述中间支撑层112位于所述下电极120的多个筒状结构的中间部位。本实施例中仅设置一层中间支撑层112，在其他实施例中，可以设置两层或更多层的中间支撑层，
优选的，所述支撑层和所述隔离层的材质均包括氮化硅。
优选的，所述上电极140与所述氧化层170之间还设置有一上电极填充层150和一电极连接层160，所述上电极填充层150覆盖所述上电极140，并填充所述上电极140之间的间隙。即所述上电极填充层150填充满相邻的筒状结构之间的间隙并覆盖上述形成的结构。所述上电极连接层160覆盖所述上电极填充层150的外表面，所述氧化层170覆盖所述上电极连接层160的外表面。其中，所述上电极填充层150和所述上电极连接层160 均具有凹凸侧面结构，所述凹凸侧面结构对应于所述下电极120筒状结构筒外部的所述支撑层。
优选的，所述上电极填充层150的材质包括硼掺杂的多晶硅，所述上电极连接层160的材质包括钨。
优选的，所述电容阵列边界可以与所述下电极120的筒状结构在竖直方向平行设置，也可以与基底100呈一定角度的坡度设置。
优选的，所述保护层180还覆盖所述氧化层170的上表面及未被所述氧化层170覆盖的所述基底100，即所述保护层180覆盖所述氧化层170 上表面(位于所述下电极120筒状结构顶端)、电容阵列边界(所述氧化层170的侧面、所述上电极连接层160的侧面、上电极填充层150的侧面、上电极140的侧面及电容介质层130的侧面)及位于基底100上的所述隔离层111。所述保护层180的材质可以包括氮化硅，碳化硅，氮氧化硅中的一种，也可以是选自于由氮化硅，碳化硅，氮氧化硅所构成群组的其中之一。在所述电容器件阵列边界上增加一层保护层180，进一步加强对电容器的外侧面的凹凸侧面结构的保护，减小后续沉积填充材料时由于电容阵列边界处形成裂缝的可能性，进而避免裂缝造成的插塞与电容阵列边界间的短路问题，提高电容器件的可靠性。
优选的，设置于所述氧化层170侧面上的所述保护层180与所述上电极连接层160之间的最短距离为180-300nm，即所述保护层180与所述上电极连接层160在平行于所述基底100方向上的最短距离为180-300nm，例如可以为200nm，240nm，280nm等。可以理解的是，当所述电容阵列边界与基底100呈一定角度设置，所述最短距离是指所述保护层180与位于所述下电极120的筒状结构顶端的所述上电极连接层160之间的距离。控制位于氧化层170侧面上的所述氧化层180与所述上电极连接层160之间的距离，在保证所述保护层180减少电容阵列边界处形成裂缝的可能性的同时，避免形成所述保护层180过程中所产生的应力对电容阵列边界的影响。
进一步，如图14b所示，所述保护层180可以仅设置在所述电容阵列边界，即所述保护层180仅覆盖所述氧化层170的侧面、所述上电极连接层160的侧面、上电极填充层150的侧面、上电极140的侧面及电容介质层130的侧面。仅在所述电容阵列边界设置保护层在一定程度上可缓解形成所述保护层180过程中所产生的应力对电容阵列边界的影响。
本发明所提供的电容器阵列中，在基底器件区上设置下电极、支撑层、电容介质层及上电极构成电容器后，通过在上电极上设置一氧化层，在器件区边缘形成一平坦的电容阵列边界，并在电容阵列边界增加保护层，有效规避了后续沉积填充材料时由于电容阵列边界不平整而形成裂缝进而造成的短路问题，提高电容器件的可靠性。
相应的，本发明还提供一种半导体器件，包含如上所述的电容阵列。所述半导体器件应用于动态随机存储器。
综上所述，本发明提供的电容器阵列及其形成方法、半导体器件中，在基底器件区上形成下电极、支撑层及上电极后，通过在上电极上形成一氧化层，以在器件区边缘形成一平坦的电容阵列边界，并在电容阵列边界增加保护层，有效规避了后续沉积填充材料时由于电容阵列边界不平整而形成裂缝进而造成的短路问题，提高电容器件的可靠性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (15)
1.一种电容器阵列的形成方法，其特征在于，包括：
提供一基底，所述基底上具有一用于形成电容器的器件区，在所述基底上形成交替叠置的牺牲层和支撑材料层；
形成多个通孔于所述器件区中，并且所述通孔依次贯穿所述支撑材料层及所述牺牲层以暴露出所述基底；
形成一下电极在所述通孔中，所述下电极覆盖所述通孔的侧壁和底部，以形成多个筒状结构；
去除所述牺牲层并形成支撑层，所述支撑层连接所述下电极筒状结构的外壁并沿着平行于基底表面的方向延伸；
依次形成一电容介质层和一上电极于所述下电极的内外表面，以构成电容器，其中，在器件区边缘位置上，所述上电极对应所述支撑层的部分以远离所述下电极的方向凸出，使器件区边缘位置上的电容器的外侧面具有凹凸侧面结构；
形成一氧化层于所述上电极的外表面，所述氧化层填充所述电容器的所述凹凸侧面结构中的空隙，且在所述器件区边缘位置，所述氧化层的侧面与所述上电极的截面及所述电容介质层的截面在一平面内，形成一平坦的电容阵列边界；以及，
形成一保护层于所述电容阵列边界。
2.如权利要求1所述的电容器阵列的形成方法，其特征在于，所述保护层还覆盖所述氧化层的上表面及未被所述氧化层覆盖的所述基底。
3.如权利要求1所述的电容器阵列的形成方法，其特征在于，所述上电极与所述氧化层之间还形成有上电极填充层和上电极连接层，
所述上电极填充层覆盖所述上电极的外表面并填充所述上电极之间的间隙；
所述上电极连接层覆盖所述上电极填充层的外表面，所述氧化层覆盖所述上电极连接层的外表面；
其中，所述上电极填充层和所述上电极连接层均具有凹凸侧面结构，所述凹凸侧面结构对应于所述下电极筒状结构筒外部的所述支撑层。
4.如权利要求1所述的电容器阵列的形成方法，其特征在于，所述基底内形成有多个节点接触，所述通孔暴露出所述节点接触，且所述下电极在所述通孔的底部与所述节点接触相连接。
5.如权利要求1所述的电容器阵列的形成方法，其特征在于，所述支撑层材质包括氮化硅，所述牺牲层的材质包括氧化硅。
6.如权利要求1-5所述的电容器阵列的形成方法，其特征在于，所述氧化层的形成过程包括：
在所述上电极连接层上形成氧化材料层，所述氧化材料层填充所述上电极连接层的凹凸侧面，并向所述器件区边缘方向延伸；
在所述氧化材料层上形成一掩膜层，对所述掩膜层进行图案化，所述图案化的掩膜层覆盖所述凹凸侧面结构；
以图形化的掩膜层为掩膜依次刻蚀所述氧化层材料层、及位于所述下电极筒状结构底部外围的所述上电极连接层、上电极填充层、上电极及电容介质层，形成氧化层，构成一平坦的电容阵列边界。
7.一种电容器阵列，其特征在于，包括：
一基底，所述基底上具有一用于形成电容器的器件区；
一下电极，设置在所述基底器件区上，且所述下电极具有多个筒状结构；
一支撑层，所述支撑层连接所述下电极筒状结构的外壁并沿着平行于基底表面的方向延伸；
一电容介质层，所述电容介质层设置于所述下电极的内外表面以及所述支撑层的表面；
一上电极，所述上电极设置于所述电容介质层的内外表面，其中在器件区边缘位置上，所述上电极对应所述支撑层的部分以远离所述下电极的方向凸出，使器件区边缘位置上的电容器的外侧面具有凹凸侧面结构；
一氧化层，设置于所述上电极的外表面，所述氧化层填充所述电容器的所述凹凸侧面结构中的空隙，所述氧化层的侧面、所述上电极的截面及所述电容介质层的截面在一平面内，在所述器件区边缘位置构成一平坦的电容阵列边界；以及，
一保护层，所述保护层设置于所述电容阵列边界。
8.如权利要求7所述的电容器阵列，其特征在于，所述保护层还覆盖于所述氧化层的上表面及未被所述氧化层覆盖的所述基底。
9.如权利要求7所述的电容器阵列，其特征在于，所述基底上还具有位于所述器件区外围的外围区，所述保护层位于所述器件区中。
10.如权利要求7所述的电容器阵列，其特征在于，所述支撑层包括一顶层支撑层和至少一中间支撑层，其中，所述顶层支撑层设置于所述下电极的开口外围，所述中间支撑层设置于所述下电极的中间部位。
11.如权利要求7所述的电容器阵列，其特征在于，所述上电极与所述氧化层之间还设置有上电极填充层和上电极连接层，
所述上电极填充层覆盖于所述上电极的外表面并填充所述上电极之间的间隙；
所述上电极连接层覆盖于所述上电极填充层的外表面，所述氧化层覆盖于所述上电极连接层的外表面；
其中，所述上电极填充层和所述上电极连接层均具有凹凸侧面结构，所述凹凸侧面结构对应于所述下电极筒状结构筒外部的所述支撑层。
12.如权利要求11所述的电容器阵列，其特征在于，设置于所述氧化层侧面的所述保护层与所述上电极连接层在平行于所述基底方向上的最短距离为180-300nm。
13.如权利要求7所述的电容器阵列，其特征在于，所述电容器阵列还包括多个节点接触，位于所述基底内，所述下电极在所述筒状结构的底部与所述节点接触相连接。
14.如权利要求7所述的电容器阵列，其特征在于，所述支撑层的材质包括氮化硅。
15.一种半导体器件，其特征在于，包括如权利要求7-14任一项所述的电容器阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811149809.5A CN110970460B (zh) | 2018-09-29 | 2018-09-29 | 电容器阵列及其形成方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811149809.5A CN110970460B (zh) | 2018-09-29 | 2018-09-29 | 电容器阵列及其形成方法、半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110970460A true CN110970460A (zh) | 2020-04-07 |
| CN110970460B CN110970460B (zh) | 2024-07-19 |
Family
ID=70027598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811149809.5A Active CN110970460B (zh) | 2018-09-29 | 2018-09-29 | 电容器阵列及其形成方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110970460B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517273A (zh) * | 2020-04-09 | 2021-10-19 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
| CN114171464A (zh) * | 2020-09-11 | 2022-03-11 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2022088740A1 (zh) * | 2020-11-02 | 2022-05-05 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2022105315A1 (zh) * | 2020-11-19 | 2022-05-27 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
| TWI779549B (zh) * | 2020-09-03 | 2022-10-01 | 南亞科技股份有限公司 | 冠狀電容及其製造方法 |
| US12120862B2 (en) | 2020-11-02 | 2024-10-15 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for forming semiconductor structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766994A (en) * | 1997-04-11 | 1998-06-16 | Vanguard International Semiconductor Corporation | Dynamic random access memory fabrication method having stacked capacitors with increased capacitance |
| US20010009285A1 (en) * | 2000-01-26 | 2001-07-26 | Ki-Soon Bae | Semiconductor memory device and method of manufacturing same |
| US20130011988A1 (en) * | 2011-07-04 | 2013-01-10 | Elpida Memory, Inc. | Method of manufacturing a semiconductor device having a laminated structure comprising a boron-doped silicon germanium film and a metal film |
| CN208819882U (zh) * | 2018-09-29 | 2019-05-03 | 长鑫存储技术有限公司 | 电容器阵列及半导体器件 |
-
2018
- 2018-09-29 CN CN201811149809.5A patent/CN110970460B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766994A (en) * | 1997-04-11 | 1998-06-16 | Vanguard International Semiconductor Corporation | Dynamic random access memory fabrication method having stacked capacitors with increased capacitance |
| US20010009285A1 (en) * | 2000-01-26 | 2001-07-26 | Ki-Soon Bae | Semiconductor memory device and method of manufacturing same |
| US20130011988A1 (en) * | 2011-07-04 | 2013-01-10 | Elpida Memory, Inc. | Method of manufacturing a semiconductor device having a laminated structure comprising a boron-doped silicon germanium film and a metal film |
| CN208819882U (zh) * | 2018-09-29 | 2019-05-03 | 长鑫存储技术有限公司 | 电容器阵列及半导体器件 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517273A (zh) * | 2020-04-09 | 2021-10-19 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
| CN113517273B (zh) * | 2020-04-09 | 2023-09-22 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
| TWI779549B (zh) * | 2020-09-03 | 2022-10-01 | 南亞科技股份有限公司 | 冠狀電容及其製造方法 |
| CN114171464A (zh) * | 2020-09-11 | 2022-03-11 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2022088740A1 (zh) * | 2020-11-02 | 2022-05-05 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| US12120862B2 (en) | 2020-11-02 | 2024-10-15 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for forming semiconductor structure |
| WO2022105315A1 (zh) * | 2020-11-19 | 2022-05-27 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
| US11843026B2 (en) | 2020-11-19 | 2023-12-12 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110970460B (zh) | 2024-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065501B (zh) | 电容阵列结构及其制备方法 | |
| CN110970460B (zh) | 电容器阵列及其形成方法、半导体器件 | |
| JP4980550B2 (ja) | 円筒型キャパシタを含む半導体素子の製造方法 | |
| US8993396B2 (en) | Capacitor and method for fabricating the same | |
| CN110970402A (zh) | 电容器阵列结构、半导体器件及其制备方法 | |
| US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
| US7714435B2 (en) | Semiconductor device and method for fabricating the same | |
| CN110970403A (zh) | 电容器阵列结构及其形成方法、半导体器件 | |
| KR100653713B1 (ko) | 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들 | |
| TW201535681A (zh) | 電容器、電容儲存節點及其製造方法 | |
| US7508023B2 (en) | Capacitor structure and fabricating method thereof | |
| KR20100061974A (ko) | 커패시터 및 이의 제조 방법 | |
| US6709915B2 (en) | Methods of fabricating integrated circuit memory devices | |
| US20080268606A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR101096840B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101051159B1 (ko) | 반도체 소자의 형성 방법 | |
| CN111524887A (zh) | 半导体装置及其制造方法 | |
| KR101218506B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20100135095A (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR20100051344A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100949898B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100940272B1 (ko) | 반도체 메모리소자의 커패시터 형성방법 | |
| TWI602309B (zh) | 電容器結構及其製造方法 | |
| KR101076884B1 (ko) | 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크 | |
| KR101087793B1 (ko) | 반도체 소자 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |