CN112687690B - 半导体存储器及其制作方法 - Google Patents

半导体存储器及其制作方法 Download PDF

Info

Publication number
CN112687690B
CN112687690B CN202011567541.4A CN202011567541A CN112687690B CN 112687690 B CN112687690 B CN 112687690B CN 202011567541 A CN202011567541 A CN 202011567541A CN 112687690 B CN112687690 B CN 112687690B
Authority
CN
China
Prior art keywords
layer
dielectric layer
support
substrate
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011567541.4A
Other languages
English (en)
Other versions
CN112687690A (zh
Inventor
童宇诚
蔡佩庭
吕佐文
陈敏腾
陈琮文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202011567541.4A priority Critical patent/CN112687690B/zh
Priority to US17/232,160 priority patent/US11557645B2/en
Publication of CN112687690A publication Critical patent/CN112687690A/zh
Priority to US18/078,100 priority patent/US11881503B2/en
Application granted granted Critical
Publication of CN112687690B publication Critical patent/CN112687690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/50—ROM only having transistors on different levels, e.g. 3D ROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种半导体存储器及其制作方法。该半导体存储器包括衬底以及位于衬底上的多个电容器和支撑层，各电容器通过支撑层与至少一个相邻的电容器连接，支撑层包括第一支撑层，各电容器包括下电极、第一高K介质层和上电极，第一高K介质层位于下电极与上电极之间，第一支撑层与第一高K介质层直接接触，且第一支撑层具有与第一高K介质层接触的第一端面，第一高K介质层完全覆盖第一端面。由于上述第一高K介质层形成下电极前，从而在将支撑层打开后可以直接形成上电极，从而通过将第一高K介质层移到开口之外，与现有技术相比扩大了上述开口的尺寸，进而降低了在开口中沉积和刻蚀的工艺难度，有利于电容器电容的进一步增大。

Description

半导体存储器及其制作方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体存储器及其制作方法。
背景技术
具有电容器的半导体存储器是集成电路中的必要元件之一，在电路中具有电压调整、滤波等功能。
电容器通常分为水平电容器和垂直电容器，垂直电容器是在基体中形成具有填充下电极材料的多个深槽，通过深槽的侧壁提供电容器的极板面积，从而减少电容器在集成电路中的占用面积，同时获得较大的电容。
目前，现有技术中垂直电容器的制作工艺通常包括：在深槽中填充下电极材料，形成多个相互独立的下电极，相邻下电极之间通过支撑层连接，打断相邻下电极之间的部分支撑层，以在相邻下电极之间形成开口，然后在下电极表面顺序覆盖介电层和上电极，得到与下电极一一对应的多个电容器，各电容器通过支撑层与至少一个相邻的电容器连接。
然而，随着器件尺寸的不断减小，通过打断支撑层以形成的开口尺寸也跟着逐渐减小，这就大幅度增大了开口的深宽比，由于后续需要向上述开口中填充介电层和上电极，这就导致工艺难度较大，基于此半导体存储器中电容器的电容难以进一步增大。
发明内容
本发明的主要目的在于提供一种半导体存储器及其制作方法，以解决现有技术中半导体存储器中电容器的电容难以进一步增大的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种半导体存储器，包括衬底以及位于衬底上的多个电容器和支撑层，各电容器通过支撑层与至少一个相邻的电容器连接，支撑层包括第一支撑层，各电容器包括下电极、第一高K介质层和上电极，第一高K介质层位于下电极与上电极之间，第一支撑层与第一高K介质层直接接触，且第一支撑层具有与第一高K介质层接触的第一端面，第一高K介质层完全覆盖第一端面。
进一步地，不同电容器中的下电极间隔设置于衬底上，第一高K介质层覆盖下电极的侧壁，位于相邻下电极的侧壁上的第一高K介质层之间具有第二容纳槽，下电极远离衬底的一侧具有第一表面，第一支撑层连接位于相邻下电极的侧壁上的第一高K介质层。
进一步地，第一高K介质层远离下电极的一侧具有第二表面，各电容器还包括：第二高K介质层，覆盖于第一表面和至少部分第二表面，第二容纳槽中除第二高K介质层之外的区域构成第三容纳槽，上电极覆盖第二高K介质层，上电极中的部分填充于第三容纳槽中。
进一步地，第一支撑层在远离衬底的方向上具有相对的第三表面和第四表面，第二高K介质层完全覆盖于第三表面和第四表面。
进一步地，支撑层还包括第二支撑层，第二支撑层位于第一支撑层远离衬底的一侧，且第二支撑层分别与第一高K介质层和下电极直接接触。
进一步地，下电极远离衬底的一侧具有第一表面，第一高K介质层远离下电极的一侧具有第二表面，各电容器还包括第二高K介质层，第二高K介质层覆盖于第一表面和至少部分第二表面，第二支撑层在远离衬底的方向上具有相对的第五表面和第六表面，第二高K介质层完全覆盖于第五表面和第六表面。
根据本发明的另一方面，提供了一种上述的半导体存储器的制作方法，该制作方法包括以下步骤：在衬底上形成堆叠体，堆叠体包括第一支撑层以及位于第一支撑层两侧的牺牲层，第一支撑层和牺牲层沿远离衬底的方向层叠设置；在堆叠体中形成贯穿至衬底的多个第一容纳槽；在第一容纳槽的侧壁上覆盖第一高K介质层，以使第一支撑层与第一高K介质层直接接触，第一支撑层具有与第一高K介质层接触的第一端面，第一高K介质层完全覆盖第一端面；在各第一容纳槽中形成下电极，第一高K介质层位于下电极与第一支撑层之间；去除位于至少一组相邻下电极之间的第一支撑层，各下电极通过支撑层与至少一个相邻的下电极连接，并去除牺牲层；在衬底上形成上电极，至少部分上电极位于牺牲层被去除的区域中，且第一高K介质层位于下电极与上电极之间。
进一步地，去除牺牲层，以在位于相邻下电极的侧壁上的第一高K介质层之间形成第二容纳槽，第一高K介质层远离下电极的一侧具有第二表面，且下电极远离衬底的一侧具有第一表面，在去除牺牲层的步骤之后，制作方法包括以下步骤：形成覆盖第一表面和第二表面的第二高K介质层，第二容纳槽中除第一高K介质层和第二高K介质层之外的区域构成第三容纳槽；形成覆盖第二高K介质层的上电极，上电极中的部分填充于第三容纳槽中。
进一步地，形成第一支撑层的步骤包括：在衬底上顺序形成第一牺牲层、第一支撑预备层和第二牺牲层，在形成第一容纳槽的步骤中，形成顺序贯穿第二牺牲层、第一支撑预备层和第一牺牲层的第一容纳槽，以将第一支撑预备层形成第一支撑层。
进一步地，在形成第二牺牲层的步骤之后，制作方法还包括以下步骤：形成覆盖第二牺牲层的第二支撑预备层，在形成第一容纳槽的步骤中，第一容纳槽由第二支撑预备层贯穿至衬底，以将第二支撑预备层形成第二支撑层。
应用本发明的技术方案，提供了一种半导体存储器，该半导体存储器包括多个电容器和支撑层，其特征在于，各电容器通过支撑层与至少一个相邻的电容器连接，支撑层包括第一支撑层，各电容器包括下电极、第一高K介质层和上电极，第一高K介质层位于下电极与上电极之间，由于第一支撑层与第一高K介质层直接接触，且第一支撑层具有与第一高K介质层接触的第一端面，第一高K介质层完全覆盖第一端面，从而能够使上述第一高K介质层形成下电极前，从而在通过打断至少一组相邻下电极之间的支撑层以形成开口后，可以直接形成上电极，从而通过将第一高K介质层移到开口之外，与现有技术相比扩大了上述开口的尺寸，进而降低了在开口中沉积和刻蚀的工艺难度，有利于电容器电容的进一步增大。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的一种半导体存储器的局部剖面结构示意图；
图2示出了在本申请实施方式所提供的半导体存储器的制作方法中，在在衬底上形成堆叠体后的基体剖面结构示意图，其中，堆叠体包括第一支撑层以及位于第一支撑层两侧的牺牲层；
图3示出了在图2所示的堆叠体中形成贯穿至衬底的第一容纳槽后的基体剖面结构示意图；
图4示出了在图3所示的第一容纳槽的侧壁上覆盖第一高K介质层后的基体剖面结构示意图；
图5示出了在图4所示的第一容纳槽中形成下电极后的基体剖面结构示意图；
图6示出了去除图5所示的牺牲层后的基体剖面结构示意图；
图7示出了形成覆盖图6所示的第一表面和第二表面的第二高K介质层后的基体剖面结构示意图；
图8示出了在图7所示的衬底上形成上电极后的基体剖面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、接触垫；310、第一牺牲层；320、第二牺牲层；40、第一支撑层；401、第一端面；402、第三表面；403、第四表面；410、第一支撑预备层；50、第二支撑层；501、第五表面；502、第六表面；510、第二支撑预备层；610、第一容纳槽；620、第二容纳槽；630、第三容纳槽；70、第一高K介质层；701、第二表面；80、下电极；801、第一表面；90、第二高K介质层；100、上电极；110、绝缘层。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，随着器件尺寸的不断减小，通过打断支撑层以形成的开口尺寸也跟着逐渐减小，这就大幅度增大了开口的深宽比，由于后续需要向上述开口中填充介电层和上电极，这就导致工艺难度较大，基于此半导体存储器中电容器的电容难以进一步增大。
本发明的发明人针对上述问题进行研究，提出了一种半导体存储器，如图1所示，包括衬底10以及位于衬底10上的多个电容器和支撑层，各电容器通过支撑层与至少一个相邻的电容器连接，支撑层包括第一支撑层40，各电容器包括下电极80、第一高K介质层70和上电极100，第一高K介质层70位于下电极80与上电极100之间，第一支撑层40与第一高K介质层70直接接触，且第一支撑层40具有与第一高K介质层70接触的第一端面401，第一高K介质层70完全覆盖第一端面401。
由于本发明的上述半导体存储器中的第一支撑层与第一高K介质层直接接触，且第一支撑层具有与第一高K介质层接触的第一端面401，第一高K介质层完全覆盖第一端面401，从而能够使上述第一高K介质层形成下电极前，从而在通过打断至少一组相邻下电极之间的支撑层以形成开口后，可以直接形成上电极，从而通过将第一高K介质层移到开口之外，与现有技术相比扩大了上述开口的尺寸，进而降低了在开口中沉积和刻蚀的工艺难度，有利于电容器电容的进一步增大。
在本发明的上述半导体存储器中，示例性的，不同电容器中的下电极80间隔设置于衬底10上，并与衬底10中的接触垫20一一对应地连接，第一高K介质层70覆盖下电极80的侧壁，位于相邻下电极80的侧壁上的第一高K介质层70之间具有第二容纳槽620，下电极80远离衬底10的一侧具有第一表面801，第一支撑层40连接位于相邻下电极80的侧壁上的第一高K介质层70，如图1所示。下电极80与第一支撑层40可以被第一高K介质层70完全隔绝。第二容纳槽620底部具有绝缘层110，用于将第二容纳槽620中填充的材料与衬底10隔绝。
第一高K介质层70远离下电极80的一侧具有第二表面701，在一种优选的实施方式中，各电容器还包括第二高K介质层90，第二高K介质层90覆盖于第一表面801和至少部分第二表面701，第二容纳槽620中除第二高K介质层90之外的区域构成第三容纳槽630，上电极100覆盖第二高K介质层90，上电极100中的部分填充于第三容纳槽630中，如图1所示。
在上述优选的实施方式中，第一支撑层40在远离衬底10的方向上具有相对的第三表面402和第四表面403，更为优选地，第二高K介质层90完全覆盖于第三表面402和第四表面403，如图1所示。
在上述优选的实施方式中，下电极80可以分别与上述第一高K介质层70和上述第二高K介质层90直接接触，其中，第一高K介质层70和第二高K介质层90的材料不同。
在上述优选的实施方式中，支撑层还可以包括第二支撑层50，第二支撑层50位于第一支撑层40远离衬底10的一侧，且第二支撑层50分别与第一高K介质层70和下电极80直接接触，如图1所示。下电极80与第二支撑层50可以被第一高K介质层70部分隔离，下电极80中未被隔离的部分与第二支撑层50中未被隔离的部分接触。
上述第二支撑层50在远离衬底10的方向上具有相对的第五表面501和第六表面502，优选地，第二高K介质层90完全覆盖于第五表面501和第六表面502，如图1所示。
根据本发明的另一方面，还提供了一种上述的半导体存储器的制作方法，如图2至图8所示，该制作方法包括以下步骤：在衬底10上形成堆叠体，堆叠体包括第一支撑层40以及位于第一支撑层40两侧的牺牲层，第一支撑层40和牺牲层沿远离衬底10的方向层叠设置；在堆叠体中形成贯穿至衬底10的多个第一容纳槽610；在第一容纳槽610的侧壁上覆盖第一高K介质层70，以使第一支撑层40与第一高K介质层70直接接触，第一支撑层40具有与第一高K介质层70接触的第一端面401，第一高K介质层70完全覆盖第一端面401；在各第一容纳槽610中形成下电极80，第一高K介质层70位于下电极80与第一支撑层40之间；去除位于至少一组相邻下电极80之间的支撑层，各下电极80通过支撑层与至少一个相邻的下电极80连接；去除牺牲层，并在衬底10上形成上电极100，至少部分上电极100位于牺牲层被去除的区域中，且第一高K介质层70位于下电极80与上电极100之间。
在本发明上述的半导体存储器的制作方法中，由于在形成第一容纳槽后先在第一容纳槽的侧壁上覆盖第一高K介质层，然后再在第一容纳槽中形成下电极，从而在通过打断至少一组相邻下电极之间的支撑层以形成开口后，可以直接形成上电极，从而通过将第一高K介质层移到开口之外，与现有技术相比扩大了上述开口的尺寸，进而降低了在开口中沉积和刻蚀的工艺难度，有利于电容器电容的进一步增大。
下面将结合附图更详细地描述根据本发明提供的半导体存储器的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，在衬底10上形成堆叠体，堆叠体包括第一支撑层40以及位于第一支撑层40两侧的牺牲层，第一支撑层40和牺牲层沿远离衬底10的方向层叠设置，如图2所示。
在形成上述堆叠体的步骤之前，还可以形成覆盖衬底10的绝缘层110，以将堆叠体与衬底10隔绝。
上述衬底10的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
示例性的，上述第一支撑层40的材料可以为氮化硅层，上述牺牲层的材料可以为硼磷氧化层。
在上述形成堆叠体的步骤中，本领域技术人员可以根据现有技术中常规的沉积工艺形成上述第一支撑层40和上述牺牲层，例如常压化学气相沉积(APCVD)或低压化学气相沉积(LPCVD)等。
在形成上述堆叠体的步骤之后，在堆叠体中形成贯穿至衬底10的多个第一容纳槽610，如图3所示。
当前述步骤中在衬底10表面形成由绝缘层110时，上述第一容纳槽610顺序贯穿堆叠体和绝缘层110至衬底10。
在一种优选的实施方式中，在上述形成堆叠体的步骤中，在衬底10上顺序形成第一牺牲层310、第一支撑预备层410和第二牺牲层320，在形成第一容纳槽610的步骤中，形成顺序贯穿第二牺牲层320、第一支撑预备层410和第一牺牲层310的第一容纳槽610，以将第一支撑预备层410形成第一支撑层40。
本发明制作得到的半导体存储器还可以包括第二支撑层50，第二支撑层50位于第一支撑层40远离衬底10的一侧，且第二支撑层50分别与第一高K介质层70和下电极80直接接触。优选地，上述第二支撑层50的上表面高于第一高K介质层70的上表面。
为了形成上述第二支撑层50，在一种优选的实施方式中，在形成第二牺牲层320的步骤之后，制作方法还包括以下步骤：形成覆盖第二牺牲层320的第二支撑预备层510，在形成第一容纳槽610的步骤中，第一容纳槽610由第二支撑预备层510贯穿至衬底10，以将第二支撑预备层510形成第二支撑层50，如图3所示。
形成上述第一容纳槽610的步骤可以包括：首先，在堆叠体表面覆盖掩膜层和光刻胶层，对光刻胶层进行曝光与显影，形成图案化的光刻胶层，以暴露出的掩膜层中的部分与预定形成第一容纳槽610的区域对应，以图案化的光刻胶层为掩膜，对暴露出的掩膜层进行刻蚀，以在掩膜层内形成多个凹槽；然后，通过对准凹槽对堆叠体进行刻蚀，形成多个第一容纳槽610。在第一容纳槽610中形成下电极80的步骤之前，还需要将上述掩膜层去除。
上述掩膜层优选为多晶硅层，对上述掩膜层和上述堆叠体中各层的刻蚀工艺可以为等离子体干法刻蚀，本领域技术人员可以根据现有技术对上述刻蚀工艺的工艺条件进行合理选取，在此不再赘述。
在形成上述第一容纳槽610的步骤之后，在第一容纳槽610的侧壁上覆盖第一高K介质层70，以使第一支撑层40与第一高K介质层70直接接触，第一支撑层40具有与第一高K介质层70接触的第一端面401，第一高K介质层70完全覆盖第一端面401，如图4所示。
示例性的，上述第一高K介质层70的材质材料可以为氧化钛层(TiOx)或氧化锆层(ZrOx)。
在上述形成第一高K介质层70的步骤中，本领域技术人员可以根据现有技术中常规的沉积工艺形成上述第一高K介质层70，例如常压化学气相沉积(APCVD)或低压化学气相沉积(LPCVD)等。
在第一容纳槽610的侧壁上覆盖第一高K介质层70的步骤之后，在各第一容纳槽610中形成下电极80，第一高K介质层70位于下电极80与第一支撑层40之间。各下电极80间隔设置于衬底10上，并与衬底10中的接触垫20一一对应地连接，如图5所示。
示例性的，上述下电极80的材料可以为氮化钛层(TiN)。在各第一容纳槽610中形成下电极80的工艺可以为现有技术中常规的沉积工艺，例如常压化学气相沉积(APCVD)或低压化学气相沉积(LPCVD)等。
在各第一容纳槽610中形成下电极80的步骤之后，去除位于至少一组相邻下电极80之间的第一支撑层40，剩余的第一支撑层40使各下电极80与至少一个相邻的下电极80连接，并去除牺牲层，如图6所示。
需要注意的是，由于第一支撑层40与第一高K介质层70直接接触，第一支撑层40具有与第一高K介质层70接触的第一端面401，第一高K介质层70完全覆盖上述第一端面401，因此下电极80通过支撑层与下电极80的连接为间接连接，即通过支撑层与下电极80侧壁上的第一高K介质层70连接。
在去除牺牲层之后，位于相邻下电极80的侧壁上的第一高K介质层70之间形成有第二容纳槽620，当前述步骤中在衬底10表面形成由绝缘层110时，上述第二容纳槽620的底部为裸露的绝缘层110，如图6所示。
当前述步骤中形成有位于第一支撑层40远离衬底10一侧的第二支撑层50时，在去除位于至少一组相邻下电极80之间的第一支撑层40的步骤中，将位于被去除的第一支撑层40一侧的上述第二支撑层50去除，如图6所示。
去除上述第一支撑层40、上述第二支撑层50以及上述牺牲层的工艺可以为现有技术中常规的刻蚀工艺，本领域技术人员可以根据支撑层的材料种类以及牺牲层的材料种类对刻蚀工艺的工艺条件进行合理选取。
在上述去除部分支撑层以及去除牺牲层的步骤之后，在衬底10上形成上电极100，至少部分上电极100位于牺牲层被去除的区域中，且第一高K介质层70位于下电极80与上电极100之间，如图8所示。
上述第一高K介质层70远离下电极80的一侧具有第二表面，且上述下电极80远离衬底10的一侧具有第一表面，在一种优选的实施方式中，在去除牺牲层的步骤之后，位于相邻下电极80的侧壁上的第一高K介质层70之间形成有第二容纳槽620，如图6所示，本发明的上述制作方法包括以下步骤：形成覆盖第一表面和第二表面的第二高K介质层90，第二容纳槽620中除第一高K介质层70和第二高K介质层90之外的区域构成第三容纳槽630，如图7所示；形成覆盖第二高K介质层90的上电极100，上电极100中的部分填充于第三容纳槽630中，如图8所示。
上述第二高K介质层90与第一高K介质层70的材料可以相同也可以不同，示例性的，上述第二高K介质层90的材质材料可以为氧化钛层(TiOx)或氧化锆层(ZrOx)。
示例性的，上述上电极100的材料可以为氮化钛层(TiN)，在各第三容纳槽630中形成上电极100的工艺可以为现有技术中常规的沉积工艺，例如常压化学气相沉积(APCVD)或低压化学气相沉积(LPCVD)等。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
由于本发明的上述半导体存储器中的第一支撑层与第一高K介质层直接接触，且第一支撑层具有与第一高K介质层接触的第一端面，第一高K介质层完全覆盖第一端面，从而能够使上述第一高K介质层形成下电极前，从而在通过打断至少一组相邻下电极之间的支撑层以形成开口后，可以直接形成上电极，从而通过将第一高K介质层移到开口之外，与现有技术相比扩大了上述开口的尺寸，进而降低了在开口中沉积和刻蚀的工艺难度，有利于电容器电容的进一步增大。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种半导体存储器，包括衬底（10）以及位于所述衬底（10）上的多个电容器和支撑层，其特征在于，各所述电容器通过所述支撑层与至少一个相邻的所述电容器连接，所述支撑层包括第一支撑层（40），各所述电容器包括下电极（80）、第一高K介质层（70）、第二高K介质层（90）和上电极（100），所述第一高K介质层（70）位于所述下电极（80）与所述上电极（100）之间，所述第一支撑层（40）与所述第一高K介质层（70）直接接触，且所述第一支撑层（40）具有与所述第一高K介质层（70）接触的第一端面（401），所述第一高K介质层（70）完全覆盖所述第一端面（401），所述第二高K介质层（90）直接接触所述下电极的上表面、所述下电极的部分侧壁以及所述第一高K介质层（70）的部分侧壁。
2.根据权利要求1所述的半导体存储器，其特征在于，不同所述电容器中的所述下电极（80）间隔设置于所述衬底（10）上，所述第一高K介质层（70）覆盖所述下电极（80）的侧壁，位于相邻所述下电极（80）的侧壁上的所述第一高K介质层（70）之间具有第二容纳槽（620），所述下电极（80）远离所述衬底（10）的一侧具有第一表面（801），所述第一支撑层（40）连接位于相邻所述下电极（80）的侧壁上的所述第一高K介质层（70）。
3.根据权利要求2所述的半导体存储器，其特征在于，所述第一高K介质层（70）远离所述下电极（80）的一侧具有第二表面（701），
第二高K介质层（90）覆盖于所述第一表面（801）和至少部分所述第二表面（701），所述第二容纳槽（620）中除所述第二高K介质层（90）之外的区域构成第三容纳槽（630），所述上电极（100）覆盖所述第二高K介质层（90），所述上电极（100）中的部分填充于所述第三容纳槽（630）中。
4.根据权利要求3所述的半导体存储器，其特征在于，所述第一支撑层（40）在远离所述衬底（10）的方向上具有相对的第三表面（402）和第四表面（403），所述第二高K介质层（90）完全覆盖于所述第三表面（402）和所述第四表面（403）。
5.根据权利要求1至4中任一项所述的半导体存储器，其特征在于，所述支撑层还包括第二支撑层（50），所述第二支撑层（50）位于所述第一支撑层（40）远离所述衬底（10）的一侧，且所述第二支撑层（50）分别与所述第一高K介质层（70）和所述下电极（80）直接接触。
6.根据权利要求5所述的半导体存储器，其特征在于，所述下电极（80）远离所述衬底（10）的一侧具有第一表面（801），所述第一高K介质层（70）远离所述下电极（80）的一侧具有第二表面（701），所述第二高K介质层（90）覆盖于所述第一表面（801）和至少部分所述第二表面（701），
所述第二支撑层（50）在远离所述衬底（10）的方向上具有相对的第五表面（501）和第六表面（502），所述第二高K介质层（90）完全覆盖于所述第五表面（501）和所述第六表面（502）。
7.一种权利要求1至6中任一项所述的半导体存储器的制作方法，其特征在于，所述制作方法包括以下步骤：
在衬底（10）上形成堆叠体，所述堆叠体包括第一支撑层（40）以及位于所述第一支撑层（40）两侧的牺牲层，所述第一支撑层（40）和所述牺牲层沿远离所述衬底（10）的方向层叠设置；
在所述堆叠体中形成贯穿至所述衬底（10）的多个第一容纳槽（610）；
在所述第一容纳槽（610）的侧壁上覆盖第一高K介质层（70），以使所述第一支撑层（40）与所述第一高K介质层（70）直接接触，所述第一支撑层（40）具有与所述第一高K介质层（70）接触的第一端面（401），所述第一高K介质层（70）完全覆盖所述第一端面（401）；
在各所述第一容纳槽（610）中形成下电极（80），所述第一高K介质层（70）位于所述下电极（80）与所述第一支撑层（40）之间；
去除位于至少一组相邻所述下电极（80）之间的所述第一支撑层（40），各所述下电极（80）通过所述支撑层与至少一个相邻的所述下电极（80）连接，并去除所述牺牲层；
在衬底（10）上形成上电极（100），至少部分所述上电极（100）位于所述牺牲层被去除的区域中，且所述第一高K介质层（70）位于所述下电极（80）与所述上电极（100）之间。
8.根据权利要求7所述的制作方法，其特征在于，去除所述牺牲层，以在位于相邻所述下电极（80）的侧壁上的所述第一高K介质层（70）之间形成第二容纳槽（620），所述第一高K介质层（70）远离所述下电极（80）的一侧具有第二表面（701），且所述下电极（80）远离所述衬底（10）的一侧具有第一表面（801），在去除所述牺牲层的步骤之后，所述制作方法包括以下步骤：
形成覆盖所述第一表面（801）和所述第二表面（701）的第二高K介质层（90），所述第二容纳槽（620）中除所述第一高K介质层（70）和所述第二高K介质层（90）之外的区域构成第三容纳槽（630）；
形成覆盖所述第二高K介质层（90）的上电极（100），所述上电极（100）中的部分填充于所述第三容纳槽（630）中。
9.根据权利要求7所述的制作方法，其特征在于，形成所述第一支撑层（40）的步骤包括：
在所述衬底（10）上顺序形成第一牺牲层（310）、第一支撑预备层（410）和第二牺牲层（320），
在形成所述第一容纳槽（610）的步骤中，形成顺序贯穿所述第二牺牲层（320）、所述第一支撑预备层（410）和所述第一牺牲层（310）的所述第一容纳槽（610），以将所述第一支撑预备层（410）形成所述第一支撑层（40）。
10.根据权利要求9所述的制作方法，其特征在于，在形成所述第二牺牲层（320）的步骤之后，所述制作方法还包括以下步骤：
形成覆盖所述第二牺牲层（320）的第二支撑预备层（510），
在形成所述第一容纳槽（610）的步骤中，所述第一容纳槽（610）由所述第二支撑预备层（510）贯穿至所述衬底（10），以将所述第二支撑预备层（510）形成第二支撑层（50）。
11.一种半导体存储器，包括衬底（10）以及位于所述衬底（10）上的多个电容器和支撑层，其特征在于，各所述电容器通过所述支撑层与至少一个相邻的所述电容器连接，所述支撑层包括第一支撑层（40）和第二支撑层（50），各所述电容器包括下电极（80）、第一高K介质层（70）、第二高K介质层（90）和上电极（100），所述第一高K介质层（70）位于所述下电极（80）与所述上电极（100）之间，所述第一支撑层（40）与所述第一高K介质层（70）直接接触，且所述第一支撑层（40）具有与所述第一高K介质层（70）接触的第一端面（401），所述第一高K介质层（70）完全覆盖所述第一端面（401），所述第二支撑层（50）的顶面高于所述第一高K介质层（70）的顶面，所述第二高K介质层（90）直接接触所述第二支撑层（50）的顶面，所述第二支撑层（50）分别与所述第一高K介质层（70）和所述下电极（80）直接接触。
CN202011567541.4A 2020-12-25 2020-12-25 半导体存储器及其制作方法 Active CN112687690B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011567541.4A CN112687690B (zh) 2020-12-25 2020-12-25 半导体存储器及其制作方法
US17/232,160 US11557645B2 (en) 2020-12-25 2021-04-16 Semiconductor memory device and method of forming the same
US18/078,100 US11881503B2 (en) 2020-12-25 2022-12-09 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011567541.4A CN112687690B (zh) 2020-12-25 2020-12-25 半导体存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN112687690A CN112687690A (zh) 2021-04-20
CN112687690B true CN112687690B (zh) 2024-04-30

Family

ID=75453410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011567541.4A Active CN112687690B (zh) 2020-12-25 2020-12-25 半导体存储器及其制作方法

Country Status (2)

Country Link
US (2) US11557645B2 (zh)
CN (1) CN112687690B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687690B (zh) * 2020-12-25 2024-04-30 福建省晋华集成电路有限公司 半导体存储器及其制作方法
CN113206074B (zh) * 2021-04-30 2024-04-05 福建省晋华集成电路有限公司 半导体器件及其制备方法
KR20220167016A (ko) * 2021-06-11 2022-12-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN113451313B (zh) * 2021-06-28 2023-06-30 福建省晋华集成电路有限公司 半导体存储器件的设计方法、装置、存储介质及制备方法
US11830907B2 (en) * 2022-04-08 2023-11-28 Nanya Technology Corporation Semiconductor structure and method of forming the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW530413B (en) * 2000-11-10 2003-05-01 Infineon Technologies Ag Method for fabricating trench capacitors
CN1467822A (zh) * 2002-06-05 2004-01-14 ������������ʽ���� 电容器的制造方法
CN101952963A (zh) * 2008-02-26 2011-01-19 美光科技公司 半导体结构以及形成半导体结构的方法
CN107634047A (zh) * 2017-09-14 2018-01-26 睿力集成电路有限公司 电容器阵列结构及其制造方法
CN107968044A (zh) * 2017-12-19 2018-04-27 睿力集成电路有限公司 电容器阵列结构、半导体存储器及制备方法
CN110970402A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 电容器阵列结构、半导体器件及其制备方法
CN111834529A (zh) * 2020-08-07 2020-10-27 福建省晋华集成电路有限公司 一种电容结构、半导体器件以及电容结构制备方法
CN111916397A (zh) * 2020-08-20 2020-11-10 福建省晋华集成电路有限公司 一种半导体器件制备方法以及半导体器件
CN213845274U (zh) * 2020-12-25 2021-07-30 福建省晋华集成电路有限公司 半导体存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671464B1 (ko) * 2010-12-02 2016-11-02 삼성전자주식회사 반도체 소자의 제조 방법
KR101876996B1 (ko) 2011-12-07 2018-08-10 삼성전자 주식회사 반도체 소자
KR101901787B1 (ko) 2012-03-23 2018-09-28 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR102298603B1 (ko) * 2015-05-19 2021-09-06 삼성전자주식회사 산화막 및 집적회로 소자와 이들의 제조 방법
KR102406719B1 (ko) 2016-12-09 2022-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102609519B1 (ko) 2018-11-12 2023-12-04 삼성전자주식회사 반도체 소자
CN112687690B (zh) * 2020-12-25 2024-04-30 福建省晋华集成电路有限公司 半导体存储器及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW530413B (en) * 2000-11-10 2003-05-01 Infineon Technologies Ag Method for fabricating trench capacitors
CN1467822A (zh) * 2002-06-05 2004-01-14 ������������ʽ���� 电容器的制造方法
CN101952963A (zh) * 2008-02-26 2011-01-19 美光科技公司 半导体结构以及形成半导体结构的方法
CN107634047A (zh) * 2017-09-14 2018-01-26 睿力集成电路有限公司 电容器阵列结构及其制造方法
CN107968044A (zh) * 2017-12-19 2018-04-27 睿力集成电路有限公司 电容器阵列结构、半导体存储器及制备方法
CN110970402A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 电容器阵列结构、半导体器件及其制备方法
CN111834529A (zh) * 2020-08-07 2020-10-27 福建省晋华集成电路有限公司 一种电容结构、半导体器件以及电容结构制备方法
CN111916397A (zh) * 2020-08-20 2020-11-10 福建省晋华集成电路有限公司 一种半导体器件制备方法以及半导体器件
CN213845274U (zh) * 2020-12-25 2021-07-30 福建省晋华集成电路有限公司 半导体存储器

Also Published As

Publication number Publication date
US20230106501A1 (en) 2023-04-06
US11557645B2 (en) 2023-01-17
US20220208959A1 (en) 2022-06-30
CN112687690A (zh) 2021-04-20
US11881503B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
CN112687690B (zh) 半导体存储器及其制作方法
KR960015938A (ko) 다공성 실리콘 트렌치 및 캐패시터 구조
CN107785273B (zh) 半导体器件及其制造方法
US11843026B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
US20020094653A1 (en) Trench capacitors in soi substrstes
US6602749B2 (en) Capacitor under bitline (CUB) memory cell structure with reduced parasitic capacitance
KR20030061099A (ko) 반도체 장치의 커패시터 및 그 제조 방법
CN213845274U (zh) 半导体存储器
KR20030026912A (ko) 고전압 주변부
US5953618A (en) Method of forming a capacitor for a semiconductor device
CN113764579B (zh) 电容器结构及其制作方法、存储器
KR20020062138A (ko) 용량 소자의 제조 방법 및 용량 소자
CN113130444B (zh) 一种半导体结构及其形成方法
CN107808875B (zh) 电容器结构及其制造方法
JP4931291B2 (ja) 半導体装置
KR20010014755A (ko) 반도체 장치 커패시터와 그 제조 방법
US6177700B1 (en) Capacitor in a dynamic random access memory
CN113345896B (zh) 动态随机存取存储器装置及其制造方法
KR960000370B1 (ko) 반도체장치의 접촉창의 구조 및 그 형성방법
KR100266010B1 (ko) 캐패시터형성방법
KR100236721B1 (ko) 캐패시터 형성방법
KR100707667B1 (ko) 커패시터의 제조방법
KR20030069272A (ko) 반도체 장치 및 그 제조 방법
CN113517273A (zh) 电容器阵列结构及其制备方法和半导体存储器件
CN115579354A (zh) 电容堆叠结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant