CN107634047A - 电容器阵列结构及其制造方法 - Google Patents
电容器阵列结构及其制造方法 Download PDFInfo
- Publication number
- CN107634047A CN107634047A CN201710827396.0A CN201710827396A CN107634047A CN 107634047 A CN107634047 A CN 107634047A CN 201710827396 A CN201710827396 A CN 201710827396A CN 107634047 A CN107634047 A CN 107634047A
- Authority
- CN
- China
- Prior art keywords
- layer
- array
- supporting layer
- lower electrode
- supporting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种电容器阵列结构及其制造方法，包括如下步骤：1）提供一半导体衬底；2）于半导体衬底的上表面形成交替叠置的牺牲层及支撑层，牺牲层包括交替叠置的第一材料层及第二材料层，第一材料层与第二材料层在同一刻蚀制程中具有不同的刻蚀速率；3）于步骤2）得到的结构的上表面形成具有开孔的图形化掩膜层；4）在支撑层及牺牲层内形成侧壁呈波纹状或矩形齿状的电容孔；5）于电容孔内形成下电极层；6）去除牺牲层；7）于下电极层的内表面及外表面形成电容介质层；8）于电容介质层的外表面形成上电极层。本发明可以制备出表面轮廓呈波纹状或矩形齿状的下电极板、电容介质层及上电极板，在不增加电容器高度的情况下，可以显着增加电容。
Description
技术领域
本发明属于半导体器件及制造领域，特别是涉及一种电容器阵列结构及其制造方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在20nm一下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状。
请参阅图1至图6，现有的DRAM的制备方法包括如下步骤：
1)提供一半导体衬底11，所述半导体衬底11上形成有多个在内存数组结构中的焊盘111；
2)于所述半导体衬底11的上表面形成交替叠置的介质层12及支撑层13，如图1所示；
3)于步骤2)得到的结构的上表面形成图形化掩膜层14，如图2所示；
4)依据所述图形化掩膜层14刻蚀所述支撑层13及所述介质层12，以在所述支撑层13及所述介质层12内形成电容孔15，所述电容孔15暴露出所述焊盘111，如图3所示；
5)于所述电容孔15内形成下电极层16，并去除所述介质层12，如图4所示；
6)于所述下电极层16的内表面及外表面形成覆盖所述下电极层16的电容介质层17，如图5所示；及
7)于所述电容介质层17的外表面形成覆盖所述电容介质层17的上电极18，如图6所示。
然而，在上述工艺中，作为牺牲层的所述介质层12均为单一的氧化硅层，形成的所述电容孔15的侧壁一般为平整的竖直侧壁。为了得到足够的电容，目前需要形成深宽比非常大的电容结构，即需要形成的所述电容孔15的深宽比足够大。但随着所述电容孔15的深宽比增大，对于刻蚀工艺及清洗工艺都会带来很大的挑战。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电容器阵列结构及其制造方法，用于解决现有技术中为了得到足够的电容，需要形成深宽比很大的电容孔而导致的对刻蚀工艺及清洗工艺带来很大的挑战的问题。
为实现上述目的及其他相关目的，本发明提供一种电容器阵列结构的制造方法，所述电容器阵列结构的制造方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底上形成有多个在内存数组结构中的焊盘；
2)于所述半导体衬底的上表面形成交替叠置的牺牲层及支撑层，其中，所述牺牲层包括交替叠置的第一材料层及第二材料层，所述第一材料层与所述第二材料层在同一刻蚀制程中具有不同的刻蚀速率；
3)于步骤2)得到的结构的上表面形成具有开孔的图形化掩膜层，所述图形化掩膜层内的开孔定义出后需要形成的电容孔的位置及形状；
4)依据所述图形化掩膜层刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成侧壁呈波纹状或矩形齿状的电容孔，所述电容孔暴露出所述焊盘；
5)于所述电容孔内形成下电极层；
6)去除所述牺牲层；
7)于所述下电极层的内表面及外表面形成覆盖所述下电极层的电容介质层；及
8)于所述电容介质层的外表面形成覆盖所述电容介质层的上电极层。
优选地，步骤2)中，所述第一材料层为氧化硅层，所述第二材料层为多晶硅层，所述支撑层为氮化硅层。
优选地，步骤2)中，所述牺牲层及所述支撑层的总高度1μm～1.5μm；所述第一材料层及所述第二材料层的总层数大于15层。
优选地，步骤4)包括如下步骤：
4-1)依据所述图形化掩膜层采用干法刻蚀工艺刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成上下贯通的通孔，所述通孔暴露出所述焊盘；
4-2)依据所述图形化掩膜层采用湿法刻蚀工艺刻蚀所述通孔的侧壁，以得到侧壁呈波纹状或矩形齿状的所述电容孔。
优选地，步骤4-1)与步骤4-2)之间还包括使用DHF(稀氢氟酸)溶液对所述通孔的侧壁进行清洗的步骤，以去除所述多晶硅层表面的氧化硅层。
优选地，步骤2)中形成的所述支撑层包括顶支撑层和中介支撑层，且所述顶支撑层为步骤2)中得到的结构的顶层，所述中介支撑层间设于所述牺牲层中而位于所述顶支撑层与所述半导体衬底之间。
优选地，步骤6)包括如下步骤：
6-1)于位于顶层的所述支撑层内形成第一开口，所述第一开口暴露出两层所述支撑层之间的所述牺牲层；
6-2)依据所述第一开口，采用湿法刻蚀工艺去除两层所述支撑层之间的所述牺牲层；
6-3)于另一所述支撑层内形成第二开口，所述第二开口暴露出位于所述支撑层与所述半导体衬底之间的所述牺牲层；
6-4)依据所述第二开口，采用湿法刻蚀工艺去除位于所述支撑层与所述半导体衬底之间的所述牺牲层。
优选地，步骤6-2)与步骤6-3)之间还包括于位于顶层的所述支撑层的上表面沉积支撑层材料的步骤，以将位于顶层的所述支撑层增厚。
优选地，步骤6-1)中，一个所述第一开口仅与一个所述电容孔交叠，或者一个所述第一开口同时与多个所述电容孔交叠；步骤6-2)中，一个所述第二开口仅与一个所述电容孔交叠，或者一个所述第一开口同时与多个所述电容孔交叠。
优选地，步骤4)中，形成的所述电容孔的最大直径为其最小直径的1.05～1.2倍。
本发明还提供一种电容器阵列结构，所述电容器阵列结构设置于半导体衬底上，所述半导体衬底上形成有多个在内存数组结构中的焊盘，所述电容器阵列结构包括：
下电极层，与所述焊盘接触，所述下电极层的截面形状为侧壁呈波浪状或矩形齿状的U型；
电容介质层，覆盖于所述下电极层的内表面及外表面；及
上电极层，覆盖于所述电容介质层的外表面。
优选地，所述电容器阵列还包括顶支撑层，位于所述下电极的开口外围，且垂直于所述下电极的U形侧壁延伸方向。
优选地，所述电容器阵列还包括中介支撑层，位于所述顶支撑层与所述半导体衬底之间，所述下电极层的最小外径由所述顶支撑层和所述中介支撑层的开孔尺寸界定。
优选地，所述下电极层的最大外径为其最小外径的1.05～1.2倍。
本发明还提供一种半导体存储器件结构，所述半导体存储器件结构包括如上述任一方案中所述的电容器阵列结构。
本发明还提供一种电容器阵列结构，所述电容器阵列结构设置于半导体衬底上，所述半导体衬底上形成有多个在内存数组结构中的焊盘，所述电容器阵列结构包括：
下电极层，与所述焊盘接触，所述下电极层的截面形状为U型，所述下电极层的侧壁具有至少一孔径扩大部与若干个连接所述孔径扩大部的垂直孔部；
顶支撑层，位于所述下电极层的开口外围，且垂直于所述下电极层的U形侧壁延伸方向，所述垂直孔部至少位于所述顶支撑层与所述孔径扩大部之间，以使所述孔径扩大部的边缘距离所述顶支撑层产生一间隙；
电容介质层，覆盖于所述下电极层的内表面及外表面；及
上电极层，覆盖于所述电容介质层的外表面。
优选地，所述电容器阵列结构还包括中介支撑层，位于所述顶支撑层与所述半导体衬底之间，所述垂直孔部的外径由所述顶支撑层和所述中介支撑层的开孔尺寸界定。
优选地，所述孔径扩大部位于所述顶支撑层与所述中介支撑层之间。
优选地，所述孔径扩大部位于所述中介支撑层与半导体衬底之间。
优选地，所述孔径扩大部的外径为所述垂直孔部的外径1.05～1.2倍。
如上所述，本发明的电容器阵列结构及其制造方法，具有以下有益效果：本发明的电容器阵列结构的制造方法通过制备侧壁呈波纹状或矩形齿状的电容孔，可以依据所述电容孔制备出表面轮廓呈波纹状或矩形齿状的下电极板、电容介质层及上电极板，在不增加电容器高度的情况下，即不需要制备非常高深宽比的电容孔的情况下，可以显着增加电容的表面积，从而增加电容。
附图说明
图1至图6显示为现有技术中制备DRAM的各步骤所呈现的结构示意图。
图7显示为本发明实施例一中提供的制备电容器阵列结构的流程图。
图8～图17显示为本发明实施例一中提供的电容器阵列结构的制造方法各步骤所呈现的结构示意图。
图18显示为本发明实施例四中提供的电容器阵列结构的结构示意图。
组件标号说明
11 半导体衬底
111 焊盘
12 介质层
13 支撑层
14 图形化掩膜层
15 电容孔
16 下电极层
17 电容介质层
18 上电极层
21 半导体衬底
211 焊盘
22 牺牲层
221 第一材料层
222 第二材料层
231 顶支撑层
232 中介支撑层
24 图形化掩膜层
241 开孔
25 电容孔
251 通孔
26 下电极层
261 下电极材料层
262 垂直孔部
263 孔径扩大部
27 电容介质层
28 上电极层
d1 电容孔的最大直径
d2 电容孔的最小直径
D1 下电极层的最大外径
D2 下电极层的最小外径
D3 孔径扩大部的外径
D4 垂直孔部的外径
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图7～图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图7，本实施例提供提供一种电容器阵列结构的制造方法，所述电容器阵列结构的制造方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底上形成有多个在内存数组结构中的焊盘；
2)于所述半导体衬底的上表面形成交替叠置的牺牲层及支撑层，其中，所述牺牲层包括交替叠置的第一材料层及第二材料层，所述第一材料层与所述第二材料层在同一刻蚀制程中具有不同的刻蚀速率；
3)于步骤2)得到的结构的上表面形成具有开孔的图形化掩膜层，所述图形化掩膜层内的开孔定义出后需要形成的电容孔的位置及形状；
4)依据所述图形化掩膜层刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成侧壁呈波纹状或矩形齿状的电容孔，所述电容孔暴露出所述焊盘；
5)于所述电容孔内形成下电极层；
6)去除所述牺牲层；
7)于所述下电极层的内表面及外表面形成覆盖所述下电极层的电容介质层；及
8)于所述电容介质层的外表面形成覆盖所述电容介质层的上电极层。
在步骤1)中，请参阅图7中的S1步骤及图8，提供一半导体衬底21，所述半导体衬底21上形成有多个在内存数组结构中的焊盘211。
作为示例，所述半导体衬底21中形成有内存数组结构、所述内存数组结构包括有多个所述焊盘211。所述内存数组结构还包括有晶体管字符线(Word line)及位线(Bitline)，所述焊盘211电性连接所述内存数组结构内的晶体管源极。
作为示例，所述焊盘211可以但不仅限于呈六方阵列排布，与后续制作的电容器阵列结构的排布相对应。
所述焊盘211之间通过间隔层进行隔离，所述间隔层的材料可以为氮化硅(SiN)、氧化硅(SiO2)、氧化铝(Al2O3)中的任意一种或任意两种以上的组合，在本实施例中，所述间隔层的材料选用为SiN。
在步骤2)中，请参阅图7中的S2步骤及图9，于所述半导体衬底21的上表面形成交替叠置的牺牲层22及支撑层，其中，所述牺牲层22包括交替叠置的第一材料层221及第二材料层222，所述第一材料层221与所述第二材料层222在同一刻蚀制程中具有不同的刻蚀速率。
作为示例，采用原子层沉积工艺(Atomic Layer Deposition)或化学蒸气沉积工艺(Chemical Vapor Deposition)形成所述牺牲层22及支撑层，所述牺牲层22及所述支撑层的整体高度可以为1μm～1.5μm。
作为示例，所述牺牲层22与所述支撑层的材料不同，且在同一刻蚀制程中所述牺牲层22的刻蚀速率与所述支撑层的刻蚀速率不同，具体表现为同一刻蚀制程中，所述牺牲层22的刻蚀速率远远大于所述支撑层的刻蚀速率，使得当所述牺牲层22被完全去除时，所述支撑层几乎被完全保留。
作为示例，在同一刻蚀制程中，所述第一材料层221的刻蚀速率可以远小于所述第二材料层222的刻蚀速率，具体表现为，所述刻蚀制程包括孔洞形成步骤以及其后的孔洞截面轮廓修饰步骤，孔洞形成步骤可采用干式刻蚀，孔洞截面轮廓修饰步骤可采用湿式刻蚀或干式刻蚀，在湿式刻蚀的同一腐蚀液中，所述第一材料层221的刻蚀速率远小于所述第二材料层222的刻蚀速率，使得在使用腐蚀液对所述第一材料层221及所述第二材料层222进行腐蚀时，所述第一材料层221的横向腐蚀去除速率(即沿所述第一材料层221的长度方向的去除速率)远小于所述第二材料层222的横向去除速率(即沿所述第二材料层222的长度方向的去除速率)。优选地，本实施例中，所述第一材料层221可以为氧化硅层，所述第二材料层222可以为多晶硅层，所述支撑层可以为氮化硅层。
作为示例，所述第一材料层221及所述第二材料层222的层数可以根据实际需要进行设定，优选地，本实施例中，所述第一材料层221及所述第二材料层222的总层数大于15层，且确保在1μm的高度内具有总层数大于15层的所述第一材料层221及所述第二材料层222。所述支撑层的层数可以根据实际需要进行设定，优选地，本实施例中，所述支撑层的层数为两层，且该步骤得到的结构的顶层为一层所述支撑层。
由于所述第一材料层221及所述第二材料层222在同一刻蚀制程中具有不同的刻蚀速率，在后续在所述第一材料层221及所述第二材料层222内形成电容孔时可以形成侧壁为凸凹不平的表面的电容孔。
所述第一材料层221及所述第二材料层222作为所述牺牲层22在后续工艺过程中会被去除，而所述支撑层用于在后续工艺过程中所述第一材料层221及所述第二材料层222被去除后作为支撑框架，由于本实施例增加了所述支撑框架，不仅可以大大提高后续制作电容器时结构的机械强度，更可以避免后续工艺(如研磨等)时对电容器造成的破坏。
作为示例，所述支撑层包括顶支撑层231和中介支撑层232，且所述顶支撑层231为步骤2)中得到的结构的顶层，所述中介支撑层间232设于所述牺牲层22中而位于所述顶支撑层231与所述半导体衬底21之间。
在步骤3)中，请参阅图7中的S3步骤及图10，于步骤2)得到的结构的上表面形成具有开孔241的图形化掩膜层24，所述图形化掩膜层24内的开孔241定义出后需要形成的电容孔的位置及形状。
作为示例，首先，在步骤2)得到的结构的上表面形成光刻胶作为掩膜层，当然，在其他示例中也可以形成其他材料的掩膜层(譬如，氮化硅硬掩膜层等等)；然后，采用光刻工艺将所述掩膜层图形化，以得到具有所述开孔241的所述图形化掩膜层24。
作为示例，所述开口241可以沿所述图形化掩膜层24的表面呈六方阵列排布。
在步骤4)中，请参阅图7中的S4步骤及图11至图13，依据所述图形化掩膜层24刻蚀所述支撑层及所述牺牲层22，以在所述支撑层及所述牺牲层22内形成侧壁呈波纹状或矩形齿状的电容孔25，所述电容孔25暴露出所述焊盘211。
作为示例，步骤4)包括如下步骤：
4-1)依据所述图形化掩膜层24采用干法刻蚀工艺刻蚀所述支撑层及所述牺牲层22，以在所述支撑层及所述牺牲层22内形成上下贯通的通孔251，所述通孔251暴露出所述焊盘211，如图11所示；
4-2)依据所述图形化掩膜层24采用NH4OH或TMAH溶液刻蚀所述通孔251的侧壁，由于在同一刻蚀制程中，所述第一材料层221的刻蚀速率可以远小于所述第二材料层222的刻蚀速率，在腐蚀的过程中，所述第二材料层222横向去除的速率远大于所述第一材料层221横向去除的速率，可以得到侧壁呈波纹状或矩形齿状的所述电容孔25，如图12及图13所示，其中，图12中，所述电容孔25的侧壁呈波纹状，图13中，所述电容孔25的侧壁呈矩形齿状。即所述电容孔25包括垂直孔部及与所述垂直孔部相连接的若干个孔径扩大部；本实施例中，位于最上方的所述孔径扩大部与所述顶支撑层231相接触。
作为示例，当所述第二材料层为多晶硅层，当形成所述通孔251之后，所述通孔251会暴露出部分所述多晶硅层，暴露的所述多晶硅层在空气中会被氧化在其表面形成一层氧化硅层，此时，步骤4-1)与步骤4-2)之间还包括使用DHF溶液(含氢氟酸溶液)对所述通孔251的侧壁进行清洗的步骤，以去除所述多晶硅层表面的氧化硅层，以确保步骤4-2)中的NH4OH或TMAH溶液可以对所述多晶硅层进行横向腐蚀。
作为示例，形成的所述电容孔25的最大直径d1为其最小直径d2的1.05～1.2倍。
在步骤5)中，请参阅图7中的S5步骤及图14，于所述电容孔25内形成下电极层26。
作为示例，首先，采用原子层沉积工艺(Atomic Layer Deposition)或化学蒸气沉积工艺(Chemical Vapor Deposition)于所述电容孔25的侧壁及底部，以及位于顶层的所述支撑层的上表面沉积下电极材料层261，所述下电极材料层261包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(TitaniumSilicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)；然后，再采用刻蚀工艺去除位于顶层的所述支撑层的上表面的所述下电极材料层261，保留的位于所述电容孔25的侧壁及底部的所述下电极材料层261即为所述下电极层26。
所述所述下电极层25的侧壁具有垂直孔部及与所述垂直孔部相连接的若干个孔径扩大部；本实施例中，位于最上方的所述孔径扩大部与所述顶支撑层231相接触。
需要说明的是，图14及后续的图15至图17均一所述电容孔25的侧壁呈波纹状的结构作为示例。
在步骤6)中，请参阅图7中的S6步骤及图15，去除所述牺牲层22。
作为示例，步骤6)包括如下步骤：
6-1)于位于顶层的所述支撑层内形成第一开口(未示出)，所述第一开口暴露出两层所述支撑层之间的所述牺牲层22；
6-2)依据所述第一开口，采用湿法刻蚀工艺去除两层所述支撑层之间的所述牺牲层22；以本示例中位于两层所述支撑层之间的所述牺牲层22的顶层为多晶硅层为例，先使用NH4OH或TMAH溶液去除位于顶层的所述多晶硅层，再使用氢氟酸去除位于该层所述多晶硅层下方的氧化硅层，如此依次交替，直至完全去除两层所述支撑层之间的所述牺牲层22；
6-3)于另一所述支撑层(即位于所述牺牲层22内的所述支撑层)内形成第二开口(未示出)，所述第二开口暴露出位于所述支撑层与所述半导体衬底11之间的所述牺牲层22；
6-4)依据所述第二开口，采用湿法刻蚀工艺去除位于所述支撑层与所述半导体衬底11之间的所述牺牲层22；以本示例中位于所述支撑层与所述半导体衬底11之间的所述牺牲层22的顶层为多晶硅层为例，先使用NH4OH或TMAH溶液去除位于顶层的所述多晶硅层，再使用氢氟酸去除位于该层所述多晶硅层下方的氧化硅层，如此依次交替，直至完全去除所述支撑层与所述半导体衬底11之间的所述牺牲层22。
作为示例，步骤6-2)与步骤6-3)之间还包括于位于顶层的所述支撑层的上表面沉积支撑层材料的步骤，以将位于顶层的所述支撑层增厚。这是由于在步骤6-2)的过程中，位于顶层的所述支撑层会被去除一部分，为了防止后续腐蚀过程中位于顶层的所述支撑层被刻穿，以及确保位于顶层的所述支撑层具有足够的支撑强度，需要在步骤6-2)与步骤6-3)之间增设于位于顶层的所述支撑层的上表面沉积支撑层材料的步骤。
作为示例，步骤6-1)中，一个所述第一开口仅与一个所述电容孔25交叠，或者一个所述第一开口同时与多个所述电容孔25交叠；步骤6-2)中，一个所述第二开口仅与一个所述电容孔25交叠，或者一个所述第一开口同时与多个所述电容孔25交叠。
在步骤7)中，请参阅图7中的S7步骤及图16，于所述下电极层26的内表面及外表面形成覆盖所述下电极层26的电容介质层27。
作为示例，所述电容介质层27的材料可以选用为高K介质材料，以提高单位面积电容器的电容值，其包括ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层。
在步骤8)中，请参阅图7中的S8步骤及图17，于所述电容介质,27的外表面形成覆盖所述电容介质层27的上电极层28。
作为示例，所述上电极层28的材料可以包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层。
实施例二
请结合实施例一继续参阅图17，本实施例还提供一种电容器阵列结构，所述电容器阵列结构由实施例一中所述的制造方法制造而得到，所述电容器阵列结构设置于所述半导体衬底21上，所述半导体衬底21上形成有多个在内存数组结构中的焊盘，所述电容器阵列结构包括：下电极层26，所述下电极层26与所述焊盘211接触；所述下电极层26的截面形状为侧壁呈波浪状或矩形齿状的U型，即所述下电极层26的截面形状为U型，且所述下电极26的侧壁呈波浪状或矩形齿状；电容介质层27，所述电容介质层27覆盖于所述下电极层26的内表面及外表面；及上电极层28，所述上电极28覆盖于所述电容介质层27的外表面。
作为示例，所述半导体衬底21中形成有内存数组结构、所述内存数组结构包括有多个所述焊盘211。所述内存数组结构还包括有晶体管字符线(Word line)及位线(Bitline)，所述焊盘211电性连接所述内存数组结构内的晶体管源极。
作为示例，所述焊盘211可以但不仅限于呈六方阵列排布，与后续制作的电容器阵列结构的排布相对应。
所述焊盘211之间通过间隔层进行隔离，所述间隔层的材料可以为氮化硅(SiN)、氧化硅(SiO2)、氧化铝(Al2O3)中的任意一种或任意两种以上的组合，在本实施例中，所述间隔层的材料选用为SiN。
作为示例，所述下电极层26的截面形状为侧壁呈波浪状或矩形齿状的直角U型。所述下电极层26包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)。
作为示例，所述下电极层26的最大外径D1为其最小外径D2的1.05～1.2倍。
作为示例，所述电容器阵列结构还包括顶支撑层231，所述顶支撑层231位于所述下电极层26的开口外围，且垂直于所述下电极层26的U形侧壁延伸方向。
作为示例，所述电容器阵列结构还包括中介支撑层232，所述中介支撑层232位于所述顶支撑层231与所述半导体衬底21之间，所述下电极层26的最小外径由所述顶支撑层231和所述中介支撑层232的开孔尺寸界定。
作为示例，所述顶支撑层231的材料及所述中介支撑层232的材料均可以为氮化硅层。
作为示例，所述电容介质层27为高k介质层，以提高单位面积电容器的电容值，其包括ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层；所述电容器阵列的高度为1μm～1.5μm。
作为示例，所述上电极层28的材料可以包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层。
实施例三
本实施例还提供一种半导体存储器件结构，所述半导体存储器件结构包括如实施例二中所述的电容器阵列结构，所述电容器阵列结构的具体结构请参阅实施例二，此处不再累述。
作为示例，所述半导体存储器件结构可以为但不仅限于动态随机存储器(DRAM)。
实施例四
请参阅图18，本发明还提供一种电容器阵列结构，所述电容器阵列结构设置于半导体衬底21上，所述半导体衬底21上形成有多个在内存数组结构中的焊盘211，所述电容器阵列结构包括：下电极层26，所述下电极层26与所述焊盘211接触，所述下电极层26的截面形状为U型，所述下电极层26的侧壁具有至少一孔径扩大部263与若干个连接所述孔径扩大部263的垂直孔部262；顶支撑层231，所述顶支撑层231位于所述下电极层26的开口外围，且垂直于所述下电极层26的U形侧壁延伸方向，所述垂直孔部262至少位于所述顶支撑层231与所述孔径扩大部263之间，以使所述孔径扩大部263的边缘距离所述顶支撑层231产生一间隙L；电容介质层27，所述电容介质层27覆盖于所述下电极层26的内表面及外表面；及上电极层28，所述上电极层28覆盖于所述电容介质层27的外表面。所述孔径扩大部263的边缘距离所述顶支撑层231产生一间隙L有助于在制备所述电容器阵列结构的过程中使用刻蚀液移除牺牲层在所述顶支撑层231的开孔周边的部分，而所述间隙L可由实施例一所述第一材料层的单层厚度定义。
作为示例，所述电容器阵列结构还包括中介支撑层232，所述中介支撑层232位于所述顶支撑层231与所述半导体衬底21之间，所述垂直孔部262的外径由所述顶支撑层231和所述中介支撑层232的开孔尺寸界定。
在一示例中，所述孔径扩大部263仅位于所述顶支撑层231与所述中介支撑层232之间，即在所述中介支撑232与所述半导体衬底21之间没有所述孔径扩大部263。
在另一示例中，所述孔径扩大部263仅位于所述中介支撑层232与半导体衬底21之间，即在所述顶支撑层231与所述中介支撑层232之间没有所述孔径扩大部263。
在又一示例中，如图18所示，所述孔径扩大部263位于所述顶支撑层231与所述中介支撑层232之间及所述中介支撑层232与半导体衬底21之间。
作为示例，所述孔径扩大部263的外径D3为所述垂直孔部262的外径D41.05～1.2倍。
综上所述，本发明的电容器阵列结构及其制造方法，所述电容器阵列结构的制造方法包括如下步骤：1)提供一半导体衬底，所述半导体衬底上形成有多个在内存数组结构中的焊盘；2)于所述半导体衬底的上表面形成交替叠置的牺牲层及支撑层，其中，所述牺牲层包括交替叠置的第一材料层及第二材料层，所述第一材料层与所述第二材料层在同一刻蚀制程中具有不同的刻蚀速率；3)于步骤2)得到的结构的上表面形成具有开孔的图形化掩膜层，所述图形化掩膜层内的开孔定义出后需要形成的电容孔的位置及形状；4)依据所述图形化掩膜层刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成侧壁呈波纹状或矩形齿状的电容孔，所述电容孔暴露出所述焊盘；5)于所述电容孔内形成下电极层；6)去除所述牺牲层；7)于所述下电极层的内表面及外表面形成覆盖所述下电极层的电容介质层；及8)于所述电容介质层的外表面形成覆盖所述电容介质层的上电极层。本发明的电容器阵列结构的制造方法通过制备侧壁呈波纹状或矩形齿状的电容孔，可以依据所述电容孔制备出表面轮廓呈波纹状或矩形齿状的下电极板、电容介质层及上电极板，在不增加电容器高度的情况下，即不需要制备非常高深宽比的电容孔的情况下，可以显着增加电容的表面积，从而增加电容。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (20)
1.一种电容器阵列结构的制造方法，其特征在于，所述电容器阵列结构的制造方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底上形成有多个在内存数组结构中的焊盘；
2)于所述半导体衬底的上表面形成交替叠置的牺牲层及支撑层，其中，所述牺牲层包括交替叠置的第一材料层及第二材料层，所述第一材料层与所述第二材料层在同一刻蚀制程中具有不同的刻蚀速率；
3)于步骤2)得到的结构的上表面形成具有开孔的图形化掩膜层，所述图形化掩膜层内的开孔定义出后需要形成的电容孔的位置及形状；
4)依据所述图形化掩膜层刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成侧壁呈波纹状或矩形齿状的电容孔，所述电容孔暴露出所述焊盘；
5)于所述电容孔内形成下电极层；
6)去除所述牺牲层；
7)于所述下电极层的内表面及外表面形成覆盖所述下电极层的电容介质层；及
8)于所述电容介质层的外表面形成覆盖所述电容介质层的上电极层。
2.根据权利要求1所述的电容器阵列结构的制造方法，其特征在于：步骤2)中，所述第一材料层为氧化硅层，所述第二材料层为多晶硅层，所述支撑层为氮化硅层。
3.根据权利要求1所述的电容器阵列结构的制造方法，其特征在于：步骤2)中，所述牺牲层及所述支撑层的总高度1μm～1.5μm；所述第一材料层及所述第二材料层的总层数大于15层。
4.根据权利要求1所述的电容器阵列结构的制造方法，其特征在于：步骤4)包括如下步骤：
4-1)依据所述图形化掩膜层采用干法刻蚀工艺刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成上下贯通的通孔，所述通孔暴露出所述焊盘；
4-2)依据所述图形化掩膜层采用湿法刻蚀工艺刻蚀所述通孔的侧壁，以得到侧壁呈波纹状或矩形齿状的所述电容孔。
5.根据权利要求4所述的电容器阵列结构的制造方法，其特征在于：步骤4-1)与步骤4-2)之间还包括使用DHF溶液对所述通孔的侧壁进行清洗的步骤，以去除所述多晶硅层表面的氧化硅层。
6.根据权利要求1所述的电容器阵列结构的制造方法，其特征在于：步骤2)中形成的所述支撑层包括顶支撑层和中介支撑层，且所述顶支撑层为步骤2)中得到的结构的顶层，所述中介支撑层间设于所述牺牲层中而位于所述顶支撑层与所述半导体衬底之间。
7.根据权利要求6所述的电容器阵列结构的制造方法，其特征在于：步骤6)包括如下步骤：
6-1)于位于顶层的所述支撑层内形成第一开口，所述第一开口暴露出两层所述支撑层之间的所述牺牲层；
6-2)依据所述第一开口，采用湿法刻蚀工艺去除两层所述支撑层之间的所述牺牲层；
6-3)于另一所述支撑层内形成第二开口，所述第二开口暴露出位于所述支撑层与所述半导体衬底之间的所述牺牲层；
6-4)依据所述第二开口，采用湿法刻蚀工艺去除位于所述支撑层与所述半导体衬底之间的所述牺牲层。
8.根据权利要求7所述的电容器阵列结构的制造方法，其特征在于：步骤6-2)与步骤6-3)之间还包括于位于顶层的所述支撑层的上表面沉积支撑层材料的步骤，以将位于顶层的所述支撑层增厚。
9.根据权利要求7所述的电容器阵列结构的制造方法，其特征在于：步骤6-1)中，一个所述第一开口仅与一个所述电容孔交叠，或者一个所述第一开口同时与多个所述电容孔交叠；步骤6-2)中，一个所述第二开口仅与一个所述电容孔交叠，或者一个所述第一开口同时与多个所述电容孔交叠。
10.根据权利要求1至9中任一项所述的电容器阵列结构的制造方法，其特征在于：步骤4)中，形成的所述电容孔的最大直径为其最小直径的1.05～1.2倍。
11.一种电容器阵列结构，其特征在于，所述电容器阵列结构设置于半导体衬底上，所述半导体衬底上形成有多个在内存数组结构中的焊盘，所述电容器阵列结构包括：
下电极层，与所述焊盘接触，所述下电极层的截面形状为侧壁呈波浪状或矩形齿状的U型；
电容介质层，覆盖于所述下电极层的内表面及外表面；及
上电极层，覆盖于所述电容介质层的外表面。
12.根据权利要求11所述的电容器阵列结构，其特征在于：所述电容器阵列还包括顶支撑层，位于所述下电极层的开口外围，且垂直于所述下电极层的U形侧壁延伸方向。
13.根据权利要求12所述的电容器阵列结构，其特征在于：所述电容器阵列还包括中介支撑层，位于所述顶支撑层与所述半导体衬底之间，所述下电极层的最小外径由所述顶支撑层和所述中介支撑层的开孔尺寸界定。
14.根据权利要求11、12或13所述的电容器阵列结构，其特征在于：所述下电极层的最大外径为其最小外径的1.05～1.2倍。
15.一种半导体存储器件结构，其特征在于，所述半导体存储器件结构包括如权利要求11所述的电容器阵列结构。
16.一种电容器阵列结构，其特征在于，所述电容器阵列结构设置于半导体衬底上，所述半导体衬底上形成有多个在内存数组结构中的焊盘，所述电容器阵列结构包括：
下电极层，与所述焊盘接触，所述下电极层的截面形状为U型，所述下电极层的侧壁具有至少一孔径扩大部与若干个连接所述孔径扩大部的垂直孔部；
顶支撑层，位于所述下电极层的开口外围，且垂直于所述下电极层的U形侧壁延伸方向，所述垂直孔部至少位于所述顶支撑层与所述孔径扩大部之间，以使所述孔径扩大部的边缘距离所述顶支撑层产生一间隙；
电容介质层，覆盖于所述下电极层的内表面及外表面；及
上电极层，覆盖于所述电容介质层的外表面。
17.根据权利要求16所述的电容器阵列结构，其特征在于，还包括中介支撑层，位于所述顶支撑层与所述半导体衬底之间，所述垂直孔部的外径由所述顶支撑层和所述中介支撑层的开孔尺寸界定。
18.根据权利要求17所述的电容器阵列结构，其特征在于，所述孔径扩大部位于所述顶支撑层与所述中介支撑层之间。
19.根据权利要求17所述的电容器阵列结构，其特征在于，所述孔径扩大部位于所述中介支撑层与半导体衬底之间。
20.根据权利要求16至19中任一项所述的电容器阵列结构，其特征在于，所述孔径扩大部的外径为所述垂直孔部的外径1.05～1.2倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710827396.0A CN107634047A (zh) | 2017-09-14 | 2017-09-14 | 电容器阵列结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710827396.0A CN107634047A (zh) | 2017-09-14 | 2017-09-14 | 电容器阵列结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107634047A true CN107634047A (zh) | 2018-01-26 |
Family
ID=61101055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710827396.0A Pending CN107634047A (zh) | 2017-09-14 | 2017-09-14 | 电容器阵列结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107634047A (zh) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN108550569A (zh) * | 2018-06-07 | 2018-09-18 | 睿力集成电路有限公司 | 半导体集成电路的电容装置及其制作方法 |
| CN110164851A (zh) * | 2019-05-08 | 2019-08-23 | 中国科学院微电子研究所 | 三维固态电容器的制造方法、三维固态电容器及电子设备 |
| CN110459533A (zh) * | 2018-05-08 | 2019-11-15 | 长鑫存储技术有限公司 | 柱状电容结构及其制作方法 |
| CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN110504284A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| JP2020017719A (ja) * | 2018-07-23 | 2020-01-30 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 半導体装置 |
| CN110890328A (zh) * | 2018-09-11 | 2020-03-17 | 长鑫存储技术有限公司 | 半导体存储器的形成方法 |
| CN112563206A (zh) * | 2019-09-25 | 2021-03-26 | 长鑫存储技术有限公司 | 存储器电容的制作方法 |
| CN112652529A (zh) * | 2019-10-09 | 2021-04-13 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的电容孔制备方法 |
| CN112687690A (zh) * | 2020-12-25 | 2021-04-20 | 福建省晋华集成电路有限公司 | 半导体存储器及其制作方法 |
| CN112786537A (zh) * | 2021-02-05 | 2021-05-11 | 长鑫存储技术有限公司 | 存储器的制备方法及存储器 |
| CN112908968A (zh) * | 2019-12-03 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| CN112928069A (zh) * | 2021-02-05 | 2021-06-08 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN112928030A (zh) * | 2021-01-28 | 2021-06-08 | 长鑫存储技术有限公司 | 电容结构的处理方法及半导体结构 |
| CN112951768A (zh) * | 2021-03-17 | 2021-06-11 | 长鑫存储技术有限公司 | 电容阵列及其制造方法和存储器 |
| CN113161484A (zh) * | 2021-04-19 | 2021-07-23 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113299829A (zh) * | 2021-05-12 | 2021-08-24 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| WO2022022030A1 (zh) * | 2020-07-27 | 2022-02-03 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| WO2022142221A1 (zh) * | 2021-01-04 | 2022-07-07 | 长鑫存储技术有限公司 | 集成电路电容器件及其制备方法 |
| WO2022183666A1 (zh) * | 2021-03-01 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| US11538900B1 (en) | 2021-06-08 | 2022-12-27 | Winbond Electronics Corp. | Semiconductor device and method of fabricating the same |
| WO2023279508A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法 |
| CN115955840A (zh) * | 2023-03-09 | 2023-04-11 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2023108972A1 (zh) * | 2021-12-13 | 2023-06-22 | 长鑫存储技术有限公司 | 半导体结构的形成方法、叠层结构及其形成方法 |
| WO2023231067A1 (zh) * | 2022-05-31 | 2023-12-07 | 长鑫存储技术有限公司 | 存储器、半导体结构及其形成方法 |
| WO2024000695A1 (zh) * | 2022-06-27 | 2024-01-04 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| US11935917B2 (en) | 2020-07-27 | 2024-03-19 | Changxin Memory Technologies, Inc. | Semiconductor structure forming method and semiconductor structure |
| KR102661837B1 (ko) * | 2018-07-23 | 2024-05-02 | 삼성전자주식회사 | 반도체 장치 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376303B1 (en) * | 1999-08-25 | 2002-04-23 | Samsung Electronics Co., Ltd. | Method of manufacturing a capacitor having oxide layers with different impurities and method of fabricating a semiconductor device comprising the same |
| KR20020091642A (ko) * | 2001-05-31 | 2002-12-06 | 삼성전자 주식회사 | 향상된 캐패시턴스를 갖는 반도체 소자의 캐패시터 형성방법 |
| KR20040072964A (ko) * | 2003-02-11 | 2004-08-19 | 삼성전자주식회사 | 등방성 식각 공정을 이용하여 신뢰성 있는 고성능커패시터를 형성하는 방법 |
| CN1638131A (zh) * | 2003-11-27 | 2005-07-13 | 三星电子株式会社 | 具有阶梯状柱形结构的电容器的半导体器件及其制造方法 |
| US20060043451A1 (en) * | 2004-09-01 | 2006-03-02 | Shea Kevin R | Method for obtaining extreme selectivity of metal nitrides and metal oxides |
| US20060084275A1 (en) * | 2004-10-14 | 2006-04-20 | Young-Sub You | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture |
| US20080145997A1 (en) * | 2006-12-18 | 2008-06-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a metal-insulator-metal capacitor |
| KR20100080375A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조 방법 |
| CN207165563U (zh) * | 2017-09-14 | 2018-03-30 | 睿力集成电路有限公司 | 电容器阵列结构 |
-
2017
- 2017-09-14 CN CN201710827396.0A patent/CN107634047A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376303B1 (en) * | 1999-08-25 | 2002-04-23 | Samsung Electronics Co., Ltd. | Method of manufacturing a capacitor having oxide layers with different impurities and method of fabricating a semiconductor device comprising the same |
| KR20020091642A (ko) * | 2001-05-31 | 2002-12-06 | 삼성전자 주식회사 | 향상된 캐패시턴스를 갖는 반도체 소자의 캐패시터 형성방법 |
| KR20040072964A (ko) * | 2003-02-11 | 2004-08-19 | 삼성전자주식회사 | 등방성 식각 공정을 이용하여 신뢰성 있는 고성능커패시터를 형성하는 방법 |
| CN1638131A (zh) * | 2003-11-27 | 2005-07-13 | 三星电子株式会社 | 具有阶梯状柱形结构的电容器的半导体器件及其制造方法 |
| US20060043451A1 (en) * | 2004-09-01 | 2006-03-02 | Shea Kevin R | Method for obtaining extreme selectivity of metal nitrides and metal oxides |
| US20060084275A1 (en) * | 2004-10-14 | 2006-04-20 | Young-Sub You | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture |
| US20080145997A1 (en) * | 2006-12-18 | 2008-06-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a metal-insulator-metal capacitor |
| KR20100080375A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조 방법 |
| CN207165563U (zh) * | 2017-09-14 | 2018-03-30 | 睿力集成电路有限公司 | 电容器阵列结构 |
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459533A (zh) * | 2018-05-08 | 2019-11-15 | 长鑫存储技术有限公司 | 柱状电容结构及其制作方法 |
| CN110504284A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN108550569A (zh) * | 2018-06-07 | 2018-09-18 | 睿力集成电路有限公司 | 半导体集成电路的电容装置及其制作方法 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| JP2020017719A (ja) * | 2018-07-23 | 2020-01-30 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 半導体装置 |
| CN110752202A (zh) * | 2018-07-23 | 2020-02-04 | 三星电子株式会社 | 半导体器件 |
| KR102661837B1 (ko) * | 2018-07-23 | 2024-05-02 | 삼성전자주식회사 | 반도체 장치 |
| US11810947B2 (en) | 2018-07-23 | 2023-11-07 | Samsung Electronics Co., Ltd. | Semiconductor device |
| JP7128154B2 (ja) | 2018-07-23 | 2022-08-30 | 三星電子株式会社 | 半導体装置 |
| CN110890328B (zh) * | 2018-09-11 | 2022-03-18 | 长鑫存储技术有限公司 | 半导体存储器的形成方法 |
| CN110890328A (zh) * | 2018-09-11 | 2020-03-17 | 长鑫存储技术有限公司 | 半导体存储器的形成方法 |
| CN110164851A (zh) * | 2019-05-08 | 2019-08-23 | 中国科学院微电子研究所 | 三维固态电容器的制造方法、三维固态电容器及电子设备 |
| CN112563206A (zh) * | 2019-09-25 | 2021-03-26 | 长鑫存储技术有限公司 | 存储器电容的制作方法 |
| CN112563206B (zh) * | 2019-09-25 | 2022-06-07 | 长鑫存储技术有限公司 | 存储器电容的制作方法 |
| CN112652529A (zh) * | 2019-10-09 | 2021-04-13 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的电容孔制备方法 |
| CN112652529B (zh) * | 2019-10-09 | 2022-03-22 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的电容孔制备方法 |
| CN112908968B (zh) * | 2019-12-03 | 2022-06-10 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| CN112908968A (zh) * | 2019-12-03 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| WO2022022030A1 (zh) * | 2020-07-27 | 2022-02-03 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| US11935917B2 (en) | 2020-07-27 | 2024-03-19 | Changxin Memory Technologies, Inc. | Semiconductor structure forming method and semiconductor structure |
| CN112687690A (zh) * | 2020-12-25 | 2021-04-20 | 福建省晋华集成电路有限公司 | 半导体存储器及其制作方法 |
| CN112687690B (zh) * | 2020-12-25 | 2024-04-30 | 福建省晋华集成电路有限公司 | 半导体存储器及其制作方法 |
| WO2022142221A1 (zh) * | 2021-01-04 | 2022-07-07 | 长鑫存储技术有限公司 | 集成电路电容器件及其制备方法 |
| CN112928030B (zh) * | 2021-01-28 | 2023-05-26 | 长鑫存储技术有限公司 | 电容结构的处理方法及半导体结构 |
| CN112928030A (zh) * | 2021-01-28 | 2021-06-08 | 长鑫存储技术有限公司 | 电容结构的处理方法及半导体结构 |
| CN112786537B (zh) * | 2021-02-05 | 2022-07-05 | 长鑫存储技术有限公司 | 存储器的制备方法及存储器 |
| WO2022166093A1 (zh) * | 2021-02-05 | 2022-08-11 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN112928069A (zh) * | 2021-02-05 | 2021-06-08 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN112786537A (zh) * | 2021-02-05 | 2021-05-11 | 长鑫存储技术有限公司 | 存储器的制备方法及存储器 |
| WO2022183666A1 (zh) * | 2021-03-01 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN112951768B (zh) * | 2021-03-17 | 2023-04-18 | 长鑫存储技术有限公司 | 电容阵列及其制造方法和存储器 |
| CN112951768A (zh) * | 2021-03-17 | 2021-06-11 | 长鑫存储技术有限公司 | 电容阵列及其制造方法和存储器 |
| CN113161484A (zh) * | 2021-04-19 | 2021-07-23 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113299829A (zh) * | 2021-05-12 | 2021-08-24 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| US11538900B1 (en) | 2021-06-08 | 2022-12-27 | Winbond Electronics Corp. | Semiconductor device and method of fabricating the same |
| WO2023279508A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法 |
| WO2023108972A1 (zh) * | 2021-12-13 | 2023-06-22 | 长鑫存储技术有限公司 | 半导体结构的形成方法、叠层结构及其形成方法 |
| WO2023231067A1 (zh) * | 2022-05-31 | 2023-12-07 | 长鑫存储技术有限公司 | 存储器、半导体结构及其形成方法 |
| WO2024000695A1 (zh) * | 2022-06-27 | 2024-01-04 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN115955840A (zh) * | 2023-03-09 | 2023-04-11 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN115955840B (zh) * | 2023-03-09 | 2023-06-02 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107634047A (zh) | 电容器阵列结构及其制造方法 | |
| CN107301976B (zh) | 半导体存储器及其制造方法 | |
| CN108155152B (zh) | 导体结构、电容器阵列结构及制备方法 | |
| CN107968044A (zh) | 电容器阵列结构、半导体存储器及制备方法 | |
| CN105514018B (zh) | 制造半导体装置的方法 | |
| CN102339832B (zh) | 半导体器件的柱型电容器及其制造方法 | |
| CN107393909A (zh) | 双面电容器及其制造方法 | |
| CN108933136A (zh) | 半导体结构、存储器结构及其制备方法 | |
| US9564442B2 (en) | Methods of forming contacts for a semiconductor device structure, and related methods of forming a semiconductor device structure | |
| CN107195633A (zh) | 半导体存储装置及其制造方法 | |
| CN108336068A (zh) | 电容器阵列结构及其制造方法 | |
| CN207165563U (zh) | 电容器阵列结构 | |
| EP1628328A2 (en) | Method for fabricating a three-dimensional capacitor | |
| JP2011166071A (ja) | 半導体装置およびその製造方法 | |
| JP2008205180A (ja) | 半導体装置及びその製造方法 | |
| US20220301879A1 (en) | High aspect ratio bosch deep etch | |
| CN108110025A (zh) | 电容器阵列结构及其制造方法 | |
| JP2015084400A (ja) | 半導体装置及びその製造方法 | |
| WO2022188322A1 (zh) | 半导体结构及其制造方法 | |
| WO2022033147A1 (zh) | 半导体结构的形成方法及半导体结构 | |
| JP2005136414A (ja) | キャパシタ、それを備えた半導体素子およびその製造方法 | |
| TW201216449A (en) | Method for forming memory cell transistor | |
| CN207517677U (zh) | 电容器阵列结构 | |
| CN109841623A (zh) | 半导体存储器件 | |
| CN207353241U (zh) | 一种半导体器件反熔丝结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181009 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: Ever power integrated circuit Co Ltd |