CN112786537A - 存储器的制备方法及存储器 - Google Patents
存储器的制备方法及存储器 Download PDFInfo
- Publication number
- CN112786537A CN112786537A CN202110160895.5A CN202110160895A CN112786537A CN 112786537 A CN112786537 A CN 112786537A CN 202110160895 A CN202110160895 A CN 202110160895A CN 112786537 A CN112786537 A CN 112786537A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- mask layer
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器的制备方法及存储器,涉及存储器技术领域,该存储器的制备方法包括提供基底;在基底上依次堆叠形成电极支撑结构、保护层和第一掩膜层;图形化位于阵列区上的第一掩膜层,以图形化后第一掩膜层作为掩膜版刻蚀保护层、电极支撑结构及基底,形成贯穿保护层和电极支撑结构,并延伸至基底内的电容孔;去除第一掩膜层;在电容孔的侧壁和底壁形成第一电极层,第一电极层的顶面与电极支撑结构的顶面平齐。本发明通过在电极支撑结构与第一掩膜层之间设置保护层,在后续去除第一掩膜层时,不会对电极支撑结构造成损伤,保证了电极支撑结构的高度,进而保证了后续形成的第一电极层与电容孔的接触面积,提高了存储器的存储性能。
Description
技术领域
本发明涉及存储设备技术领域,尤其涉及一种存储器的制备方法及存储器。
背景技术
随着半导体技术和存储技术不断发展,电子设备不断向小型化、集成化方向发展,动态随机存储器(Dynamic Random Access Memory,简称DRAM)因其具有较高的存储密度以及较快的读写速度被广泛地应用在各种电子设备中。
动态随机存储器通常包括阵列区和沿阵列区周围设置的外围电路区。其中,阵列区中设置有阵列排布的多个电容器,外围电路区中设置有用于控制电容器的晶体管以及用于与晶体管电连接的接触线。
但是,在制备电容器的过程中,会降低电容器的电极支撑结构的高度,进而降低电容器的高度和电容器的存储性能。
发明内容
鉴于上述问题,本发明实施例提供一种存储器的制备方法及存储器,保证电容器的电极支撑结构的高度,进而提高电容器的高度和电容器的存储性能。
为了实现上述目的,本发明实施例提供如下技术方案:
本发明实施例的第一方面提供一种存储器的制备方法,其包括如下步骤:
提供基底,所述基底包括阵列区以及与所述阵列区连接的外围电路区。
在所述基底上依次堆叠形成电极支撑结构、保护层和第一掩膜层。
图形化位于所述阵列区上的第一掩膜层,以图形化后的所述第一掩膜层作为掩膜版刻蚀所述保护层、所述电极支撑结构以及基底,形成贯穿所述保护层和所述电极支撑结构,并延伸至所述基底内的电容孔。
去除所述第一掩膜层。
在所述电容孔的侧壁和底壁形成第一电极层,所述第一电极层的顶面与所述电极支撑结构的顶面平齐。
如上所述的存储器的制备方法,其中,在所述基底上依次堆叠形成电极支撑结构、保护层和第一掩膜层的步骤中,所述第一掩膜层包括依次堆叠形成在所述保护层上的多晶硅层、氧化层和第一硬掩膜层,所述多晶硅层的厚度为所述保护层的厚度的5-7倍。
如上所述的存储器的制备方法,其中,所述保护层的厚度为50nm-100nm,且所述保护层的材质为氧化硅。
如上所述的存储器的制备方法,其中,在所述基底上依次堆叠形成电极支撑结构、保护层和第一掩膜层的步骤中,所述电极支撑结构包括在所述基底上依次堆叠形成第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层。
如上所述的存储器的制备方法,其中,图形化位于所述阵列区上的第一掩膜层的步骤中包括:
图形化位于所述阵列区上的第一硬掩膜层,以图形化后的所述第一硬掩膜层作为掩膜版刻蚀所述氧化层和所述多晶硅层,形成具有图案的所述氧化层和具有图案的所述多晶硅层。
以具有图案的所述氧化层和具有图案的所述多晶硅层作为掩膜版,刻蚀所述保护层、所述第三支撑层、所述第二牺牲层、所述第二支撑层、所述第一牺牲层、所述第一支撑层和所述基底,以在所述阵列区上形成间隔设置的多个电极支撑部,相邻的所述电极支撑部之间构成所述电容孔。
如上所述的存储器的制备方法,其中,去除所述第一掩膜层的步骤包括:
干法刻蚀去除所述多晶硅层,所述干法刻蚀的刻蚀气体为HBr、NF3、O2中一种,所述干法刻蚀的刻蚀温度为30℃-90℃之间。
如上所述的存储器的制备方法,其中,在所述电容孔的侧壁和底壁形成第一电极层的步骤之后,所述制备方法还包括:
在位于所述阵列区上方的所述保护层上形成第二掩膜层。
图形化所述第二掩膜层,以在所述第二掩膜层内形成间隔设置的多个第一开口,每个所述第一开口暴露出至少一个所述电极支撑部,且每个所述第一开口在所述基底上具有预设投影区域。
去除暴露在所述第一开口内所述电极支撑部中的所述第三支撑层,以暴露出所述第二牺牲层;以及去除位于所述外围电路区上的保护层和所述第三支撑层。
如上所述的存储器的制备方法,其中,去除暴露在所述第一开口内所述电极支撑部中的所述第三支撑层,以及去除位于所述外围电路区上的保护层和所述第三支撑层的步骤之后,所述制备方法还包括:
湿法刻蚀去除位于所述阵列区上的所述保护层,以及位于所述阵列区和所述外围电路区上的所述第二牺牲层。
如上所述的存储器的制备方法,其中,所述湿法刻蚀中使用的刻蚀液为NH4 F和HF的混合液。
如上所述的存储器的制备方法,其中,湿法刻蚀去除位于所述阵列区上的所述保护层,以及位于所述阵列区和所述外围电路区上的所述第二牺牲层的步骤之前,去除暴露在所述第一开口内所述电极支撑部中的所述第三支撑层的步骤之后,所述制备方法还包括:采用干法刻蚀的方式去除所述第二掩膜层。
如上所述的存储器的制备方法,其中,采用干法刻蚀的方式去除所述第二掩膜层中,所述干法刻蚀的气体包括Cl2、SO2、C4F6、CH2F2、O2、CF4、CHF3和SF6中至少一种。
如上所述的存储器的制备方法,其中,湿法刻蚀去除位于所述阵列区上的所述保护层,以及位于所述阵列区和所述外围电路区上的所述第二牺牲层的步骤之后,所述制备方法还包括
在位于所述阵列区的所述第三支撑层上形成第三掩膜层。
图形化所述第三掩膜层,以在所述第三掩膜层内形成间隔设置的多个第二开口,所述第二开口在所述基底上的投影区域,与所述预设投影区域重合。
去除暴露在所述第二开口内所述电极支撑部中的所述第二支撑层,以暴露出所述第一牺牲层;以及去除位于所述外围电路区上的所述第二支撑层。
如上所述的存储器的制备方法,其中,去除暴露在所述第二开口内所述电极支撑部中的所述第二支撑层,以及去除位于所述外围电路区上的所述第二支撑层的步骤之后,所述制备方法还包括:去除所述第三掩膜层;湿法刻蚀去除所述第一牺牲层。
如上所述的存储器的制备方法,其中,所述第二掩膜层和所述第三掩膜层均包括层叠设置的第二硬掩膜层和光刻胶层,所述第二硬掩膜层设置在所述保护层上。
如上所述的存储器的制备方法,其中,在所述电容孔的侧壁和底壁上形成第一电极层,所述第一电极层的顶面与所述电极支撑结构的顶面平齐的步骤包括:
在所述电容孔的侧壁和底壁以及所述保护层的顶面上形成导电层。
去除位于所述保护层的顶面的导电层以及位于所述电容孔的侧壁上的部分导电层,保留在所述电容孔的侧壁和底壁上的导电层构成所述第一电极层。
本发明实施例的第二方面提供一种存储器,其包括如上任意一种方法形成的存储器。
本发明实施例所提供的存储器的制备方法及存储器中,通过在电极支撑结构与第一掩膜层之间设置保护层,在后续去除第一掩膜层时,不会对电极支撑结构造成损伤,保证了电极支撑结构的高度,进而保证了后续形成的第一电极层与电容孔的接触面积,提高了存储器的存储性能。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外,本发明实施例提供的存储器的制备方法及存储器所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果,将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的存储器的制备方法的流程图;
图2为本发明实施例提供的存储器的制备方法中形成电极支撑结构、保护层和具有图案的第一掩膜层的结构示意图;
图3为本发明实施例提供的存储器的制备方法中图形化氧化层的结构示意图;
图4为本发明实施例提供的存储器的制备方法中图形化多晶硅层的结构示意图;
图5为本发明实施例提供的存储器的制备方法中形成电容孔的结构示意图;
图6为本发明实施例提供的存储器的制备方法中去除第一掩膜层后的结构示意图;
图7为本发明实施例提供的存储器的制备方法中形成导电层的结构示意图;
图8为本发明实施例提供的存储器的制备方法中形成第一电极层的结构示意图;
图9为本发明实施例提供的存储器的制备方法中形成第二掩膜层的结构示意图;
图10为本发明实施例提供的存储器的制备方法中去除暴露在第一开口内第三支撑层和位于外围电路区上的保护层和第三支撑层的结构示意图;
图11为本发明实施例提供的存储器的制备方法中去除位于阵列区上的保护层和第二牺牲层的结构示意图;
图12为本发明实施例提供的存储器的制备方法中形成第三掩膜层的结构示意图;
图13为本发明实施例提供的存储器的制备方法中去除位于第二开口内和位于外围电路区上的第二支撑层的结构示意图;
图14为本发明实施例提供的存储器的制备方法中去除第一牺牲层的结构示意图。
附图标记:
10:基底; 11:阵列区;
12:外围电路区; 20:电极支撑结构;
21:第一支撑层; 22:第一牺牲层;
23:第二支撑层; 24:第二牺牲层;
25:第三支撑层; 26:电极支撑部;
30:保护层; 40:第一掩膜层;
41:多晶硅层; 42:氧化层;
43:第一硬掩膜层; 50:电容孔;
60:导电层; 61:第一电极层;
70:第二掩膜层; 71:第一开口;
72:第二硬掩膜层; 73:光刻胶层;
74:预设投影区域; 80:第三掩膜层;
81:第二开口。
具体实施方式
相关技术中在制作存储器时,通常先在电极支撑结构上直接形成掩膜层,并图形化掩膜层,之后利用图形化掩膜层在电极支撑结构上形成间隔设置的多个电容孔,然后利用刻蚀气体去除掩膜层。在去除掩膜层的过程,会蚀刻部分厚度的电极支撑结构,导致电容孔的高度降低,进而降低电容孔内形成的第一电极层的高度,降低存储器的存储性能。
针对上述的技术问题,本发明实施例提供了一种存储器的制备方法及存储器,通过在电极支撑结构与第一掩膜层之间设置保护层,在后续去除第一掩膜层时,不会对电极支撑结构造成损伤,保证了电极支撑结构的高度,进而保证了后续形成的第一电极层与电容孔侧壁的接触面积,提高了存储器的存储性能。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本发明保护的范围。
图1为本发明实施例提供的存储器的制备方法的流程图,图2-图14为存储器的制备方法的各个阶段的示意图,下面结合图1-图14对存储器的结构的制备方法进行介绍。
如图1所示,本发明实施例提供一种存储器的制备方法,包括如下步骤:
步骤S100:提供基底,基底包括阵列区以及与阵列区连接的外围电路区。
示例性地,如图2所示,基底10作为存储器的支撑部件,用于支撑设在其上的其他部件,其中,基底10可以由半导体材料制成,半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
基底10可以包括阵列区11以及与阵列区11连接的外围电路区12,具体地,外围电路区12可以设置在阵列区11的一侧,外围电路区12也可以围绕阵列区11设置,其中,阵列区11用于设置有存储单元,外围电路区12用于设置有与存储单元连接的金属布线层(图中未示出),通过金属布线层的设置实现存储单元对数据的读写和存储。
步骤S200:在基底上依次堆叠形成电极支撑结构、保护层和第一掩膜层。
继续参照图2,可以利用原子层沉积工艺或者化学气相沉积工艺在基底10上依次形成电极支撑结构20、保护层30以及第一掩膜层40。
在本实施例中,电极支撑结构20可以为叠层结构,例如,电极支撑结构20可以包括第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24和第三支撑层25,第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24和第三支撑层25采用原子层沉积工艺或者化学气相沉积工艺依次层叠形成在基底10上,其中,第一支撑层21设置在基底10上。
保护层30形成在第三支撑层25上,具体地,可以采用原子层沉积工艺或者化学气相沉积工艺在第三支撑层25上形成一定厚度的保护层30,利用保护层30对第三支撑层25进行防护,防止在后续的制备工艺中对第三支撑层25造成损伤。保护层30的材质可以包括氧化物等,例如,氧化硅。
保护层30的厚度可以为50nm-100nm,既要避免保护层30的厚度过大,也要避免保护层30的厚度过小。
若保护层30的厚度过大,会增加制作保护层30的成本;若保护层30的厚度过小,在后续蚀刻第一掩膜层40的过程中保护层30容易被刻穿,仍然会损坏掉电极支撑结构20,难以起到保护电极支撑结构20的功能,因此,本实施例对保护层30的厚度进行了限定,既要对电极支撑结构20进行保护,也要降低保护层30的生产成本。
第一掩膜层40形成在保护层30上,第一掩膜层40可以包括依次堆叠形成在保护层30上的多晶硅层41、氧化层42和第一硬掩膜层43,其中,第一硬掩模层43可以单层结构,也可以为叠层结构。
在本实施例中,多晶硅层41的厚度为保护层30的厚度5-7倍,这样可以对保护层30进行防护,防止在蚀刻多晶硅层41时过刻蚀保护层30。
步骤S300:图形化位于阵列区上的第一掩膜层,以图形化后的第一掩膜层作为掩膜版刻蚀保护层、电极支撑结构以及基底,形成贯穿保护层和电极支撑结构,并延伸至基底内的电容孔。
在本实施例中,上述图形化第一掩膜层40的工艺,可以采用干法刻蚀工艺,其中,干法刻蚀的刻蚀气体为HBr、NF3、O2中一种,干法刻蚀的刻蚀温度为30℃-90℃之间,通过对干法刻蚀的刻蚀气体和刻蚀温度进行限定,可以提高第一掩膜层40的刻蚀精度。
具体地,图形化位于阵列区11上方的第一硬掩膜层43,在第一硬掩膜层43上形成图案。
如图2所示,图形化位于阵列区11上的第一硬掩膜层43后,以图形化后的第一硬掩膜层43作为掩膜版,刻蚀氧化层42和多晶硅层41,形成具有图案的氧化层42和具有图案的多晶硅层41。
示例性地,以具有图案的第一硬掩模层43作为掩膜版,蚀刻氧化层42,将第一硬掩膜层43上图案转移到氧化层42上,形成如图3所示的结构。
在形成具有图案的氧化层42后,继续以具有图案的氧化层42作为掩膜版,蚀刻多晶硅层41,将氧化层42上图案转移到多晶硅层41上,形成如图4所示的结构。
在形成具有图案的多晶硅层41后,以具有图案的多晶硅层41作为掩膜版,刻蚀保护层30、电极支撑结构20和部分基底10,形成贯穿保护层30和电极支撑结构20,并延伸至基底10内的电容孔50,其结构如图5所示。
具体地,以具有图案的氧化层42和具有图案的多晶硅层41作为掩膜版,刻蚀保护层30、第三支撑层25、第二牺牲层24、第二支撑层23、第一牺牲层22、第一支撑层21和部分基底10,以在阵列区11上形成间隔设置的多个电容孔50,电极支撑结构20除去电容孔50之外的部分构成电极支撑部26。
在本实施例中,具有图案的多晶硅层41可以理解为,位于阵列区11上的多晶硅层41可以包括多个间隔设置的遮挡区,相邻的遮挡区之间形成开口区。
可以通过刻蚀气体去除暴露在开口区内保护层30、电极支撑结构20和部分基底10,形成贯穿保护层30和电极支撑结构20,并延伸至基底10内的电容孔50。
步骤S400:去除第一掩膜层,即,去除多晶硅层,其结构如图6所示。
在本实施例中,上述去除第一掩膜层的工艺,可以采用湿法刻蚀工艺,即,可以采用湿法刻蚀的工艺去除多晶硅层41,其中,湿法刻蚀中使用的刻蚀液为NH4 F和HF的混合液。
步骤S500:在电容孔的侧壁和底壁形成第一电极层,第一电极层的顶面与电极支撑结构的顶面平齐,其结构如图7和图8所示。
导电层60形成在电容孔的侧壁和底壁上,具体地,可以采用原子层沉积工艺在电容孔50的侧壁和底壁以及保护层30的顶面上形成导电层60。
然后通过刻蚀液或者刻蚀气体,去除位于保护层30的顶面的导电层60以及位于电容孔50的侧壁上的部分导电层60,保留在电容孔50的侧壁和底壁上的导电层60构成第一电极层61。
在一些实施例中,为了保证存储器的性能,需要将保护层30、第一牺牲层22和第二牺牲层24去除,具体工艺步骤如下:
在位于阵列区11上方的保护层30上形成第二掩膜层70,其结构如图9所示。
示例性地,第二掩膜层70形成在位于阵列区11上方的保护层30上,例如,可以采用沉积工艺在位于阵列区11上方的保护层30上形成第二掩膜层70,然后图形化第二掩膜层70,以在第二掩膜层70内形成间隔设置的多个第一开口71,每个第一开口71暴露出至少一个电极支撑部26,也就是说,每个第一开口71可以暴露位于两个相邻的电容孔50之间的电极支撑部26。
第一开口71在基底10上具有预设投影区域74,也就是说,第一开口71在基底10上的投影为预设投影区域74。
在本实施例中,第二掩膜层70可以为叠层结构,例如,第二掩膜层70包括层叠设置的第二硬掩膜层72和光刻胶层73,第二硬掩膜层72设置在保护层30上。
具体地,可以通过曝光、显影或者蚀刻的方式图形化光刻胶层73,以在光刻胶层73上形成间隔设置的多个开口,然后,利用刻蚀液或者刻蚀气体刻蚀暴露在开口内的第二硬掩膜层72,以在第二掩膜层70内形成第一开口71。
在形成第一开口71之后,可以采用干法刻蚀或者湿法刻蚀,去除暴露在第一开口71内电极支撑部26中的第三支撑层25,以暴露出第二牺牲层24;以及去除位于外围电路区12上的保护层30和第三支撑层25,其结构如图10所示。
上述的说法也可以理解为,在形成第一开口71之后,可以采用干法刻蚀或者湿法刻蚀,去除位于预设投影区域74内的第三支撑层25,暴露出第二牺牲层24,以及去除位于外围电路区12上的保护层30和第三支撑层25。
待完成上述的工艺之后,采用干法刻蚀的方式去除第二掩膜层70,其中,干法刻蚀的气体包括Cl2、SO2、C4F6、CH2F2、O2、CF4、CHF3和SF6中至少一种。
在去除第二掩膜层70之后,可以采用湿法刻蚀去除位于阵列区11上的保护层30,以及位于阵列区11和外围电路区12上的第二牺牲层24,其结构如图11所示。
在本实施例中,可以利用高选择比的刻蚀液去除位于阵列区11上的保护层30,以及位于阵列区11和外围电路区12上的第二牺牲层24,这样在去除第二牺牲层24的同时,也可以同时去除保护层30,不用再采用单独的工艺来去除保护层30,简化了刻蚀工艺,节约了生产成本。其中,刻蚀液可以包括NH4F和HF的混合液。
进一步地,如图12所示,在位于阵列区11的第三支撑层25上形成第三掩膜层80,即,采用沉积工艺在位于阵列区11上方的第三支撑层25上形成第三掩膜层80。
图形化第三掩膜层80,以在第三掩膜层80内形成间隔设置的多个第二开口81,第二开口81在基底10上的投影区域,与预设投影区域74重合。
在本实施例中,第三掩膜层80可以为叠层结构,例如,第三掩膜层80的结构与第二掩膜层70的结构相同,也包括层叠设置的第二硬掩膜层和光刻胶层,第二硬掩膜层设置在第三支撑层25上。
具体地,可以通过曝光、显影或者蚀刻的方式图形化光刻胶层,以在光刻胶层上形成间隔设置的多个开口,然后,利用刻蚀液或者刻蚀气体刻蚀暴露在开口内的第二硬掩膜层,以在第三掩膜层80内形成第二开口81。
在形成第二开口81之后,可以采用干法刻蚀或者湿法刻蚀去除暴露在第二开口81内电极支撑部中的第二支撑层23,以暴露出第一牺牲层22;以及去除位于外围电路区12上的第二支撑层23,形成如图13所示的结构。
上述的说法也可以理解为,采用干法刻蚀或者湿法刻蚀,去除暴位于预设投影区域74内的第二支撑层23,以暴露出第一牺牲层22;以及去除位于外围电路区12上的第二支撑层23,本实施例通过使第二开口81在基底10上的投影区域,与预设投影区域74重合,可以保证蚀刻掉的第三支撑层25和第二支撑层23属于同一个电极支撑部。
待去除第一牺牲层22和部分第二支撑层23之后,可以采用干法刻蚀的方式去除第三掩膜层80,这样可以防止第三掩膜层80影响后续第一牺牲层22的去除,其中,干法刻蚀的气体包括Cl2、SO2、C4F6、CH2F2、O2、CF4、CHF3和SF6中至少一种。
待去除第三掩膜层80之后,可以采用湿法刻蚀去除第一牺牲层22,形成如图14所示的结构;具体地,采用高刻蚀比的刻蚀液,刻蚀第一牺牲层22,最终在阵列区11上形成大小均一的具有第一电极层61的电容孔50。
最后,在第一电极层61上依次形成介电层(图中未示出)和第二电极层(图中未示出),以在阵列区11内形成多个电容器。
本实施例提供了一种存储器的制备方法,通过在电极支撑结构与第一掩膜层之间设置保护层,在后续去除第一掩膜层时,不会对电极支撑结构造成损伤,保证了电极支撑结构的高度,进而保证了后续形成的第一电极层与电容孔侧壁的接触面积,提高了存储器的存储性能。
本发明实施例还提供了一种存储器,该存储器采用上述实施例中方法形成的。
在本实施例中,在形成存储器的过程中,通过在电极支撑结构与第一掩膜层之间设置保护层,利用保护层设置,可以防止对第三支撑层造成损伤,保证了电极支撑结构的高度,进而保证了后续形成的第一电极层与电容孔侧壁的接触面积,提高了存储器的存储性能。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中,参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。
在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种存储器的制备方法,其特征在于,包括如下步骤:
提供基底,所述基底包括阵列区以及与所述阵列区连接的外围电路区;
在所述基底上依次堆叠形成电极支撑结构、保护层和第一掩膜层;
图形化位于所述阵列区上的第一掩膜层,以图形化后的所述第一掩膜层作为掩膜版刻蚀所述保护层、所述电极支撑结构以及基底,形成贯穿所述保护层和所述电极支撑结构,并延伸至所述基底内的电容孔;去除所述第一掩膜层;
在所述电容孔的侧壁和底壁形成第一电极层,所述第一电极层的顶面与所述电极支撑结构的顶面平齐。
2.根据权利要求1所述的存储器的制备方法,其特征在于,在所述基底上依次堆叠形成电极支撑结构、保护层和第一掩膜层的步骤中,所述第一掩膜层包括依次堆叠形成在所述保护层上的多晶硅层、氧化层和第一硬掩膜层,所述多晶硅层的厚度为所述保护层的厚度的5-7倍。
3.根据权利要求2所述的存储器的制备方法,其特征在于,所述保护层的厚度为50nm-100nm,且所述保护层的材质为氧化硅。
4.根据权利要求3所述的存储器的制备方法,其特征在于,在所述基底上依次堆叠形成电极支撑结构、保护层和第一掩膜层的步骤中,所述电极支撑结构包括在所述基底上依次堆叠形成第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层。
5.根据权利要求4所述的存储器的制备方法,其特征在于,图形化位于所述阵列区上的第一掩膜层的步骤中包括:
图形化位于所述阵列区上的第一硬掩膜层,以图形化后的所述第一硬掩膜层作为掩膜版刻蚀所述氧化层和所述多晶硅层,形成具有图案的所述氧化层和具有图案的所述多晶硅层;
以具有图案的所述氧化层和具有图案的所述多晶硅层作为掩膜版,刻蚀所述保护层、所述第三支撑层、所述第二牺牲层、所述第二支撑层、所述第一牺牲层、所述第一支撑层和所述基底,以在所述阵列区上形成间隔设置的多个电极支撑部,相邻的所述电极支撑部之间构成所述电容孔。
6.根据权利要求5所述的存储器的制备方法,其特征在于,去除所述第一掩膜层的步骤中包括:
干法刻蚀去除所述多晶硅层,所述干法刻蚀的刻蚀气体为HBr、NF3、O2中一种,所述干法刻蚀的刻蚀温度为30℃-90℃之间。
7.根据权利要求4-6任一项所述的存储器的制备方法,其特征在于,在所述电容孔的侧壁和底壁形成第一电极层的步骤之后,所述制备方法还包括:
在位于所述阵列区上方的所述保护层上形成第二掩膜层;
图形化所述第二掩膜层,以在所述第二掩膜层内形成间隔设置的多个第一开口,每个所述第一开口暴露出至少一个所述电极支撑部,且每个所述第一开口在所述基底上具有预设投影区域;
去除暴露在所述第一开口内所述电极支撑部中的所述第三支撑层,以暴露出所述第二牺牲层;以及去除位于所述外围电路区上的保护层和所述第三支撑层。
8.根据权利要求7所述的存储器的制备方法,其特征在于,去除暴露在所述第一开口内所述电极支撑部中的所述第三支撑层,以及去除位于所述外围电路区上的保护层和所述第三支撑层的步骤之后,所述制备方法还包括:
湿法刻蚀去除位于所述阵列区上的所述保护层,以及位于所述阵列区和所述外围电路区上的所述第二牺牲层。
9.根据权利要求8所述的存储器的制备方法,其特征在于,所述湿法刻蚀中使用的刻蚀液为NH4 F和HF的混合液。
10.根据权利要求8或9所述的存储器的制备方法,其特征在于,湿法刻蚀去除位于所述阵列区上的所述保护层,以及位于所述阵列区和所述外围电路区上的所述第二牺牲层的步骤之前,去除暴露在所述第一开口内所述电极支撑部中的所述第三支撑层的步骤之后,所述制备方法还包括:
采用干法刻蚀的方式去除所述第二掩膜层。
11.根据权利要求10所述的存储器的制备方法,其特征在于,采用干法刻蚀的方式去除所述第二掩膜层中,所述干法刻蚀的气体包括Cl2、SO2、C4F6、CH2F2、O2、CF4、CHF3和SF6中至少一种。
12.根据权利要求10所述的存储器的制备方法,其特征在于,湿法刻蚀去除位于所述阵列区上的所述保护层,以及位于所述阵列区和所述外围电路区上的所述第二牺牲层的步骤之后,所述制备方法还包括
在位于所述阵列区的所述第三支撑层上形成第三掩膜层;
图形化所述第三掩膜层,以在所述第三掩膜层内形成间隔设置的多个第二开口,所述第二开口在所述基底上的投影区域,与所述预设投影区域重合;
去除暴露在所述第二开口内所述电极支撑部中的所述第二支撑层,以暴露出所述第一牺牲层;以及去除位于所述外围电路区上的所述第二支撑层。
13.根据权利要求12所述的存储器的制备方法,其特征在于,去除暴露在所述第二开口内所述电极支撑部中的所述第二支撑层,以及去除位于所述外围电路区上的所述第二支撑层的步骤之后,所述制备方法还包括:
去除所述第三掩膜层;
湿法刻蚀去除所述第一牺牲层。
14.根据权利要求12或13所述的存储器的制备方法,其特征在于,所述第二掩膜层和所述第三掩膜层均包括层叠设置的第二硬掩膜层和光刻胶层,所述第二硬掩膜层设置在所述保护层上。
15.根据权利要求1-6任一项所述的存储器的制备方法,其特征在于,在所述电容孔的侧壁和底壁上形成第一电极层,所述第一电极层的顶面与所述电极支撑结构的顶面平齐的步骤包括:
在所述电容孔的侧壁和底壁以及所述保护层的顶面上形成导电层;
去除位于所述保护层的顶面的导电层以及位于所述电容孔的侧壁上的部分导电层,保留在所述电容孔的侧壁和底壁上的导电层构成所述第一电极层。
16.一种存储器,其特征在于,包括如权利要求1-15任意一种方法形成的存储器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110160895.5A CN112786537B (zh) | 2021-02-05 | 2021-02-05 | 存储器的制备方法及存储器 |
PCT/CN2021/112862 WO2022166154A1 (zh) | 2021-02-05 | 2021-08-16 | 存储器的制备方法及存储器 |
US17/457,819 US20220254782A1 (en) | 2021-02-05 | 2021-12-06 | Method for manufacturing memory and memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110160895.5A CN112786537B (zh) | 2021-02-05 | 2021-02-05 | 存储器的制备方法及存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112786537A true CN112786537A (zh) | 2021-05-11 |
CN112786537B CN112786537B (zh) | 2022-07-05 |
Family
ID=75761003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110160895.5A Active CN112786537B (zh) | 2021-02-05 | 2021-02-05 | 存储器的制备方法及存储器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112786537B (zh) |
WO (1) | WO2022166154A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113506772A (zh) * | 2021-07-08 | 2021-10-15 | 长鑫存储技术有限公司 | 电容阵列的形成方法及半导体结构 |
CN114005737A (zh) * | 2021-10-13 | 2022-02-01 | 长鑫存储技术有限公司 | 一种半导体结构及半导体结构制作方法 |
WO2022166154A1 (zh) * | 2021-02-05 | 2022-08-11 | 长鑫存储技术有限公司 | 存储器的制备方法及存储器 |
WO2023029394A1 (zh) * | 2021-08-30 | 2023-03-09 | 长鑫存储技术有限公司 | 电容器的形成方法、电容器及半导体器件 |
WO2023060728A1 (zh) * | 2021-10-13 | 2023-04-20 | 长鑫存储技术有限公司 | 一种电容器阵列的制备方法、电容器阵列以及半导体器件 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115955840B (zh) * | 2023-03-09 | 2023-06-02 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1855382A (zh) * | 2005-04-06 | 2006-11-01 | 亿恒科技股份公司 | 在半导体衬底中蚀刻沟槽的方法 |
CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
US20180308923A1 (en) * | 2017-04-21 | 2018-10-25 | United Microelectronics Corp. | Semiconductor memory device and manufacturing method thereof |
CN108717936A (zh) * | 2018-06-27 | 2018-10-30 | 长鑫存储技术有限公司 | 双面电容器结构及其制备方法 |
CN208271885U (zh) * | 2018-06-07 | 2018-12-21 | 长鑫存储技术有限公司 | 半导体电容装置 |
CN110943085A (zh) * | 2018-09-21 | 2020-03-31 | 三星电子株式会社 | 半导体装置和形成该半导体装置的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101935395B1 (ko) * | 2012-08-29 | 2019-01-04 | 삼성전자주식회사 | 캐패시터를 포함하는 반도체 장치의 제조 방법 |
KR101944479B1 (ko) * | 2012-11-01 | 2019-01-31 | 삼성전자주식회사 | 반도체 장치의 캐패시터 및 캐패시터의 제조 방법 |
CN108538835B (zh) * | 2018-05-16 | 2024-02-06 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法 |
CN110504284A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
CN112786537B (zh) * | 2021-02-05 | 2022-07-05 | 长鑫存储技术有限公司 | 存储器的制备方法及存储器 |
-
2021
- 2021-02-05 CN CN202110160895.5A patent/CN112786537B/zh active Active
- 2021-08-16 WO PCT/CN2021/112862 patent/WO2022166154A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1855382A (zh) * | 2005-04-06 | 2006-11-01 | 亿恒科技股份公司 | 在半导体衬底中蚀刻沟槽的方法 |
US20180308923A1 (en) * | 2017-04-21 | 2018-10-25 | United Microelectronics Corp. | Semiconductor memory device and manufacturing method thereof |
CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
CN208271885U (zh) * | 2018-06-07 | 2018-12-21 | 长鑫存储技术有限公司 | 半导体电容装置 |
CN108717936A (zh) * | 2018-06-27 | 2018-10-30 | 长鑫存储技术有限公司 | 双面电容器结构及其制备方法 |
CN110943085A (zh) * | 2018-09-21 | 2020-03-31 | 三星电子株式会社 | 半导体装置和形成该半导体装置的方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022166154A1 (zh) * | 2021-02-05 | 2022-08-11 | 长鑫存储技术有限公司 | 存储器的制备方法及存储器 |
CN113506772A (zh) * | 2021-07-08 | 2021-10-15 | 长鑫存储技术有限公司 | 电容阵列的形成方法及半导体结构 |
CN113506772B (zh) * | 2021-07-08 | 2023-10-24 | 长鑫存储技术有限公司 | 电容阵列的形成方法及半导体结构 |
WO2023029394A1 (zh) * | 2021-08-30 | 2023-03-09 | 长鑫存储技术有限公司 | 电容器的形成方法、电容器及半导体器件 |
CN114005737A (zh) * | 2021-10-13 | 2022-02-01 | 长鑫存储技术有限公司 | 一种半导体结构及半导体结构制作方法 |
WO2023060728A1 (zh) * | 2021-10-13 | 2023-04-20 | 长鑫存储技术有限公司 | 一种电容器阵列的制备方法、电容器阵列以及半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN112786537B (zh) | 2022-07-05 |
WO2022166154A1 (zh) | 2022-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112786537B (zh) | 存储器的制备方法及存储器 | |
KR950034789A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
CN114068421B (zh) | 电容器的制作方法及电容器阵列结构、半导体存储器 | |
US20210335993A1 (en) | Method for forming semiconductor structure and semiconductor structure | |
JP2780156B2 (ja) | 半導体メモリ装置及びその製造方法 | |
JPH11330404A (ja) | Dramセルキャパシタの製造方法 | |
KR0156646B1 (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
US20220254782A1 (en) | Method for manufacturing memory and memory | |
CN114823540A (zh) | 半导体结构的制作方法及半导体结构 | |
CN114725102A (zh) | 半导体结构的制造方法及半导体结构 | |
KR100207466B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
JP2000091530A (ja) | 半導体装置及びその製造方法 | |
WO2023206641A1 (zh) | 半导体结构的制作方法及其结构 | |
KR100419748B1 (ko) | 반도체소자의제조방법 | |
KR100349697B1 (ko) | 실릴레이션에 의한 패턴묘사를 이용한 반도체소자의 커패시터형성방법 | |
KR100762869B1 (ko) | 캐패시터의 형성방법 | |
US20130102123A1 (en) | Method for fabricating single-sided buried strap in a semiconductor device | |
KR100218730B1 (ko) | 반도체 소자 제조방법 | |
KR100557922B1 (ko) | 반도체 메모리 소자의 제조방법 | |
CN116017976A (zh) | 半导体结构及其制备方法 | |
KR100455728B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
KR100190304B1 (ko) | 반도체 메모리소자 제조방법 | |
KR100275714B1 (ko) | 반도체장치 및 그 제조방법 | |
KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR100232213B1 (ko) | 커패시터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |