CN114068421B - 电容器的制作方法及电容器阵列结构、半导体存储器 - Google Patents

Abstract

本发明公开了一种电容器的制作方法及电容器阵列结构、半导体存储器，其中，电容器的制作方法包括：提供一衬底；在衬底上形成待刻蚀基底；待刻蚀基底包括牺牲层和支撑层；牺牲层和支撑层交替设置，且待刻蚀基底远离衬底的一侧为第一支撑层；晶圆包括中心区域和围绕中心区域的边缘区域；在待刻蚀基底上形成在中心区域具有第一图案的第一硬掩膜层；第一图案包括阵列排布的通孔；以第一硬掩膜层为掩膜刻蚀待刻蚀基底，形成电容孔；边缘区域则未形成电容孔；在电容孔的底部和侧壁上沉积下电极层，并逐层去除待刻蚀基底；依次在下电极层上形成电容介质层和上电极层。本发明提供的方案，可解决电容器刻蚀过程中，晶圆边缘容易出现塌陷和剥落的问题。

Description

电容器的制作方法及电容器阵列结构、半导体存储器

技术领域

本发明涉及半导体集成电路制造技术领域，尤其涉及一种电容器的制作方法及电容器阵列结构、半导体存储器。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

随着制程工艺持续演进，DRAM集成度不断提高，元件横向尺寸不断地微缩，使得电容器具有较高的纵横比，制作工艺愈加困难。具体的，在制作电容器工艺过程中，晶圆边缘区域的芯片是无效芯片，且在刻蚀过程中晶圆边缘区域图形会出现塌陷和剥落的风险，从而破坏晶圆中心区域部分电容器的完整，造成晶圆污染以及晶圆的工艺腔体的污染，降低了芯片的良率和生产效率。

发明内容

本发明实施例提供了一种电容器的制作方法及电容器阵列结构、半导体存储器，以解决电容器刻蚀过程中，晶圆边缘容易出现塌陷和剥落的问题。

第一方面，本发明实施例提供了一种容器的制作方法，包括：

提供一晶圆，所述晶圆包含多个阵列分布的芯片，所述芯片具有一相同衬底；在所述衬底上形成待刻蚀基底；所述待刻蚀基底包括至少一层牺牲层和至少一层支撑层；所述牺牲层和所述支撑层交替设置，且所述待刻蚀基底远离所述衬底的一侧为第一支撑层；

所述晶圆包括中心区域和围绕所述中心区域的边缘区域；

在所述待刻蚀基底上形成在中心区域具有第一图案的第一硬掩膜层；所述第一图案包括阵列排布的通孔；以所述第一硬掩膜层为掩膜刻蚀所述待刻蚀基底，形成电容孔；所述边缘区域未形成电容孔；

在所述电容孔的底部和侧壁上沉积下电极层，并逐层去除部分所述待刻蚀基底；依次在所述下电极层上形成电容介质层和上电极层。

第二方面，本发明实施例还提供了一种电容器阵列结构，由本发明任意实施例提供的电容器的制作方法制成。

第三方面，本发明实施例还提供了一种半导体存储器，包括本发明任意实施例提供的电容器阵列结构；晶体管层，所述晶体管层包括与所述电容器一一对应设置的晶体管。

本发明中，在电容器的制作过程中，首先形成待刻蚀基底以制备电容孔，待刻蚀基底包括至少一层牺牲层和至少一层支撑层，牺牲层和支撑层交替设置，并且最顶层的为第一支撑层，晶圆包括中心区域和围绕中心区域的边缘区域，继续在待刻蚀基底上形成在中心区域具有第一图案的第一硬掩膜层，第一图案包括阵列排布的通孔，以第一硬掩膜层为掩膜刻蚀上述待刻蚀基底，形成电容孔，因为晶圆边缘区域的第一硬掩模层并未形成通孔，所以边缘区域则未形成电容孔，之后在电容孔上沉积下电极层，并逐层去除待刻蚀基底，并依次形成电容介质层和上电极层。本实施例通过不在晶圆边缘区域设置电容结构则边缘区域的膜层结构不会形成非完整(图案化)结构，从而避免边缘区域电容结构因工艺原因倒塌而影响晶圆整体良率，进而提高电容器的生产品质和生产效率。

附图说明

图1是本发明实施例提供的一种电容器的制作方法的流程示意图；

图2是本发明实施例提供的晶圆的平面结构示意图；

图3是本发明实施例提供的在衬底上形成待刻蚀基底的结构示意图；

图4是本发明实施例提供的在待刻蚀基底上形成第一光刻胶的结构示意图；

图5是本发明实施例提供的对边缘区域的第一支撑层进行刻蚀的结构示意图；

图6是本发明实施例提供的在待刻蚀基底上形成第一硬掩膜层的结构示意图；

图7是图6中的第一硬掩膜层的俯视图；

图8是本发明实施例提供的在待刻蚀基底上形成电容孔的结构示意图；

图9是本发明实施例提供的在电容孔上沉积下电极的结构示意图；

图10是本发明实施例提供的在第一支撑层上形成第一开口的结构示意图；

图11是本发明实施例提供的在电容孔上沉积下电极的对比例的结构示意图；

图12是本发明实施例提供的另一种电容器的制作方法的流程示意图；

图13是本发明实施例提供的在第一支撑层上形成第一开口的结构示意图；

图14是本发明实施例提供的在第一支撑层上形成第一开口的对比例的结构示意图；

图15是本发明实施例提供的基于第一开口去除第一牺牲层的结构示意图；

图16是本发明实施例提供的于第二支撑层内形成第二开口的结构示意图；

图17是本发明实施例提供的基于第二开口去除第二牺牲层的结构示意图；

图18是本发明实施例提供的另一种电容器的制作方法的流程示意图；

图19是本发明实施例提供的在第一硬掩膜层上形成第一隔离侧壁图案的结构示意图；

图20是本发明实施例提供的在第二掩膜层上形成第二隔离侧壁图案的结构示意图；

图21是本发明实施例提供的第一隔离侧壁图案的俯视图；

图22是本发明实施例提供的第二隔离侧壁图案的俯视图；

图23是本发明实施例提供的一种第一硬掩膜层和第二掩膜层的俯视图；

图24是本发明实施例提供的另一种电容器的制作方法的流程示意图；

图25是本发明实施例提供的在第一隔离侧壁图案间填充缓冲层的结构示意图；

图26是本发明实施例提供的形成第二隔离层的结构示意图；

图27是本发明实施例提供的第二隔离层上涂敷负性的第二光刻胶的结构示意图；

图28是本发明实施例提供的形成第二隔离侧壁图案的结构示意图；

图29是本发明实施例提供的一种电容器阵列结构的结构示意图；

图30是本发明实施例提供的一种半导体存储器的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供了一种电容器的制作方法，图1是本发明实施例提供的一种电容器的制作方法的流程示意图，如图1所示，本实施例的方法包括如下步骤：

S110、提供一晶圆，晶圆包含多个阵列分布的芯片，芯片具有一相同衬底；在衬底上形成待刻蚀基底；待刻蚀基底包括至少一层牺牲层和至少一层支撑层；牺牲层和支撑层交替设置，且待刻蚀基底远离衬底的一侧为第一支撑层。

如图2所示，图2是本发明实施例提供的晶圆的平面结构示意图，提供一晶圆，上述晶圆可以是未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅 (SiGeOI)以及绝缘体上锗(GeOI)晶圆等，所述晶圆由多个阵列分布的芯片D1(die) 构成，且每个芯片D1都包含存储区域的阵列区(用于设置电容结构)和电路控制区域的外围区。在电容器制作过程中，晶圆边缘区域的阵列区电容容易倒塌和剥落，从而影响中心区域晶粒良率，本发明通过避免在边缘区域形成电容结构，来解决边缘区域电容柱倒塌问题，从而提高晶圆良率。

可以理解所述芯片衬底都由相同工艺形成，即所述多个芯片都具有相同的衬底，在本发明实施例中，我们可以就其中单个或两个芯片进行阐述。如图3 所示，图3是本发明实施例提供的在衬底上形成待刻蚀基底的结构示意图，其中A2为阵列区，A1为外围区，所述衬底10包含电容触点(未示出)，在形成电容器时，需要在衬底10上形成待刻蚀基底11，待刻蚀基底11包括至少一层牺牲层112和至少一层支撑层111，并且牺牲层112和支撑层111交替设置，且待刻蚀基底11远离晶圆10的一侧为第一支撑层111a，也即，待刻蚀基底11的顶层为第一支撑层111a。上述待刻蚀基底11的设置用于后续电容器制作工艺中电容孔的刻蚀。示例性的，如图3所示，本实施例可设置两层支撑层111和两层牺牲层112，上述支撑层111和牺牲层112的数量可以依据后续电容器所需要的高度进行设定，支撑层111和牺牲层112的层叠数量可以为多层，其中，以2～ 5层为宜。本实施例中，衬底10和牺牲层112之间还形成一层刻蚀停止层113。

S120、晶圆包括中心区域和围绕中心区域的边缘区域。

继续参考图2，晶圆可包括中心区域S2和围绕中心区域的边缘区域S1，即所述阵列分布的芯片D1可以分为中心区域的芯片D1和边缘区域的芯片D1。在本发明实施例中，中心区域S2指的是中心区域分布的芯片D1，边缘区域S1 则指的是边缘区域分布的芯片D1。

可选的，继续参考图2，在由中心区域S2指向边缘区域S1的方向上，边缘区域S1的宽度L1可以小于或等于8mm，以最大化利用晶圆中有效芯片的面积。

继续参考图2和图3，在一实施例中，在衬底10上形成待刻蚀基底11后，去除边缘区域S1的第一支撑层111a。

本实施例在衬底上形成待刻蚀基底后，首先去除边缘区域S1的第一支撑层 111a，这是因为由于边缘区域S1未形成电容孔，即边缘区域S1的第一支撑层 111a和下层支撑层111之间不会通过下电级固定连接，导致后续在通过对第一支撑层111a形成开口去刻蚀牺牲层112时，边缘区域S1的第一支撑层111a因为没有与下层支撑层111形成固定连接而倒塌或剥离，从而影响中心区域S2的芯片D1的良率。通过在形成待刻蚀基底11后去除边缘区域S1的第一支撑层 111a，从而可以避免上述情况的发生，提高电容器的生产品质。

可选的，去除边缘区域S1的第一支撑层，可以包括：通过光刻工艺暴露出边缘区域S1芯片的第一支撑层111a，刻蚀暴露的第一支撑层111a。本实施例可以通过湿法刻蚀或干法刻蚀第一支撑层111a。例如，通过热磷酸对第一支撑层111a进行湿法刻蚀，本实施例对第一支撑层的具体刻蚀方法不进行限定。

图4是本发明实施例提供的在待刻蚀基底上形成第一光刻胶的结构示意图，可选的，通过光刻工艺暴露出边缘区域S1的芯片D1的第一支撑层111a可以包括：在待刻蚀基底11上涂敷正性的第一光刻胶12；通过空白掩模版对晶圆的边缘区域S1进行曝光；显影后形成暴露牺牲层112的边缘区域S1。

如图4所示，在待刻蚀基底11上涂覆正性的第一光刻胶12，对于正性的光刻胶，曝光显影后，刻蚀掉的为被曝光区域的光刻胶，而对于负性的光刻胶，曝光显影后，刻蚀掉的是未被曝光的光刻胶。本实施例通过涂敷正性的第一光刻胶12，并对边缘区域S1进行曝光，显影后，将边缘区域S1的第一支撑层111a 暴露出来。具体的，本实施例通过空白掩膜版对晶圆10的边缘区域S1进行曝光(by shot)。之后通过对边缘区域S1的第一支撑层111a进行刻蚀，如图5所示，图5是本发明实施例提供的对边缘区域的第一支撑层进行刻蚀的结构示意图，在图4所示晶圆结构的基础上，将边缘区域S1的第一支撑层111a去除后得到图5所示的边缘区域S1的芯片结构，对应的，中心区域S2的第一支撑层 111a未被去除，得到图5所示的中心区域S2的芯片结构。可选的，第一光刻胶层12的厚度L2可以为50-200nm，进一步的可以为80-120nm。

S130、在待刻蚀基底上形成包括在中心区域具有第一图案的第一硬掩膜层；第一图案包括阵列排布的通孔；以第一硬掩膜层为掩膜刻蚀待刻蚀基底，形成电容孔；所述边缘区域则未形成通孔。

如图6所示，图6是本发明实施例提供的在待刻蚀基底上形成第一硬掩膜层的结构示意图，第一硬掩膜层13包括在中心区域具有第一图案，第一图案包括阵列排布的通孔131，如图7所示，图7是图6中的第一硬掩膜层的俯视图，在平行于晶圆10所在平面内，通孔131的形状可以为圆形，当然也可以为矩形等其他几何图形，并且由图6和图7所示，边缘区域S1则未形成通孔131。将上述带有通孔131第一硬掩膜层13作为掩膜，对待刻蚀基底11进行刻蚀，如图8所示，图8是本发明实施例提供的在待刻蚀基底上形成电容孔的结构示意图，在待刻蚀基底11可刻蚀形成电容孔11a，电容孔11a与通孔131一一对应设置。由于在边缘区域的第一硬掩膜层13未形成通孔131，因此在以第一硬掩膜层13作掩膜对待刻蚀基底11进行刻蚀时，边缘区域S1的待刻蚀基底11上未形成电容孔11a。本发明通过不对晶圆边缘区域的芯片形成电容孔，进而避免后续工艺中边缘区域的电容柱容易出现倒塌和剥落的风险，从而影响晶圆中心区域的芯片良率。

S140、在电容孔的底部和侧壁上沉积下电极层，并逐层去除部分待刻蚀基底；依次在下电极层上形成电容介质层和上电极层。

在刻蚀待刻蚀基底11上形成电容孔11a后，其中，边缘区域的待刻蚀基底未形成电容孔，将第一硬掩膜层13去除，如图9所示，图9是本发明实施例提供的在电容孔上沉积下电极的结构示意图，将第一硬掩膜层13去除后，在电容孔11a的底部和侧壁上均沉积有下电极14，之后逐层将部分待刻蚀基底11去除，具体的，如图10所示，图10是本发明实施例提供的在第一支撑层上形成第一开口的结构示意图，通过在第一支撑层111a形成第一开口1111去刻蚀牺牲层时，边缘区域S1并未形成第一支撑层111a的非完整图形。第一开口1111可以为三个电容孔11a之间的开口，也可以为4个或6个电容孔11a之间的开口，在本实施例中不做限定。参考图11，图11是本发明实施例提供的在电容孔上沉积下电极的对比例的结构示意图，图11中示出的对比例在形成待刻蚀基底11’时，并未将边缘区域S1’的第一支撑层111a’去除，则在电容孔11a’的底部和侧壁上均沉积下电极14’之后，通过第一开口去刻蚀牺牲层时，中心区域S2’的第一支撑层通过下电极和下层支撑层稳固连接，而边缘区域S1’的第一支撑层111a’在刻蚀掉牺牲层后会直接剥离，从而污染电容器的制作环境，而本实施例提供的如图9所示的电容器的边缘区域A1未形成第一支撑层111a的非完整图形，有效避免第一支撑层111a对电容器制程的影响。

可选的，可采用原子层沉积工艺(Atomic Layer Deposition，ALD)或等离子蒸气沉积工艺(Chemical Vapor Deposition，CVD)于电容孔的侧壁及底部，以及待刻蚀基底的上表面沉积下电极，下电极材料层包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(TitaniumSilicide)，硅氮化钛(TiSixNy)，优选地，本实施例中，下电极的材料为氮化钛；然后，再采用刻蚀工艺去除位于待刻蚀基底上表面的下电极材料层，保留的位于电容孔的侧壁及底部的下电极。

本发明实施例中，在电容器的制作过程中，首先形成待刻蚀基底以制备电容孔，待刻蚀基底包括至少一层牺牲层和至少一层支撑层，牺牲层和支撑层交替设置，并且最顶层的为第一支撑层，晶圆包括中心区域和围绕中心区域的边缘区域，继续在待刻蚀基底上形成包括第一图案的第一硬掩膜层，第一图案包括阵列排布的通孔，以第一硬掩膜层为掩膜刻蚀上述待刻蚀基底，形成电容孔，因为第一硬掩膜层的边缘区域并未形成通孔，所以边缘区域则未形成电容孔，之后在电容孔上沉积下电极层，并逐层去除待刻蚀基底，并依次形成电容介质层和上电极层。本实施例通过不在晶圆边缘区域设置电容结构，从而避免现有技术中边缘区域的电容结构因工艺原因倒塌而影响晶圆整体良率，进而提高电容器的生产品质和生产效率。

此外，通过去除边缘区域第一支撑层，而避免后续在刻蚀牺牲层时，边缘区域的第一支撑层因没有下电级与下层支撑层稳固连接而造成剥离，导致污染晶圆。

可选的，继续参考图9，待刻蚀基底11可以包括：在远离衬底10的方向上，依次形成的第二牺牲层112b、第二支撑层111b、第一牺牲层112a和第一支撑层111a，则逐层去除部分待刻蚀基底11的过程如图12所示，图12是本发明实施例提供的另一种电容器的制作方法的流程示意图，包括如下步骤：

S210、在第一支撑层内形成第一开口，以暴露出第一牺牲层；晶圆的边缘区域的第一开口转移至第一牺牲层。

如图9所示，待刻蚀基底11包括依次设置在晶圆10上的第二牺牲层112b、第二支撑层111b、第一牺牲层112a和第一支撑层111a，在逐层去除待刻蚀基底 11的过程中，依照第一支撑层111a、第一牺牲层112a、第二支撑层111b和第二牺牲层112b的顺序依次进行去除操作。

需要注意的是，牺牲层的材质包括氧化硅或BPSG，牺牲层中可以掺杂有硼或磷，支撑层的材质包括氮化硅、氮氧化硅、碳氮化硅中的任意一种或任意两种以上的组合。本实施例在去除待刻蚀基底11时，首先将第一支撑层111a 内形成第一开口，如图13所示，图13是本发明实施例提供的在第一支撑层上形成第一开口的结构示意图，图13中S2区域为图10中沿a-a'方向的截面，在对第一支撑层形成第一开口1111之前，通过干法刻蚀去除第一支撑层顶部的下电极。之后将第一支撑层开口，暴露出第一开口1111之下的第一牺牲层112a，晶圆的边缘区域S1并未设置第一支撑层，则边缘区域A1的第一开口1111转移至第一牺牲层112a上。图14是本发明实施例提供的在第一支撑层上形成第一开口的对比例的结构示意图，图14中为边缘区域S1’未去除第一支撑层111a’的情形，则在图14中的第一支撑层111a’上形成第一开口1111’后，边缘区域S1’的第一开口1111’形成在第一支撑层111a’上，又因为在基于第一开口 1111’对第一牺牲层112a’进行刻蚀时，边缘区域S1’第一支撑层111a’因缺少下电级的连接而发生整体脱落。

S220、基于第一开口，采用湿法刻蚀的方式去除第一牺牲层。

图15是本发明实施例提供的基于第一开口去除第一牺牲层的结构示意图，本实施例基于第一开口1111，采用湿法刻蚀的方式去除图13所示的全部的第一牺牲层112a。

S230、于第二支撑层内形成第二开口，以暴露出第二牺牲层，第一开口与第二开口一一对应。

图16是本发明实施例提供的于第二支撑层内形成第二开口的结构示意图，本实施例基于第二开口1112，从而暴露处第二牺牲层112b，图15示出的第一开口1111与图16示出的第二开口1112一一对应。

S240、基于第二开口层，采用湿法刻蚀的方式去除第二牺牲层。

图17是本发明实施例提供的基于第二开口去除第二牺牲层的结构示意图，本实施例基于第二开口1112，采用湿法刻蚀的方法去除图16上所示的第一牺牲层112a，至此将待刻蚀基底11全部刻蚀掉，可在此基础上，继续形成电容介质层和上电极层，从而形成完整的电容器结构。

本实施例提供的电容器的制作方法，因为在刻蚀电容孔之前，将边缘区域的第一支撑层去除，使得在对待刻蚀基底进行刻蚀时，在第一支撑层内形成第一开口的时候，第一开口被转移至第一牺牲层上，则边缘区域不会产生第一支撑层的剥落情况。

图18是本发明实施例提供的另一种电容器的制作方法的流程示意图，可选的，在去除边缘区域的第一支撑层之后，在待刻蚀基底上形成包括在中心区域具有第一图案的第一硬掩膜层的过程，可以包括如下步骤：

S310、形成第一硬掩膜层，在第一硬掩膜层上形成第一隔离侧壁图案。

图19是本发明实施例提供的在第一硬掩膜层上形成第一隔离侧壁图案的结构示意图，在第一支撑层111a上形成一层第一硬掩膜层13，并在第一硬掩膜层13上形成第一隔离侧壁图案13a。上述第一隔离侧壁图案13a可以通过图案化工艺形成，在具体示例中，可采用包括但不限于自对准双重图案化工艺形成上述第一隔离侧壁图案13a。第一硬掩模层可以包括单层或多层结构，其材料可以选自多晶硅、氧化硅、ACL或SOH等材料。

S320、在第一隔离侧壁图案上形成第二隔离层，通过光刻工艺暴露中心区域的第二隔离层，并对第二隔离层进行刻蚀，形成第二隔离侧壁图案，边缘区域的第二隔离层保留。

图20是本发明实施例提供的在第一隔离侧壁图案上形成第二隔离侧壁图案的结构示意图，在第一隔离侧壁图案13a上形成第二隔离层15，并通过光刻工艺仅在中心区域S2进行第二隔离侧壁图案15a的设置，边缘区域S1的第二隔离层15未被刻蚀，则边缘区域A1的第二隔离层15被保留。从而避免边缘区域S1在后续工艺中形成电容孔，进而有效防止因边缘区域S1具有电容结构时，在后续制程中电容结构倒塌对整体晶圆良率的影响。

S330、第一隔离侧壁图案和第二隔离侧壁图案未重叠的地方形成第一图案，以第一隔离侧壁图案和第二隔离侧壁图案为掩膜刻蚀，将第一图案传输至第一硬掩膜层，形成所述在中心区域具有具有第一图案的第一硬掩膜层。

如图21所示，图21是本发明实施例提供的第一隔离侧壁图案的俯视图，可知，第一隔离侧壁图案13a可以包括多个相互平行设置的第一条状结构131a，同理，如图22所示，图22是本发明实施例提供的第二隔离侧壁图案的俯视图，可知，第二隔离侧壁图案15a也可以包括多个相互平行设置的第二条状结构 151a，可设定第一条状结构131a沿第一方向X延伸，第二条状结构151a沿第二方向Y延伸，本实施例中第一方向X和第二方向Y相交，优选的，第一方向 X和第二方向Y夹角为60-120度。

将第一隔离侧壁图案13a和第二隔离侧壁图案15a叠加，得到图23所示结构，图23是本发明实施例提供的一种第一隔离侧壁图案和第二隔离侧壁图案的俯视图，则第一隔离侧壁图案13a和第二隔离侧壁图案15a未重叠的地方形成第一图案16。本实施例以第一隔离侧壁图案13a和第二隔离侧壁图案15a为掩膜将第一图案16转移至第一硬掩膜层13，得到如图6所示的结构，形成具有第一图案16的第一硬掩膜层13。同时，边缘区域的第二隔离层因在步骤S320 中未被刻蚀成第二隔离侧壁图案而整体覆盖在衬底上，因此在以第一隔离侧壁图案和第二隔离侧壁图案为掩膜刻蚀第一硬掩膜层时，边缘区域的第一硬掩膜层未形成第一图案。如图6所示，第一图案包括阵列设置的通孔131。便于后续以第一硬掩膜层13为掩膜，形成与通孔131一一对应设置的电容孔。

本实施例具体对第一硬掩膜层的第一图案的形成过程进行详述，具体通过第一隔离侧壁图案和第二隔离侧壁图案叠加形成，并且在形成第二隔离侧壁图案时，保留边缘区域的第二隔离层，避免边缘区域的第二隔离层形成图案，从而避免边缘区域在后续工艺中形成电容孔，进而有效防止因边缘区域具有电容结构时，在后续制程中电容结构倒塌对整体晶圆良率的影响。

图24是本发明实施例提供的另一种电容器的制作方法的流程示意图，可选的，在去除边缘区域的第一支撑层之后，在待刻蚀基底上形成包括第一图案的第一硬掩膜层的过程，还可以包括如下步骤：

S410、形成第一硬掩膜层，在第一硬掩膜层上形成第一隔离侧壁图案。

S420、在第一隔离侧壁图案间填充缓冲层，并在第一隔离侧壁图案和缓冲层上沉积第二硬掩模层。

S430、刻蚀部分第二硬掩模层形成线性第二硬掩模图案，沉积第二隔离层覆盖第二硬掩模层及缓冲层，第二隔离层包括顶部表面、底部表面和侧壁。

上述步骤S420和步骤S430即为在第一隔离侧壁图案上形成第二隔离层的过程，具体的，在图19的基础上，在第一隔离侧壁图案13a上形成缓冲层，如图25所示，图25是本发明实施例提供的在第一隔离侧壁图案间填充缓冲层的结构示意图，在第一隔离侧壁图案13a上形成缓冲层17后，并对缓冲层17进行平坦化处理，使得缓冲层17仅存在于第一隔离侧壁图案13a内的第一条形结构之间的部分。在其它实施例中，平坦化后的缓冲层17也可以覆盖第一隔离侧壁图案13的顶部。如图26所示，图26是本发明实施例提供的形成第二隔离层的结构示意图，在缓冲层17上形成一层第二硬掩膜层18，并图案化第二硬掩膜层18形成线性第二硬掩模图案18a，本实施例中线性第二硬掩模图案18a的延伸方向同样按照第二方向Y进行延伸。在此基础上，在第二硬掩模层18上沉积第二隔离层15，则第二隔离层15完全覆盖线性第二硬掩模图案18a，从而第二隔离层包括顶部表面151、底部表面152和侧壁153。

S440、在第二隔离层上涂敷负性的第二光刻胶。

S450、通过空白掩模版对所述晶圆的边缘区域进行曝光，显影后边缘区域的第二光刻胶保留。

在图26所示结构基础上，在第二隔离层15上涂覆负性的第二光刻胶，如图27所示，图27是本发明实施例提供的第二隔离层上涂敷负性的第二光刻胶的结构示意图，在第二隔离层15上涂覆整层的负性的第二光刻胶19，并对边缘区域S1进行曝光(具体可以通过空白掩模版对晶圆的边缘区域进行by shot 曝光)，则边缘区域S1的第二光刻胶19被保留下来，中心区域S2的第二光刻胶19被去除。可选的，第二光刻胶层19的厚度可以为50-200nm，进一步的可以为80-120nm。

S460、通过刻蚀工艺去除中心区域的第二隔离层的顶部表面和底部表面，保留侧壁，形成第二隔离侧壁图案。

继续参考图20，具体的需对具有负性光刻胶的晶圆整体涂布正性光刻胶，对芯片阵列区进行曝光、显影，暴露出芯片阵列区的第二隔离层15，由于边缘区域S1芯片上有负性光刻胶，因此刻蚀时，边缘区域S1芯片的第二隔离层整体被保留下来，而中心区域S2芯片阵列区的第二隔离层15被刻蚀形成第二隔离侧壁图案15a。

上述步骤S440～S460即为通过光刻工艺暴露中心区域S2的第二隔离层15，并对第二隔离层15进行刻蚀，形成第二隔离侧壁图案15a的过程。如图28所示，图28是本发明实施例提供的形成第二隔离侧壁图案的结构示意图，通过刻蚀工艺去除中心区域S2的第二隔离层15的顶层表面151和底层表面152，仅保留侧壁153，形成了第二隔离侧壁图案15a。具体的是去除中心区域S2芯片阵列区的第二隔离层15的顶层表面和底层表面，形成第二隔离侧壁图案15a。需要注意的是，因为边缘区域S1的第二光刻胶19被保留，则对第二隔离层15 进行刻蚀的过程中，边缘区域S1被刻蚀的图形转移至第二光刻胶19上，而未被转移至第二隔离层15，防止边缘区域S1形成电容结构，从而保证电容器制作环境的可靠性。

S470、第一隔离侧壁图案和第二隔离侧壁图案未重叠的地方形成第一图案，以第一隔离侧壁图案和第二隔离侧壁图案为掩膜刻蚀，将第一图案传输至第一硬掩膜层，形成具有第一图案的第一硬掩膜层。

本实施例具体对第二隔离侧壁图案的具体过程进行详述，并且在形成第二隔离侧壁图案时，通过负性的第二光刻胶保留边缘区域的第二隔离层，避免边缘区域的第二隔离层形成图案，从而避免了边缘区域的第二隔离层的剥落的风险，有效保护电容器结构阵列。

本发明实施例还提供一种电容器阵列结构。图29是本发明实施例提供的一种电容器阵列结构的结构示意图，如图29所示，本发明实施例提供的电容器阵列结构由本发明任意实施例提供的电容器的制作方法制成，包括阵列设置的多个电容器2。本实施例中电容器阵列结构具有本发明任意实施例提供的电容器的制作方法具有的技术特征，具有本发明任意实施例提供的电容器的制作方法的有益效果。

基于同一构思，如图30所示，图30是本发明实施例提供的一种半导体存储器的结构示意图，本发明实施例还提供了一种半导体存储器，包括本发明任意实施例提供的电容器阵列结构3；此外，还包括晶体管层4，晶体管层4包括与电容器2一一对应设置的晶体管5，用于对电容器进行信号的写入和读取。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (15)

1.一种电容器的制作方法，其特征在于，包括：

提供一晶圆，所述晶圆包含多个阵列分布的芯片，所述芯片具有一相同衬底；在所述衬底上形成待刻蚀基底；所述待刻蚀基底包括至少一层牺牲层和至少一层支撑层；所述牺牲层和所述支撑层交替设置，且所述待刻蚀基底远离所述衬底的一侧为第一支撑层；

所述晶圆包括中心区域和围绕所述中心区域的边缘区域；

在所述待刻蚀基底上形成在中心区域具有第一图案的第一硬掩膜层；所述第一图案包括阵列排布的通孔；以所述第一硬掩膜层为掩膜刻蚀所述待刻蚀基底，形成电容孔；所述边缘区域未形成电容孔；

在所述电容孔的底部和侧壁上沉积下电极层，并逐层去除部分所述待刻蚀基底；依次在所述下电极层上形成电容介质层和上电极层。

2.根据权利要求1所述的电容器的制作方法，其特征在于，

在由所述中心区域指向所述边缘区域的方向上，所述边缘区域的宽度小于或等于8mm。

3.根据权利要求1所述的电容器的制作方法，其特征在于，在所述衬底上形成待刻蚀基底后，还包括：

去除所述边缘区域芯片的第一支撑层。

4.根据权利要求3所述的电容器的制作方法，其特征在于，去除所述边缘区域芯片的第一支撑层，包括：

通过光刻工艺暴露出所述边缘区域芯片的第一支撑层，刻蚀暴露的第一支撑层,形成暴露所述牺牲层的边缘区域。

5.根据权利要求4所述的电容器的制作方法，其特征在于，通过光刻工艺暴露出所述边缘区域芯片的第一支撑层包括：

在所述待刻蚀基底上涂敷正性的第一光刻胶；通过空白掩模版对所述晶圆的所述边缘区域进行曝光；显影、刻蚀后形成所述暴露牺牲层的边缘区域。

6.根据权利要求5所述的电容器的制作方法，其特征在于，所述第一光刻胶的厚度为50nm～200nm。

7.根据权利要求1所述的电容器的制作方法，其特征在于，所述待刻蚀基底包括：在远离所述衬底的方向上，依次形成第二牺牲层、第二支撑层、第一牺牲层和第一支撑层；

逐层去除部分所述待刻蚀基底，包括：

在所述第一支撑层内形成第一开口，以暴露出所述第一牺牲层；所述晶圆的边缘区域的第一开口转移至所述第一牺牲层；

基于所述第一开口，去除所述第一牺牲层；

于所述第二支撑层内形成第二开口，以暴露出所述第二牺牲层；

基于所述第二开口，去除所述第二牺牲层；

所述第一开口与所述第二开口一一对应。

8.根据权利要求1所述的电容器的制作方法，其特征在于，在所述待刻蚀基底上形成在中心区域具有第一图案的第一硬掩膜层，包括：

形成第一硬掩膜层，在所述第一硬掩膜层上形成第一方向的第一隔离侧壁图案；

在所述第一隔离侧壁图案上形成第二隔离层，通过光刻工艺暴露中心区域芯片的所述第二隔离层，并对所述第二隔离层进行刻蚀，形成第二方向的第二隔离侧壁图案，所述边缘区域芯片的第二隔离层保留；

所述第一隔离侧壁图案和所述第二隔离侧壁图案未重叠的地方形成所述第一图案，以所述第一隔离侧壁图案和第二隔离侧壁图案为掩膜刻蚀，将所述第一图案传输至第一硬掩膜层，形成所述在中心区域具有第一图案的第一硬掩膜层。

9.根据权利要求8所述的电容器的制作方法，其特征在于，

所述第一硬掩膜层包括单层或多层结构。

10.根据权利要求8所述的电容器的制作方法，其特征在于，

通过图案化工艺形成所述第一隔离侧壁图案。

11.根据权利要求8所述的电容器的制作方法，其特征在于，在所述第一隔离侧壁图案上形成第二隔离层包括：

在所述第一隔离侧壁图案间填充缓冲层，并在所述第一隔离侧壁图案和所述缓冲层上沉积第二硬掩模层；刻蚀部分所述第二硬掩模层形成线性第二硬掩模图案，沉积第二隔离层覆盖所述第二硬掩模层及所述缓冲层，所述第二隔离层包括顶部表面、底部表面和连接顶部表面及底部表面的侧壁。

12.根据权利要求11所述的电容器的制作方法，其特征在于，通过光刻工艺暴露中心区域的所述第二隔离层，并对所述第二隔离层进行刻蚀，形成第二隔离侧壁图案，包括：在所述第二隔离层上涂敷负性的第二光刻胶，通过空白掩模版对所述晶圆的边缘区域进行曝光，显影后所述边缘区域的所述第二光刻胶保留；通过刻蚀工艺去除中心区域的所述第二隔离层的顶部表面和底部表面，保留侧壁，形成所述第二隔离侧壁图案。

13.根据权利要求12所述的电容器的制作方法，其特征在于，

所述第二光刻胶层的厚度为50-200nm。

14.一种电容器阵列结构，其特征在于，由上述权利要求1-13任一项所述的电容器的制作方法制成。

15.一种半导体存储器，其特征在于，包括；权利要求14所述的电容器阵列结构；

晶体管层，所述晶体管层包括与所述电容器一一对应设置的晶体管。

Images