CN114496926A - 半导体结构制作方法及半导体结构 - Google Patents
半导体结构制作方法及半导体结构 Download PDFInfo
- Publication number
- CN114496926A CN114496926A CN202011144602.6A CN202011144602A CN114496926A CN 114496926 A CN114496926 A CN 114496926A CN 202011144602 A CN202011144602 A CN 202011144602A CN 114496926 A CN114496926 A CN 114496926A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- pad
- pad structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明实施例属于半导体制作技术领域，涉及一种半导体结构制作方法及半导体结构，用于解决半导体器件形成过程中相邻焊盘结构产生桥接，进而形成缺陷的问题。该半导体结构制作方法包括：衬底上具有多个有源区结构和多个间隔排布的第一孔洞结构，在第一孔洞结构内形成第一焊盘结构，第一焊盘结构与有源区结构电连接；在第一焊盘结构上形成第二焊盘结构，第二焊盘结构与第一焊盘结构接合，第二焊盘结构与电容结构连接；与先形成整层导电层，之后对导电层进行蚀刻，以形成焊盘结构相比，该方法可以避免在焊盘结构形成过程中由于刻蚀工艺的局限性导致相邻焊盘结构产生桥接，进而形成缺陷的问题，保证了半导体器件的良率。
Description
技术领域
本发明实施例涉及半导体制造技术领域，尤其涉及一种半导体结构制作方法及半导体结构。
背景技术
随着存储设备技术的逐渐发展，动态随机存储器(Dynamic Random AccessMemory，简称DRAM)以其较高的密度以及较快的读写速度逐渐应用在各种电子设备中。动态随机存储器由许多重复的存储单元组成。每个存储单元通常包括电容结构和晶体管结构，晶体管结构的栅极与字线相连、漏极与位线相连、源极与电容结构相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容结构中的数据信息，或者通过位线将数据信息写入到电容结构中进行存储。
相关技术中，晶体管结构设置在衬底内，衬底上设置有多个焊盘结构，每一个焊盘结构与一个晶体管结构的源极连接。制作时，先在衬底上形成导电层，之后对导电层进行蚀刻，去除部分导电层以形成阵列排布的多个焊盘结构；之后在各焊盘结构之间形成绝缘支撑层，以填填充相邻焊盘结构之间的间隙。
由于焊盘结构的尺寸较小，在进行蚀刻时，由于刻蚀工艺的局限性容易发生蚀刻不足，导致相邻焊盘结构之间桥接，进而产生缺陷。
发明内容
有鉴于此，本发明实施例提供一种半导体结构制作方法及半导体结构，以解决焊盘结构的尺寸较小，在进行蚀刻时，由于刻蚀工艺的局限性容易发生蚀刻不足，导致相邻焊盘结构之间桥接，进而产生缺陷的技术问题。
本发明实施例提供了一种半导体结构制作方法，包括：提供衬底，所述衬底包括多个有源区结构和多个间隔排布的第一孔洞结构；在所述第一孔洞结构内形成第一焊盘结构，所述第一焊盘结构背离所述衬底的表面与所述衬底齐平，所述第一焊盘结构与所述有源区结构电连接；在所述第一焊盘结构上形成第二焊盘结构，所述第二焊盘结构与所述第一焊盘结构接合，所述第二焊盘结构与电容结构连接。
在可以包括上述实施例的一些实施例中，在所述第一孔洞结构内形成第一焊盘结构包括：
在所述第一孔洞结构侧壁和底壁、以及所述衬底的表面上形成阻挡层；在所述阻挡层上形成第一导电层，所述阻挡层和所述第一导电层填充满所述第一孔洞结构；去除部分所述阻挡层和部分所述第一导电层，形成位于所述第一孔洞内的第一焊盘结构。
在可以包括上述实施例的一些实施例中，去除部分所述阻挡层和部分所述第一导电层，形成位于所述第一孔洞内的第一焊盘结构包括：
去除所述第一孔洞外的所述第一导电层和所述阻挡层，使所述第一导电层和所述阻挡层背离所述衬底的表面与所述衬底齐平；于所述第一导电层、所述阻挡层和所述衬底上沉积第一支撑层、掩膜层和具有图案的光刻层；以所述光刻层为掩模版去除部分所述第一导电层和所述阻挡层，形成所述第一焊盘结构。
在可以包括上述实施例的一些实施例中，以所述光刻层为掩模版去除部分所述第一导电层和所述阻挡层，形成所述第一焊盘结构包括：
以所述光刻层为掩模版刻蚀部分所述掩膜层，形成具有图案的掩膜层；去除所述光刻层，以所述掩膜层为掩模版刻蚀部分所述第一支撑层，形成具有图案的第一支撑层；去除所述掩膜层，以所述第一支撑层为掩模版刻蚀部分所述第一导电层和部分所述阻挡层，形成所述第一焊盘结构。
在可以包括上述实施例的一些实施例中，在形成所述第一焊盘结构的同时，在所述第一支撑层和所述第一孔洞结构内形成有第二孔洞结构。
在可以包括上述实施例的一些实施例中，在所述第一焊盘结构上形成第二焊盘结构，所述第二焊盘结构与所述第一焊盘结构接合包括：
在所述第二孔洞结构内沉积第二支撑层，所述第二支撑层填充满所述第二孔洞结构；去除所述第一支撑层，在所述第二支撑层内形成第三孔洞结构；在所述第三孔洞结构内沉积第二导电层，第二导电层填充满所述第三孔洞结构，形成所述第二焊盘结构。
在可以包括上述实施例的一些实施例中，第一支撑层的材料和第二支撑层材料的刻蚀选择比大于100。
在可以包括上述实施例的一些实施例中，所述第一导电层和所述第二导电层材料相同。
在可以包括上述实施例的一些实施例中，所述衬底还包括位线结构和电容接触结构，所述第一焊盘结构与所述电容接触结构连接，所述电容接触结构与所述有源区结构连接。
本发明实施例还提供一种半导体结构，通过上述任一所述半导体结构制作方法制得。
本实施例提供的半导体结构制作方法及半导体结构，衬底上具有多个有源区结构和多个间隔排布的第一孔洞结构，在第一孔洞结构内形成第一焊盘结构，第一焊盘结构与有源区结构电连接；在第一焊盘结构上形成第二焊盘结构，第二焊盘结构与第一焊盘结构接合，第二焊盘结构与电容结构连接；与先形成整层导电层，之后对导电层进行蚀刻，以形成焊盘结构相比，该方法可以避免在焊盘结构形成过程中由于刻蚀工艺的局限性导致相邻焊盘结构产生桥接，进而形成缺陷的问题，保证了半导体器件的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体结构制作方法的流程图；
图2为本发明实施例提供的半导体结构制作方法中形成第一孔洞结构后的结构示意图；
图3为图2的俯视图；
图4为本发明实施例提供的半导体结构制作方法中形成第一导电层后的结构示意图；
图5为本发明实施例提供的半导体结构制作方法中去除第一孔洞结构外的第一导电层后的结构示意图；
图6为图5的俯视图；
图7为本发明实施例提供的半导体结构制作方法中形成第一支撑层和掩膜层后的结构示意图；
图8为本发明实施例提供的半导体结构制作方法中形成具有图案的光刻层后的结构示意图；
图9为本发明实施例提供的半导体结构制作方法中以光刻层为掩膜版蚀刻掩膜层后的结构示意图；
图10为图9的俯视图；
图11为本发明实施例提供的半导体结构制作方法中以掩膜层为掩膜版蚀刻第一支撑层后的结构示意图；
图12为图11的俯视图；
图13为本发明实施例提供的半导体结构制作方法中形成第二支撑层后的结构示意图；
图14为图13的俯视图；
图15为本发明实施例提供的半导体结构制作方法中形成第三孔洞结构后的结构示意图；
图16为本发明实施例提供的半导体结构制作方法中形成第二导电层后的结构示意图；
图17为本发明实施例提供的半导体结构制作方法中形成第二焊盘结构后的结构示意图；
图18为图17的俯视图。
附图标记说明：
10：衬底；
20：第一导电层；
30：阻挡层；
40：第一支撑层；
50：掩膜层；
60：光刻层；
70：第二支撑层；
80：第二导电层；
101：有源区结构；
102：绝缘层；
103：浅沟槽隔离结构；
104：电容接触结构；
105：第一孔洞结构；
106：位线结构；
107：第一位线结构；
108：第二位线结构；
109：位线阻挡层；
201：第一焊盘结构；
401：第二孔洞结构；
501：阻挡孔；
601：蚀刻孔；
701：第三孔洞结构；
801：第二焊盘结构。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
动态随机存储器(DRAM)包括电容结构和晶体管结构，晶体管结构的栅极与字线连接，漏极与位线连接，源极与电容结构连接；以通过控制晶体管的打开或者关闭，来实现读取电容结构中的数据、或者向电容结构内写入数据。
晶体管结构常设置在衬底内，衬底上设置有焊盘结构，每一个焊盘结构与晶体管结构的源极电连接。制作时，先在衬底上形成导电层(如钨等)，之后对导电层进行蚀刻，去除部分导电层，以在衬底上形成阵列排布层多个焊盘结构；之后在各焊盘结构之间形成绝缘支撑层，以填充相邻焊盘结构之间的间隙。
然而，随着动态随机存储器的逐渐小型化，焊盘结构的尺寸较小，在蚀刻时，由于刻蚀工艺的局限性容易发生蚀刻不足，导致相邻焊盘结构之间不能完全分离，也就是说相邻焊盘结构之间桥接，进而产生缺陷，导致半导体器件良率降低。
本发明实施例提供一种半导体结构制作方法及半导体结构，通过先在衬底上形成多个间隔排布的第一孔洞结构，之后在第一孔洞结构内形成第一焊盘结构，再在第一焊盘结构上形成第二焊盘结构，第一焊盘结构和第二焊盘结构构成一体化结构；与先形成整个导电层，之后对导电层进行蚀刻以形成焊盘结构相比，该方法可以避免在焊盘结构形成过程中由于刻蚀工艺的局限性导致相邻焊盘结构产生桥接，进而形成缺陷的问题，保证了半导体器件的良率。
参照图1，图1为本发明实施例提供的半导体结构制作方法的流程图；图2至图18为半导体结构制作的各阶段的结构示意图，下面结合图1至图18对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图1所示，本实施例提供的半导体结构制作方法包括：
S101：提供衬底，衬底包括多个有源区结构和多个间隔排布的第一孔洞结构。
示例性的，如图2和图3所示，衬底10可以包括间隔排布的多个浅沟槽隔离结构103以及多个有源区结构101，另外，衬底10上形成有多个间隔排布的第一孔洞结构105.
进一步地，浅沟槽隔离结构103的可以由包括氧化硅等材料构成。
继续参照图1，本实施例提供的半导体结构制作方法还包括：
S102：在第一孔洞结构内形成第一焊盘结构，第一焊盘结构背离衬底的表面与衬底齐平，第一焊盘结构与有源区结构电连接。
示例性的，如图11和图12所示，在各第一孔洞结构105内形成第一焊盘结构201；具体地，每一个第一孔洞结构105内形成一个第一焊盘结构201，第一焊盘结构201背离衬底10的表面与衬底10的表面齐平，第一焊盘结构201与衬底10中的有源区结构101电连接。
在形成第一焊盘结构201之后，还包括：
S103：在第一焊盘结构上形成第二焊盘结构，第二焊盘结构与第一焊盘结构接合，第二焊盘结构与电容结构连接。
示例性的，如图17和图18所示，在第一焊盘结构201上形成第二焊盘结构801，第二焊盘结构801和第一焊盘结构201接合，第一焊盘结构201与第二焊盘结构801形成一体化结构。
本实施例中，形成第二焊盘结构801后，后续会形成电容结构。第二焊盘结构801与电容结构连接，以使得电容结构可以通过第二焊盘结构801和第一焊盘结构201与有源区结构101连接，进而实现电容结构与动态随机存储器中晶体管结构中的源极之间的电连接。
继续参照图2，本实施例中，衬底10还包括位线结构106和电容接触结构104，位线结构106上形成有绝缘层102，第一焊盘结构201与电容接触结构104连接，电容接触结构104与有源区结构101连接。
示例性的，位线结构106可以包括层叠设置的第一位线结构107和第二位线结构108，第一位线结构107的材质可以包括多晶硅等，第二位线结构108的材质可以包括钨等，绝缘层102的材质包括氮化硅等。
进一步地，位线结构106还包括位于第一位线结构107和第二位线结构108之间的位线阻挡层109，位线阻挡层109在实现第一位线结构107和第二位线结构108之间电连接的同时，可以阻止第一位线结构107和第二位线结构108之间互相渗透，进而影响半导体器件的电性能。示例性的，位线阻挡层109的材质可以包括氮化钛等。
在上述实现方式中，如图11所示，第一焊盘结构201通过电容接触结构104与有源区结构101连接，电容接触结构104与位线结构106间隔的排布在衬底10中，电容接触结构104设置在各第一孔洞结构105朝向有源区结构101的一侧，并且每一个电容接触结构104与一个第一孔洞结构105对应，以在第一孔洞结构105内形成第一焊盘结构201后，第一焊盘结构201可以通过电容接触结构104与对应的有源区结构105电连接。示例性的，电容接触结构104的材质可以包括多晶硅等导电材质，本实施例对电容接触结构104的材质不做限制。
本实施例提供的半导体结构制作方法，衬底10上具有多个有源区结构101和多个间隔排布的第一孔洞结构105，在第一孔洞结构105内形成第一焊盘结构201，第一焊盘结构201与有源区结构101电连接；在第一焊盘结构201上形成第二焊盘结构801，第二焊盘结构801与第一焊盘结构201接合，第二焊盘结构801与电容结构连接；与先形成整层导电层，之后对导电层进行蚀刻，以形成焊盘结构相比，该方法可以避免在焊盘结构形成过程中由于刻蚀工艺的局限性导致相邻焊盘结构产生桥接，进而形成缺陷的问题，保证了半导体器件的良率。
本实施例提供的半导体结构制作方法，在第一孔洞结构105内形成第一焊盘结构201包括：
如图4-图12所示，在第一孔洞结构105侧壁和底壁、以及衬底10的表面上形成阻挡层30；在阻挡层30上形成第一导电层20，阻挡层30和第一导电层20填充满第一孔洞结构105；去除部分阻挡层30和部分第一导电层20，形成位于第一孔洞内的第一焊盘结构201。
如此设置，阻挡层30可以阻止第一导电层20向衬底10中渗透，保证半导体器件的性能。在第一焊盘结构201通过电容接触结构104与有源区结构101连接的实现方式中，形成阻挡层30时，阻挡层30覆盖第一孔洞结构105的侧壁、第一孔洞结构105内的电容接触结构104的表面以及衬底10的表面，阻挡层30可以阻止第一导电层20与电容接触结构104之间发生渗透，进而提高了半导体结构的性能。
示例性的，阻挡层30的材质可以包括氮化钛等导电材质，以在阻止第一导电层20与电容接触结构104之间发生渗透的同时，实现第一导电层20与电容接触结构104之间的电连接。其中，第一导电层20的材质可以包括钨等导电材质，
本实施例中，去除部分阻挡层30和部分第一导电层20，形成位于第一孔洞结构105内的第一焊盘结构201包括：
参照图4-图6，去除第一孔洞结构105外的第一导电层20和阻挡层30，使第一导电层20和阻挡层30背离衬底10的表面与衬底10齐平。
由于在形成第一导电层20和阻挡层30时，第一导电层20和阻挡层30除填充在第一孔洞结构105内，还覆盖在衬底10上；去除第一孔洞结构105外的第一导电层20和阻挡层30后，仅保留位于第一孔洞结构105内的第一导电层20和阻挡层30；并且使第一导电层20和阻挡层30背离衬底10的表面与衬底10的表面平行，以便于后续膜层的形成。示例性的，可以通过化学机械抛光(CMP)等工艺实现来去除第一孔洞结构105外的第一导电层20和阻挡层30。
之后，如图7-图12所示，于第一导电层20、阻挡层30和衬底10上沉积第一支撑层40、掩膜层50和具有图案的光刻层60；以光刻层60为掩模版去除部分第一导电层20和部分阻挡层30，形成第一焊盘结构201。
通过上述设置，以光刻层60为掩膜板，去除部分第一导电层20和部分阻挡层30，蚀刻的精度较高，提高了半导体结构的性能。
进一步地，以光刻层60为掩模版去除部分第一导电层20和部分阻挡层30，形成第一焊盘结构201包括：
如图8-图10所示，以光刻层60为掩模版刻蚀部分掩膜层50，形成具有图案的掩膜层50。示例性的，光刻层60具有图案，使得光刻层60上具有多个蚀刻孔601，每一个蚀刻孔601在第一孔洞结构105上的投影覆盖第一孔洞结构105内的部分第一导电层20和部分阻挡层30；在以光刻层60为掩膜版对掩膜层50进行蚀刻时，蚀刻孔601对应的掩膜层50上形成阻挡孔501，以形成具有图案的掩膜层50。
之后，去除光刻层60，以具有图案的掩膜层50为掩模版刻蚀部分第一支撑层40，形成具有图案的第一支撑层40。示例性的，去除阻挡孔501对应的第一支撑层40，以形成具有图案的第一支撑层40。
如图11和图12所示，去除掩膜层50，以具有图案的第一支撑层40为掩模版刻蚀部分第一导电层20和部分阻挡层30，形成第一焊盘结构201。第一焊盘结构201包括刻蚀剩余的第一导电层20和刻蚀剩余的阻挡层30。由于，光刻层60上的蚀刻孔601在第一孔洞结构105上的投影覆盖第一孔洞结构105内的部分第一导电层20和部分阻挡层30，在以第一支撑层40为掩膜版蚀刻第一导电层20和阻挡层30时，只去除第一孔洞结构105内的部分第一导电层20和部分阻挡层30，以在第一孔洞内的第一导电层20上形成孔状结构。
通过上述设置，依次通过光刻层60、掩膜层50以及第一支撑层40的图形转移，来去除第一孔洞结构105内的部分第一导电层20和部分阻挡层30，进一步提高了蚀刻精度。
本实施例中，以第一支撑层40为掩膜版，去除第一孔洞结构105内的部分第一导电层20和部分阻挡层30的同时，在第一孔洞结构105内形成具有孔状结构的第一焊盘结构201。于此同时，在第一支撑层40和第一孔洞结构105内形成有第二孔洞结构401。如此设置，便于后续半导体结构的形成。
进一步地，在第一焊盘结构201上形成第二焊盘结构801，第二焊盘结构801与第一焊盘结构201接合包括；
如图13-图18所示，在第二孔洞结构401内沉积第二支撑层70，第二支撑层70填充满第二孔洞结构401；去除第一支撑层40，在第二支撑层70内形成第三孔洞结构701；在第三孔洞结构701内沉积第二导电层80，第二导电层80填充满第三孔洞结构701，形成第二焊盘结构801。由于第一支撑层40在第一孔洞结构105上的投影覆盖部分第一孔洞结构105内的第一焊盘结构201，因此在第三孔洞结构701内形成的第二焊盘结构801与第一焊盘结构201接合，进而实现第二焊盘结构801与第一焊盘结构201之间的连接。
每一个第三孔洞结构701内形成有一个第二焊盘结构。如此设置，在第三孔洞结构701内形成第二焊盘结构801，避免在第二焊盘结构80形成过程中由于刻蚀工艺的局限性导致相邻第二焊盘结构801产生桥接，进而形成缺陷的问题，保证了半导体器件的良率。
示例性的，在形成第二导电层80时，第二导电层80在填充第三孔洞结构701的同时还覆盖在第二支撑层70上；相应的在形成第二导电层80后，可以通过化学机械抛光(CMP)等工艺去除位于第三孔洞结构701外的第二导电层80，以形成为第三孔洞结构701内的第二焊盘结构801。第二焊盘结构801仅包括剩余的第二导电层80。
在上述实现方式中，第一支撑层40的材料与第二支撑层70的材料蚀刻选择比大于100。如此设置，第一支撑层40和第二支撑层70蚀刻选择比较大，在通过蚀刻的方式去除第一支撑层40时，可以避免对第二支撑层70造成损伤，进而提高第二支撑层70的精度，提高半导体器件的性能。其中，第一支撑层40的材质可以为硅薄膜等，第二支撑层70的材质可以为氮化硅等。
本实施例中，第一导电层20和第二导电层80的材质相同。如此设置，可以降低第一焊盘结构201和第二焊盘结构801之间的电阻，进而提高半导体结构的性能。示例性的，第一导电层20和第二导电层80的材质可以均为钨。
继续参照图2-图17，本实施例还提供一种半导体结构，通过上述任一实施例提供的半导体结构制作方法制得。
本实施例提供的半导体结构，衬底10上具有多个有源区结构101和多个间隔排布的第一孔洞结构105，在第一孔洞结构105内形成第一焊盘结构201，第一焊盘结构201与有源区结构101电连接；在第一焊盘结构201上形成第二焊盘结构801，第二焊盘结构801与第一焊盘结构201接合，第二焊盘结构801与电容结构连接；与先形成整层导电层，之后对导电层进行蚀刻，以形成焊盘结构相比，避免在焊盘结构形成过程中由于刻蚀工艺的局限性导致相邻焊盘结构产生桥接，进而形成缺陷的问题，保证了半导体器件的良率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种半导体结构制作方法，其特征在于，包括：
提供衬底，所述衬底包括多个有源区结构和多个间隔排布的第一孔洞结构；
在所述第一孔洞结构内形成第一焊盘结构，所述第一焊盘结构背离所述衬底的表面与所述衬底齐平，所述第一焊盘结构与所述有源区结构电连接；
在所述第一焊盘结构上形成第二焊盘结构，所述第二焊盘结构与所述第一焊盘结构接合，所述第二焊盘结构与电容结构连接。
2.根据权利要求1所述的半导体结构制作方法，其特征在于，在所述第一孔洞结构内形成第一焊盘结构包括：
在所述第一孔洞结构侧壁和底壁、以及所述衬底的表面上形成阻挡层；
在所述阻挡层上形成第一导电层，所述阻挡层和所述第一导电层填充满所述第一孔洞结构；
去除部分所述阻挡层和部分所述第一导电层，形成位于所述第一孔洞内的第一焊盘结构。
3.根据权利要求2所述的半导体结构制作方法，其特征在于，去除部分所述阻挡层和部分所述第一导电层，形成位于所述第一孔洞内的第一焊盘结构包括：
去除所述第一孔洞结构外的所述第一导电层和所述阻挡层，使所述第一导电层和所述阻挡层背离所述衬底的表面与所述衬底齐平；
于所述第一导电层、所述阻挡层和所述衬底上沉积第一支撑层、掩膜层和具有图案的光刻层；
以所述光刻层为掩模版去除部分所述第一导电层和所述阻挡层，形成所述第一焊盘结构。
4.根据权利要求3所述的半导体结构制作方法，其特征在于，以所述光刻层为掩模版去除部分所述第一导电层和所述阻挡层，形成所述第一焊盘结构包括：
以所述光刻层为掩模版刻蚀部分所述掩膜层，形成具有图案的掩膜层；
去除所述光刻层，以所述掩膜层为掩模版刻蚀部分所述第一支撑层，形成具有图案的第一支撑层；
去除所述掩膜层，以所述第一支撑层为掩模版刻蚀部分所述第一导电层和部分所述阻挡层，形成所述第一焊盘结构。
5.根据权利要求4所述的半导体结构制作方法，其特征在于，
在形成所述第一焊盘结构的同时，在所述第一支撑层和所述第一孔洞结构内形成有第二孔洞结构。
6.根据权利要求5所述的半导体结构制作方法，其特征在于，在所述第一焊盘结构上形成第二焊盘结构，所述第二焊盘结构与所述第一焊盘结构接合包括；
在所述第二孔洞结构内沉积第二支撑层，所述第二支撑层填充满所述第二孔洞结构；
去除所述第一支撑层，在所述第二支撑层内形成第三孔洞结构；
在所述第三孔洞结构内沉积第二导电层，第二导电层填充满所述第三孔洞结构，形成所述第二焊盘结构。
7.根据权利要求6所述的半导体结构制作方法，其特征在于，
第一支撑层的材料和第二支撑层材料的刻蚀选择比大于100。
8.根据权利要求6所述的半导体结构制作方法，其特征在于，
所述第一导电层和所述第二导电层材料相同。
9.根据权利要求1所述的半导体结构制作方法，其特征在于，
所述衬底还包括位线结构和电容接触结构，所述第一焊盘结构与所述电容接触结构连接，所述电容接触结构与所述有源区结构连接。
10.一种半导体结构，其特征在于，通过权利要求1-9任一项所述半导体结构制作方法制得。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011144602.6A CN114496926A (zh) | 2020-10-23 | 2020-10-23 | 半导体结构制作方法及半导体结构 |
| PCT/CN2021/103221 WO2022083168A1 (zh) | 2020-10-23 | 2021-06-29 | 半导体结构制作方法及半导体结构 |
| US17/598,840 US12082397B2 (en) | 2020-10-23 | 2021-06-29 | Semiconductor structure manufacturing method and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011144602.6A CN114496926A (zh) | 2020-10-23 | 2020-10-23 | 半导体结构制作方法及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114496926A true CN114496926A (zh) | 2022-05-13 |
Family
ID=81289650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011144602.6A Pending CN114496926A (zh) | 2020-10-23 | 2020-10-23 | 半导体结构制作方法及半导体结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12082397B2 (zh) |
| CN (1) | CN114496926A (zh) |
| WO (1) | WO2022083168A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475075B1 (ko) | 2002-05-17 | 2005-03-10 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| KR100557997B1 (ko) | 2003-01-29 | 2006-03-06 | 삼성전자주식회사 | 랜딩 패드를 포함하는 반도체 장치의 제조방법 |
| US10468350B2 (en) | 2016-08-08 | 2019-11-05 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
| CN108511440B (zh) | 2017-02-24 | 2020-12-01 | 联华电子股份有限公司 | 具有电容连接垫的半导体结构与电容连接垫的制作方法 |
| CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
| US10181401B1 (en) * | 2018-01-08 | 2019-01-15 | Nanya Technology Corporation | Method for manufacturing a semiconductor device |
| US11205652B2 (en) * | 2018-12-24 | 2021-12-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of fabricating the same |
-
2020
- 2020-10-23 CN CN202011144602.6A patent/CN114496926A/zh active Pending
-
2021
- 2021-06-29 WO PCT/CN2021/103221 patent/WO2022083168A1/zh active Application Filing
- 2021-06-29 US US17/598,840 patent/US12082397B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20230055073A1 (en) | 2023-02-23 |
| WO2022083168A1 (zh) | 2022-04-28 |
| US12082397B2 (en) | 2024-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005251B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JP2000299448A (ja) | ダイラムセルキャパシタ及び製造方法 | |
| CN114068421B (zh) | 电容器的制作方法及电容器阵列结构、半导体存储器 | |
| KR100219483B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| WO2021233111A1 (zh) | 存储器的形成方法及存储器 | |
| CN113097145A (zh) | 半导体结构的制备方法及半导体结构 | |
| CN113540026B (zh) | 位线结构、其制作方法、半导体存储器及电子设备 | |
| CN114496926A (zh) | 半导体结构制作方法及半导体结构 | |
| CN115643746A (zh) | 半导体结构及其制备方法 | |
| CN114823540A (zh) | 半导体结构的制作方法及半导体结构 | |
| KR100532959B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| CN113284852B (zh) | 存储器的制作方法 | |
| CN113540027B (zh) | 位线结构、其制作方法、半导体存储器及电子设备 | |
| CN115249658B (zh) | 半导体结构的制备方法及半导体结构 | |
| US11942522B2 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| US20220139923A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| CN114725101B (zh) | 半导体结构制作方法及半导体结构 | |
| US20220216214A1 (en) | Semiconductor structure manufacturing method and semiconductor structure | |
| KR100949899B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JPH11261023A (ja) | 半導体装置及びその製造方法 | |
| KR20040029525A (ko) | 플레쉬 메모리 소자 및 그 제조방법 | |
| JP3331627B2 (ja) | 半導体装置およびその製造方法 | |
| KR100382545B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040001886A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR0155769B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |