CN114229787B - 改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件 - Google Patents

改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件 Download PDF

Info

Publication number
CN114229787B
CN114229787B CN202210165336.8A CN202210165336A CN114229787B CN 114229787 B CN114229787 B CN 114229787B CN 202210165336 A CN202210165336 A CN 202210165336A CN 114229787 B CN114229787 B CN 114229787B
Authority
CN
China
Prior art keywords
silicon
area
wafer
edge
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210165336.8A
Other languages
English (en)
Other versions
CN114229787A (zh
Inventor
陆晓龙
傅思宇
张彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202210165336.8A priority Critical patent/CN114229787B/zh
Publication of CN114229787A publication Critical patent/CN114229787A/zh
Application granted granted Critical
Publication of CN114229787B publication Critical patent/CN114229787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00214—Processes for the simultaneaous manufacturing of a network or an array of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件，其中结构包括晶圆衬底硅片，晶圆衬底硅片包括位于中部的有效图形区域和位于边缘的晶圆边缘去边区，有效图形区域内形成芯片单元阵列；有效图形区域形成对应于每个芯片单元的有效区硅通孔，晶圆边缘去边区形成阵列排布的去边区硅通孔，有效区硅通孔及去边区硅通孔通过BOSCH工艺同步刻蚀形成。本发明在晶圆边缘去边区增设去边区硅通孔，在对晶圆进行BOSCH刻蚀时，利用对去边区硅通孔的刻蚀去捕获更多的等离子体，令有效图形区域最外圈的有效区硅通孔刻蚀时的等离子体数量下降，提高了晶圆刻蚀速率的均匀性，减少了硅柱缺陷的形成，提升了可靠性。

Description

改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件
技术领域
本发明涉及半导体技术领域，具体涉及改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件。
背景技术
深硅刻蚀工艺在硅上深沟槽、硅通孔（Through Silicon Vias,TSV）及等离子体切割等工艺中都有广泛的应用，特别是在MEMS器件加工过程中是一道重要的工艺。现有技术中的深硅刻蚀工艺通常采用BOSCH（博世）工艺，该工艺是一种周期性的加工工艺，即：刻蚀-钝化-刻蚀周期性交替进行，直至达到预设刻蚀深度。
BOSCH工艺刻蚀后的侧壁并不是光滑的，很容易产生硅柱缺陷，如图1所示，硅柱缺陷分为锯齿A和尖角B，因为刻蚀速率和钝化层沉积速率难以找到较好的平衡点，锯齿A和尖角B很难同时得以解决。当刻蚀速率大于钝化层沉积速率时，会加剧锯齿A的产生；当刻蚀速率小于钝化层沉积速率时，容易产生明显的尖角B。对于麦克风器件而言，衬底硅片100背面表面先用掩膜层200进行保护，在刻蚀区域开出刻蚀窗口，对刻蚀窗口进行深硅刻蚀以形成硅通孔100a，并通过硅通孔100a释放衬底硅片100和振膜之间的牺牲材料，形成振膜可动的背腔，每个刻蚀周期完成后对侧壁进行钝化层300沉积。一旦背腔的侧壁出现上述硅柱缺陷，该硅柱缺陷无论是锯齿还是尖角，均会对麦克风产品的可靠性造成影响。
为提高产量，一片晶圆的有效图形区域通常有多个芯片单元，这些芯片单元以阵列形式分布。有效图形区域位于晶圆的中部，有效图形区域的外圈（即晶圆边缘去边区）通常不设置芯片单元，晶圆边缘去边区在后续加工过程中会被进行去边处理。对于有效图形区域内的诸多芯片单元在深硅刻蚀过程中的刻蚀速率并不相同，越靠近晶圆中心的芯片单元刻蚀速率越小，越远离晶圆中心的芯片单元刻蚀速率越大，即分布在有效图形区域最外圈的芯片单元其刻蚀速率最大，这种刻蚀速率的差异化导致了最外圈的芯片单元硅柱缺陷最严重。
发明内容
本发明的目的是提高晶圆深硅刻蚀速率的均匀性，首先提出一种减少晶圆有效图形区域内形成硅柱缺陷的结构，有助于提升器件的良率及可靠性。
为了实现上述目的，本发明所采用的技术方案为：
改善深硅刻蚀晶圆硅柱缺陷的结构，包括晶圆衬底硅片，所述晶圆衬底硅片包括位于中部的有效图形区域和位于边缘的晶圆边缘去边区，所述有效图形区域内形成芯片单元阵列；所述有效图形区域形成对应于每个芯片单元的有效区硅通孔，所述晶圆边缘去边区形成阵列排布的去边区硅通孔，所述有效区硅通孔及所述去边区硅通孔通过BOSCH工艺同步刻蚀形成。
进一步，所述去边区硅通孔沿晶圆的圆周周向间隔分布。
进一步，所述去边区硅通孔形成的同心圆阵列至少为一圈。
进一步，所述去边区硅通孔的截面积与所述有效区硅通孔的截面积相同。
进一步，所述去边区硅通孔的截面积大于所述有效区硅通孔的截面积。
进一步，所述去边区硅通孔形成的同心圆阵列至少为两圈。
进一步，所述有效区硅通孔为MEMS麦克风的背腔。
本发明还公开形成上述改善深硅刻蚀晶圆硅柱缺陷的结构的方法，包括：
提供晶圆衬底硅片，所述晶圆衬底硅片包括位于中部的有效图形区域和位于边缘的晶圆边缘去边区，所述有效图形区域内形成芯片单元阵列；
在所述晶圆衬底硅片背面形成掩膜层；
在所述有效图形区域去除部分所述掩膜层以形成有效区开窗图形单元阵列，在所述晶圆边缘去边区去除部分掩膜层以形成去边区开窗图形单元阵列；
对所述有效区开窗图形单元及所述去边区开窗图形单元同步进行BOSCH工艺刻蚀，以形成有效区硅通孔和去边区硅通孔。
进一步，所述BOSCH工艺中的刻蚀速率大于钝化层沉积速率。
本发明还另外公开一种半导体器件，该半导体器件为MEMS麦克风，所述MEMS麦克风包括背腔，所述背腔为采用上述改善深硅刻蚀晶圆硅柱缺陷的方法形成的有效区硅通孔。
本发明充分利用了晶圆边缘去边区，在该区域增设了去边区硅通孔，在对晶圆的有效图形区域进行深硅刻蚀时，增设的去边区硅通孔也同步被进行深硅刻蚀，基于刻蚀负载效应考虑，去边区硅通孔在被等离子体刻蚀时，会与有效图形区域最外圈的有效区硅通孔争夺等离子体，令有效图形区域最外圈的有效区硅通孔刻蚀时的等离子体捕捉数量下降，减小了有效图形区域最外圈芯片单元与晶圆中心芯片单元间的刻蚀速率差异，增加了晶圆整体刻蚀速率的均匀性，对于硅柱缺陷的形成有显著的改善，有利于提高产品的良率和可靠性。
附图说明
图1为现有BOSCH工艺刻蚀后硅通孔侧壁形貌示意图；
图2为现有技术中晶圆上衬底硅片背面形成有效区硅通孔的俯视图；
图3为采用本发明技术在晶圆上衬底硅片背面形成有效区硅通孔和去边区硅通孔的俯视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本实施例首先公开一种用于改善深硅刻蚀晶圆硅柱缺陷的结构，在介绍该结构之前，先结合图2所展示的现有结构对一些专业术语进行说明。如图2所示，现有结构中包括一晶圆衬底硅片400，通常情况下，该晶圆衬底硅片400可以划分为位于中部的有效图形区域402和位于边缘的晶圆边缘去边区401，有效图形区域402内形成由多个芯片单元排布而成的芯片单元阵列，有效图形区域形成多个有效区硅通孔402a，有效区硅通孔402a对应于每个芯片单元。多个有效区硅通孔402a形成的阵列排布可以为蜂巢结构阵列、矩形阵列或同心旋转阵列，有效区硅通孔402a的形状可以为圆形、矩形或多边形等任意形状。
本发明在图2所展示的结构基础上进一步改进，如图3所示，为了降低晶圆有效图形区域402外圈与内圈间的刻蚀速率差异，本发明充分利用了晶圆边缘去边区401，在晶圆边缘去边区401上也形成了阵列排布的去边区硅通孔401a，在采用BOSCH工艺进行深硅刻蚀时，有效区硅通孔402a和去边区硅通孔401a被同步刻蚀形成。
本发明给出的上述改进结构中，去边区硅通孔401a在被等离子体刻蚀时，会与有效区硅通孔402a一起争夺等离子体，有效图形区域402靠近晶圆边缘去边区401的一侧等离子体数量会下降，减小了有效图形区域402最外圈芯片单元与晶圆中心芯片单元间的刻蚀速率差异，提高了晶圆400整体刻蚀速率的均匀性，对于有效图形区域402最外圈芯片单元而言，减弱了深硅刻蚀过程中形成的锯齿硅柱缺陷，有利于提高产品的良率和可靠性。
作为对上述改进结构的进一步说明，去边区硅通孔401a沿晶圆400的圆周周向间隔分布，形成同心圆阵列。该同心圆阵列至少为一圈，为增强对有效图形区域402芯片单元刻蚀速率的调节效果，也可以设置为不同半径的多圈同心圆，图3中仅展示了两圈结构，具体可根据工艺需要进行灵活选择。
本发明中不对去边区硅通孔401a的形状进行限定，可根据需要设置成圆形、矩形或多边形等任意形状。对于有效区硅通孔402a的横向截面积大小的设置，通常情况下每个有效区硅通孔402a的截面积一致，但对于有效图形区域402最外圈的有效区硅通孔402a，也可以设置成两种截面积大小不同且间隔排布的硅通孔，也有助于调节最外圈芯片单元的刻蚀速率。
去边区硅通孔401a的截面积大小与有效区硅通孔402a的截面积大小关系如下：去边区硅通孔401a的截面积与有效区硅通孔402a的截面积可以相同，也可以令前者大于后者。基于刻蚀负载效应考虑，对于截面积较大的刻蚀窗口可以争夺到更多的等离子体，因此，优选令去边区硅通孔401a的截面积大于有效区硅通孔402a的截面积。当去边区硅通孔401a形成的同心圆阵列为多圈半径不同的同心圆时，每一圈去边区硅通孔401a的截面积大小可以相同，也可以彼此不同。
在本实施例中，上述给出的结构为MEMS麦克风制造过程中的一个工艺节点形成的结构，有效区硅通孔402a对应于MEMS麦克风的背腔。
本实施例还公开形成上述改善深硅刻蚀晶圆硅柱缺陷的结构的方法，包括以下内容：
步骤S1：提供晶圆衬底硅片400，晶圆衬底硅片400包括位于中部的有效图形区域402和位于边缘的晶圆边缘去边区401，有效图形区域402内形成芯片单元阵列；
步骤S2：在晶圆衬底硅片400背面形成掩膜层；
步骤S3：在有效图形区域402去除部分掩膜层以形成有效区开窗图形单元阵列，在晶圆边缘去边区401去除部分掩膜层以形成去边区开窗图形单元阵列；
步骤S4：对有效区开窗图形单元及去边区开窗图形单元同步进行BOSCH工艺刻蚀，以形成有效区硅通孔402a和去边区硅通孔401a。
上述改善深硅刻蚀晶圆硅柱缺陷的方法中，形成硅通孔的深硅刻蚀采用BOSCH工艺，常规的BOSCH工艺在同一工艺腔内通过刻蚀气体和钝化气体的交替通入，来周期性地依次执行以下四个步骤：（a）各向同性刻蚀，（b）钝化，（c）物理性离子轰击，（d）各向同性刻蚀。其中（a）和（d）步骤中，采用SF6等氟基活性基团对晶圆衬底硅层400进行各向同性刻蚀，形成相应深度的刻蚀开口；（b）步骤中，采用C4F8等碳氟基气体对刻蚀开口的内表面进行钝化，形成钝化层，钝化层通常为有机聚合物（Polymer）；（c）步骤中，采用惰性气体（例如氩气和/或氦气等）、氯气、溴化氢、氟基气体等对开口处的底壁进行物理性离子轰击，去除底壁上的钝化层，由此可以（d）各向同性刻蚀步骤得以实施，形成最终的硅通孔。
在背景技术部分已经介绍了尖角的形成是因为刻蚀速率小于钝化层沉积速率引起，为了消除本发明晶圆在深硅刻蚀时尖角的产生，本实施例所给出的改善深硅刻蚀晶圆硅柱缺陷的方法中，还调节了BOSCH工艺中刻蚀速率和钝化层沉积速率的关系，令刻蚀速率大于钝化层沉积速率，避免了尖角的形成。
本实施例还公开了一种半导体器件，该半导体器件为MEMS麦克风，MEMS麦克风包括背腔，背腔为采用上述改善深硅刻蚀晶圆硅柱缺陷的方法形成的有效区硅通孔402a。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.改善深硅刻蚀晶圆硅柱缺陷的结构，包括晶圆衬底硅片，所述晶圆衬底硅片包括位于中部的有效图形区域和位于边缘的晶圆边缘去边区，所述有效图形区域内形成芯片单元阵列；所述有效图形区域形成对应于每个芯片单元的有效区硅通孔，其特征在于：所述晶圆边缘去边区形成阵列排布的去边区硅通孔，所述有效区硅通孔及所述去边区硅通孔通过BOSCH工艺同步刻蚀形成。
2.根据权利要求1所述的改善深硅刻蚀晶圆硅柱缺陷的结构，其特征在于：所述去边区硅通孔沿晶圆的圆周周向间隔分布。
3.根据权利要求2所述的改善深硅刻蚀晶圆硅柱缺陷的结构，其特征在于：所述去边区硅通孔形成的同心圆阵列至少为一圈。
4.根据权利要求1所述的改善深硅刻蚀晶圆硅柱缺陷的结构，其特征在于：所述去边区硅通孔的截面积与所述有效区硅通孔的截面积相同。
5.根据权利要求1所述的改善深硅刻蚀晶圆硅柱缺陷的结构，其特征在于：所述去边区硅通孔的截面积大于所述有效区硅通孔的截面积。
6.根据权利要求5所述的改善深硅刻蚀晶圆硅柱缺陷的结构，其特征在于：所述去边区硅通孔形成的同心圆阵列至少为两圈。
7.根据权利要求1所述的改善深硅刻蚀晶圆硅柱缺陷的结构，其特征在于：所述有效区硅通孔为MEMS麦克风的背腔。
8.改善深硅刻蚀晶圆硅柱缺陷的方法，其特征在于，包括：
提供晶圆衬底硅片，所述晶圆衬底硅片包括位于中部的有效图形区域和位于边缘的晶圆边缘去边区，所述有效图形区域内形成芯片单元阵列；
在所述晶圆衬底硅片背面形成掩膜层；
在所述有效图形区域去除部分所述掩膜层以形成有效区开窗图形单元阵列，在所述晶圆边缘去边区去除部分掩膜层以形成去边区开窗图形单元阵列；
对所述有效区开窗图形单元及所述去边区开窗图形单元同步进行BOSCH工艺刻蚀，以形成有效区硅通孔和去边区硅通孔。
9.根据权利要求8所述的改善深硅刻蚀晶圆硅柱缺陷的方法，其特征在于：所述BOSCH工艺中的刻蚀速率大于钝化层沉积速率。
10.一种半导体器件，其特征在于：所述半导体器件为MEMS麦克风，所述MEMS麦克风包括背腔，所述背腔为采用如权利要求8或9所述改善深硅刻蚀晶圆硅柱缺陷的方法形成的有效区硅通孔。
CN202210165336.8A 2022-02-23 2022-02-23 改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件 Active CN114229787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210165336.8A CN114229787B (zh) 2022-02-23 2022-02-23 改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210165336.8A CN114229787B (zh) 2022-02-23 2022-02-23 改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件

Publications (2)

Publication Number Publication Date
CN114229787A CN114229787A (zh) 2022-03-25
CN114229787B true CN114229787B (zh) 2022-07-08

Family

ID=80747811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210165336.8A Active CN114229787B (zh) 2022-02-23 2022-02-23 改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件

Country Status (1)

Country Link
CN (1) CN114229787B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117410177A (zh) * 2023-10-19 2024-01-16 无锡尚积半导体科技有限公司 一种Bosch刻蚀工艺后处理工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103033879A (zh) * 2012-12-20 2013-04-10 中国电子科技集团公司第三十八研究所 一种光子晶体定向耦合器的制作方法
JP2013206991A (ja) * 2012-03-27 2013-10-07 Kyushu Institute Of Technology 半導体装置の製造方法
JP2016207774A (ja) * 2015-04-20 2016-12-08 キヤノン株式会社 シリコンウエハの加工方法
WO2020176425A1 (en) * 2019-02-25 2020-09-03 Board Of Regents, The University Of Texas System Large area metrology and process control for anisotropic chemical etching
WO2022028122A1 (zh) * 2020-08-05 2022-02-10 长鑫存储技术有限公司 电容器的制作方法及电容器阵列结构、半导体存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735478B2 (en) * 2020-05-05 2023-08-22 Ecole Polytechnique Federale De Lausanne (Epfl) System and method for removing scalloping and tapering effects in high aspect ratio through-silicon vias of wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013206991A (ja) * 2012-03-27 2013-10-07 Kyushu Institute Of Technology 半導体装置の製造方法
CN103033879A (zh) * 2012-12-20 2013-04-10 中国电子科技集团公司第三十八研究所 一种光子晶体定向耦合器的制作方法
JP2016207774A (ja) * 2015-04-20 2016-12-08 キヤノン株式会社 シリコンウエハの加工方法
WO2020176425A1 (en) * 2019-02-25 2020-09-03 Board Of Regents, The University Of Texas System Large area metrology and process control for anisotropic chemical etching
WO2022028122A1 (zh) * 2020-08-05 2022-02-10 长鑫存储技术有限公司 电容器的制作方法及电容器阵列结构、半导体存储器

Also Published As

Publication number Publication date
CN114229787A (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
CN114229787B (zh) 改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件
US7351664B2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
EP1804281B1 (en) Process for digging a deep trench in a semiconductor body and semiconductor body so obtained
JP5713043B2 (ja) 半導体基板の製造方法
WO2017151254A3 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP2002093749A (ja) 基板ウェーハを複数の基板チップに分断するための方法
US8637967B2 (en) Method for fabricating a semiconductor chip and semiconductor chip
US10062610B2 (en) Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
JP4951632B2 (ja) 集積回路を製造する方法
JP2018207109A (ja) プラズマエッチング方法及びプラズマダイシング方法
TW201403863A (zh) 具有孔隙之磊晶層的磊晶成長方法
US7985688B2 (en) Notch stop pulsing process for plasma processing system
CN109151690B (zh) 麦克风的制造方法
CN102092673A (zh) Mems的缓变侧壁的形成方法
CN105679700B (zh) 硅深孔刻蚀方法
CN105374737B (zh) 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
CN103928290B (zh) 晶圆边缘的刻蚀方法
US11942361B2 (en) Semiconductor device cavity formation using directional deposition
CN103413779A (zh) 硅通孔刻蚀方法
JP3089870B2 (ja) シリコン基体の加工方法
CN113707552B (zh) 凹陷结构的刻蚀方法以及凹陷结构
US20210118734A1 (en) Plasma-singulated, contaminant-reduced semiconductor die
Heraud et al. Easy to fill sloped vias for interconnects applications improved control of silicon tapered etch profile
CN113113435B (zh) Cis器件的隔离沟槽制作方法
CN113990805B (zh) 一种pin射频器件制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant