CN103413779A - 硅通孔刻蚀方法 - Google Patents

硅通孔刻蚀方法 Download PDF

Info

Publication number
CN103413779A
CN103413779A CN2013103478716A CN201310347871A CN103413779A CN 103413779 A CN103413779 A CN 103413779A CN 2013103478716 A CN2013103478716 A CN 2013103478716A CN 201310347871 A CN201310347871 A CN 201310347871A CN 103413779 A CN103413779 A CN 103413779A
Authority
CN
China
Prior art keywords
etching
silicon
pressure
hole
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013103478716A
Other languages
English (en)
Other versions
CN103413779B (zh
Inventor
严利均
栗山宏一
刘身健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201310347871.6A priority Critical patent/CN103413779B/zh
Publication of CN103413779A publication Critical patent/CN103413779A/zh
Application granted granted Critical
Publication of CN103413779B publication Critical patent/CN103413779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

一种硅通孔刻蚀方法，包括：提供待刻蚀硅衬底；对所述待刻蚀硅衬底进行刻蚀；在刻蚀过程中，刻蚀气体和侧壁保护气体同时通入等离子体刻蚀腔体，并控制刻蚀腔体压力在高气压阶段和低气压阶段之间交替变化，直至刻蚀完成。本发明较有效率的刻蚀硅衬底，提高了工艺效率。

Description

硅通孔刻蚀方法
技术领域
本发明涉及半导体制造领域，特别涉及一种硅通孔刻蚀方法。
背景技术
硅通孔（TSV，Through-Silicon-Via）互连结构是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，硅通孔互连结构能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
现有的硅通孔互连结构的形成方法可以参考公开号为CN101483150A的中国专利，包括如下步骤：步骤S11，在晶圆的表面刻蚀通孔；步骤S12，在通孔表面和底部形成绝缘层；步骤S13，采用导电物质填充所述通孔；步骤S14，从晶圆的背面减薄晶圆，直至暴露出导电物质。
但是，硅通孔互连结构面临的主要技术难点在于，需要刻蚀相对高的深宽比（Aspect Ratio）的通孔以及对高的深宽比的通孔的轮廓的控制，现有技术形成的硅通孔互连结构质量差，容易出现漏电。
发明内容
本发明解决的问题是提供一种硅通孔形成质量高的硅通孔刻蚀方法。
为解决上述问题，本发明提供一种硅通孔刻蚀方法，包括：提供待刻蚀硅衬底；对所述待刻蚀硅衬底进行刻蚀；在刻蚀过程中，刻蚀气体和侧壁保护气体同时通入等离子体刻蚀腔体，并控制刻蚀腔体压力在高气压阶段和低气压阶段之间交替变化，直至刻蚀完成。
可选的，所述刻蚀气体至少包括SF6；或所述刻蚀气体为Ar、He、C4F6、C4F8、CF4中的一种或多种气体与SF6的混合气体；所述侧壁保护气体为至少包括SiF4和O2。
可选的，所述刻蚀工艺参数为：SF6的流量为800SCCM至1200SCCM，O2的流量为200SCCM至600SCCM，SiF4的流量为200SCCM至600SCCM。
可选的，所述等离子体刻蚀的高、低气压阶段的时间长度比T1：T2为3：1至10：1；其中T1为从等离子体刻蚀的压力最小值升至等离子体刻蚀的压力最大值所需时间与等离子体刻蚀的压力最大值维持时间之和，T2为从等离子体刻蚀的压力最大值降至等离子体刻蚀的压力最小值所需时间与等离子体刻蚀的压力最小值维持时间之和。
可选的，所述高压阶段气压最大值为140毫托至160毫托。
可选的，所述低压阶段气压最小值为20毫托至40毫托。
可选的，从等离子体刻蚀的压力最小值升至等离子体刻蚀的压力最大值所需时间为1秒至10秒。
可选的，从等离子体刻蚀的压力最大值降至等离子体刻蚀的压力最小值所需时间为1秒至10秒。
可选的，等离子体刻蚀的压力最大值与等离子体刻蚀的压力最小值之比为5：1至10：1。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的实施例通过在刻蚀过程中，同时通入刻蚀气体和侧壁保护气体，使得刻蚀过程和侧壁保护过程动态同步进行，避免了现有技术中，刻蚀步骤（etch step）和缓冲步骤（passivation step）交替进行，刻蚀形成的硅通孔的形貌具有贝壳状、锯齿状或具有波纹状程度严重的技术缺陷。
此外，本发明的实施例通过控制刻蚀腔体压力变化为在高气压阶段和低气压阶段之间交替变化，使得刻蚀过程中，刻蚀等离子体能够在低压时有效的清除底部的聚合物，高压时刻蚀速度较快，从而较有效率的刻蚀硅衬底，提高了工艺效率。
附图说明
图1是现有工艺形成的硅通孔的形貌示意图；
图2是本发明一实施例的硅通孔刻蚀方法的流程示意图；
图3至图4是本发明一实施例的硅通孔刻蚀方法的过程示意图。
具体实施方式
针对漏电现象严重的硅通孔产品进行了研究，将现有技术形成的所述硅通孔的剖面进行扫描电镜分析后，发现现有工艺形成的硅通孔的形貌如图1所示具有贝壳状（scallop）、锯齿状或具有波纹状程度大，粗糙度较高。在具有贝壳状、锯齿状或具有波纹状的粗糙度高的通孔表面形成绝缘层、然后填入导电物质，所述绝缘层均一性很难控制，从而使得导电物质沿绝缘层较薄的位置扩散至晶圆内部，导致硅通孔产品漏电现象严重。
进一步对形成所述硅通孔的工艺进行研究后发现，上述波纹状通孔表面的形成原因为：在硅通孔互连结构的形成工艺中，刻蚀所述通孔的工艺通常采用等离子体刻蚀工艺，由于晶圆厚度为微米级，等离子体刻蚀的深度高，无法通过一步刻蚀完成刻蚀通孔，通常需要刻蚀步骤（etch step）和钝化步骤（passivation step）交替进行，所述刻蚀步骤作用为在一定刻蚀速率下去除厚度方向的衬底，以形成通孔。
所述刻蚀步骤用于在晶圆纵向进行蚀刻，以形成硅通孔，其中，纵向为与晶圆表面的垂直方向，横向为与晶圆表面的平行方向；所述钝化步骤为在刻蚀形成的通孔侧壁形成缓冲层，使得刻蚀步骤中刻蚀所述通孔的特征尺寸在厚度方向一致。
但是随着刻蚀的通孔深度加深，现有技术采的刻蚀步骤（etch step）采用的刻蚀工艺纵向蚀刻越来越弱，而钝化步骤（passivation step）不可避免的会在通孔的底部形成钝化层，所述钝化层的材料为聚合物（Polymer），而刻蚀步骤主要是针对晶圆蚀刻的，对钝化层的刻蚀能力较弱。且随着通孔深度加深，刻蚀步骤（etch step）采用的刻蚀工艺纵向刻蚀能力较差，使得在刻蚀步骤中，通孔底部的缓冲层基本都没有被刻蚀，工艺效率低，且随着多次刻蚀步骤（etchstep）和钝化步骤（passivation step）交替进行，刻蚀形成的硅通孔的形貌具有贝壳状、锯齿状或具有波纹状程度严重，通孔侧壁粗糙度高。
为此，本发明的实施例提出一种硅通孔的刻蚀方法，图2为本发明一实施例的硅通孔刻蚀方法的流程示意图，包括：步骤S101，提供待刻蚀硅衬底；步骤S102，对所述待刻蚀硅衬底进行刻蚀；在刻蚀过程中，刻蚀气体和侧壁保护气体同时通入等离子体刻蚀腔体，并控制刻蚀腔体压力在高气压阶段和低气压阶段之间交替变化，直至刻蚀完成。
本发明的实施例通过在刻蚀过程中，同时通入刻蚀气体和侧壁保护气体，使得刻蚀过程和侧壁保护过程动态同步进行，避免了现有技术中，刻蚀步骤（etch step）和钝化步骤（passivation step）交替进行，刻蚀形成的硅通孔的形貌具有贝壳状、锯齿状或具有波纹状程度严重的技术缺陷。
此外，本发明的实施例通过控制刻蚀腔体压力变化为脉冲式周期变化，使得刻蚀过程中，刻蚀等离子体能够在低压时有效的清除底部的聚合物，高压时刻蚀速度较快，从而较有效率的刻蚀硅衬底，提高了工艺效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图3，提供待刻蚀硅衬底100。
在本实施例中，所述刻蚀硅衬底100为单晶硅，例如为n型单晶硅衬底或者P型单晶硅衬底。所述待刻蚀硅衬底100为后续形成硅通孔提供工作平台。
需要说明的是，所述刻蚀硅衬底100内还可以形成有集成电路或部分集成电路、或其他半导体元件（例如电容、电感、电阻、金属导线、焊盘、MOS管等）或半导体元件的一部分。
所述待刻蚀硅衬底100表面形成有掩膜层(未标示)，所述掩膜层可以为光刻胶、硬掩膜、底部抗反射层、顶部抗反射层中的一种，或光刻胶、硬掩膜、底部抗反射层、顶部抗反射层中的多种的堆叠结构。
请参考图4，对所述待刻蚀硅衬底100进行刻蚀。
所述刻蚀采用等离子体刻蚀工艺，作为一实施例，所述等离子体刻蚀工艺可以为反应离子刻蚀工艺。
需要说明的是，对所述待刻蚀硅衬底100进行刻蚀直至硅通孔刻蚀完成的刻蚀过程中，刻蚀工艺的刻蚀气体和侧壁保护气体是同时通入等离子体刻蚀腔体中的，并且，整个刻蚀工艺中，刻蚀腔体压力变化为脉冲式周期变化，刻蚀腔体压力在高气压阶段和低气压阶段之间交替变化，直至刻蚀完成。
具体地，所述刻蚀气体用于在刻蚀工艺中刻蚀硅衬底100，所述刻蚀气体可以为化学刻蚀效果显著的刻蚀气体、或者化学刻蚀效果显著的刻蚀气体与物理轰击作用显著的刻蚀气体的混合气体。
化学刻蚀效果显著的刻蚀气体为SF6、C4F6、C4F8、或CF4；物理轰击作用显著的刻蚀气体为Ar、He。
作为一实施例，所述刻蚀气体至少包括SF6；或所述刻蚀气体为Ar、He、C4F6、C4F8、CF4中的一种或多种气体与SF6的混合气体；
所述侧壁保护气体用于在刻蚀工艺中产生聚合物，附着于硅通孔的侧壁以保护硅通孔侧壁形貌。
所述侧壁保护气体为至少包括SiF4和O2的混合气体。
在本实施例中，所述刻蚀工艺的刻蚀气体和侧壁保护气体是同时通入至等离子体刻蚀腔体中，即本实施例的刻蚀工艺的对硅衬底的刻蚀和侧壁保护是同时进行的，从而避免了现有工艺中，刻蚀步骤（etch step）和钝化步骤（passivation step）交替进行，较易产生贝壳状、锯齿状或具有波纹状程度严重的硅衬底的缺陷。
需要说明的是，由于本实施例是刻蚀气体和侧壁保护气体是同时通入至等离子体刻蚀腔体，刻蚀气体和侧壁保护气体的流量会影响硅通孔形貌和刻蚀效率，且本实施例为了使得刻蚀效果显著，整个刻蚀工艺中，刻蚀腔体压力变化为脉冲式周期变化，而刻蚀气体和侧壁保护气体的流量会影响刻蚀腔体压力变化，作为一实施例中，当SF6的流量为800SCCM至1200SCCM，O2的流量为200SCCM至600SCCM，SiF4的流量为200SCCM至600SCCM，刻蚀源射频电源功率为1000瓦至5000瓦，刻蚀偏压射频电源功率为80瓦至1000瓦；在上述工艺条件下，将上述气体同时通入等离子体刻蚀腔体中，刻蚀腔体压力变化可控性佳，且硅通孔刻蚀后，硅通孔的侧壁光滑，整个刻蚀过程效率高。
还需要说明的是，为了避免高的深宽比的硅通孔无法通过一步刻蚀完成刻的技术缺陷，本发明的实施例还在刻蚀过程中，调整刻蚀腔体压力变化，使得整个刻蚀过程中，刻蚀腔体压力为脉冲式周期变化，从而能够克服现有工艺中刻蚀高的深宽比的硅通孔时，刻蚀工艺无法随着刻蚀深度的增加而增加纵向刻蚀能力，从而无法形成高的深宽比的硅通孔的缺陷。
由于之前分析可知，本实施例是刻蚀气体和侧壁保护气体是同时通入至等离子体刻蚀腔体，所述侧壁保护气体在硅通孔侧壁形成聚合物的同时，也会在通孔底部形成聚合物，而在硅通孔刻蚀工艺中，刻蚀工艺是针对硅衬底进行的，刻蚀气体也是针对硅的刻蚀而选择的。而聚合物形成在硅通孔的底部时，会消耗刻蚀工艺向下刻蚀的能力，且随着硅通孔刻蚀深度的加深，纵向蚀刻越来越弱，从而导致刻蚀效果差。
在本实施例中，选择刻蚀腔室高压低压脉冲式周期变化，在高压模式下，刻蚀气体和侧壁保护气体不但能够保护侧壁，还能够以较快速率纵向刻蚀硅衬底；而在低压模式下，侧壁保护气体较慢的在硅通孔的底部堆积，而刻蚀气体等离子体化后，能够在低压的环境下，具有较高的活性，较易的深入至硅通孔的底部，从而去除硅通孔底部的聚合物，为后续高压模式较快速率纵向刻蚀硅衬底提供较佳的工作环境。
在一实施例中，所述等离子体刻蚀的T1：T2为3：1至10：1；其中T1为从等离子体刻蚀的压力最小值升至等离子体刻蚀的压力最大值所需时间与等离子体刻蚀的压力最大值维持时间之和，T2为从等离子体刻蚀的压力最大值降至等离子体刻蚀的压力最小值所需时间与等离子体刻蚀的压力最小值维持时间之和。
其中，作为一实施例，从等离子体刻蚀的压力最小值升至等离子体刻蚀的压力最大值所需时间为1秒至10秒；从等离子体刻蚀的压力最大值降至等离子体刻蚀的压力最小值所需时间为1秒至10秒；等离子体刻蚀的压力最大值维持时间为1秒至30秒；等离子体刻蚀的压力最小值维持时间为1秒至10秒。
还需要说明的是，为了有效的动态保护硅通孔侧壁，有效率的刻蚀硅通孔底部的硅和有效的去除硅通孔底部的聚合物，等离子体刻蚀的压力最大值与等离子体刻蚀的压力最小值之比为5：1至10：1。本领域的技术人员也可以根据具体刻蚀的硅通孔的产品选择合适的等离子体刻蚀的压力最大值与等离子体刻蚀的压力最小值的比值，但是，需要指出的是，若等离子体刻蚀的压力最大值与等离子体刻蚀的压力最小值过大，则可能无法有效去除硅通孔底部的聚合物，若等离子体刻蚀的压力最大值与等离子体刻蚀的压力最小值过小，则影响硅通孔刻蚀的效率。
作为一实施例，所述等离子体刻蚀的刻蚀腔体压力变化的最大值为140毫托至160毫托；所述等离子体刻蚀的刻蚀腔体压力变化的最小值为20毫托至40毫托。
采用上述工艺条件，在刻蚀过程中，刻蚀气体和侧壁保护气体同时通入等离子体刻蚀腔体，并控制刻蚀腔体压力变化为脉冲式周期变化，直至刻蚀完成。
还需要指出的是，随着刻蚀硅通孔的深度增加，在保持固有的条件不变的情况下，高压低压脉冲式周期变化的高压的数值会随着深度的增加而逐渐降低，为了更佳地刻蚀硅衬底100，为了获得较佳地刻蚀过程中的高压，腔室内的压力维持也需要动态调节，即，随着刻蚀硅通孔的深度增加，高压低压脉冲式周期变化的高压需要调节气体流量、高低压的维持时间比，从而使得高压的均值维持在同一数值上，以保证刻蚀效果。
需要说明的是，所述硅通孔可以将硅衬底100刻穿，也可以保留预定厚度，后续采用化学机械抛光将预定厚度去除；本领域的技术人员可以根据实际生产的产品选择需刻蚀硅通孔的深度，在此特意说明，不应过分限制本发明的保护范围。
本发明的实施例通过在刻蚀过程中，同时通入刻蚀气体和侧壁保护气体，使得刻蚀过程和侧壁保护过程动态同步进行，避免了现有技术中，刻蚀步骤（etch step）和钝化步骤（passivation step）交替进行，刻蚀形成的硅通孔的形貌具有贝壳状、锯齿状或具有波纹状程度严重的技术缺陷。
此外，本发明的实施例通过控制刻蚀腔体压力变化为脉冲式周期变化，使得刻蚀过程中，刻蚀等离子体能够在低压时有效的清除底部的聚合物，高压时刻蚀速度较快，从而较有效率的刻蚀硅衬底，提高了工艺效率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种硅通孔刻蚀方法，其特征在于，包括：
提供待刻蚀硅衬底；
对所述待刻蚀硅衬底进行刻蚀；在刻蚀过程中，刻蚀气体和侧壁保护气体同时通入等离子体刻蚀腔体，并控制刻蚀腔体压力在高气压阶段和低气压阶段之间交替变化，直至刻蚀完成。
2.如权利要求1所述的硅通孔刻蚀方法，其特征在于，所述刻蚀气体至少包括SF6；或所述刻蚀气体为Ar、He、C4F6、C4F8、CF4中的一种或多种气体与SF6的混合气体；所述侧壁保护气体为至少包括SiF4和O2。
3.如权利要求2所述的硅通孔刻蚀方法，其特征在于，所述刻蚀工艺参数为：SF6的流量为800SCCM至1200SCCM，O2的流量为200SCCM至600SCCM，SiF4的流量为200SCCM至600SCCM。
4.如权利要求1所述的硅通孔刻蚀方法，其特征在于，所述等离子体刻蚀的高、低气压阶段的时间长度比T1：T2为3：1至10：1；其中T1为从等离子体刻蚀的压力最小值升至等离子体刻蚀的压力最大值所需时间与等离子体刻蚀的压力最大值维持时间之和，T2为从等离子体刻蚀的压力最大值降至等离子体刻蚀的压力最小值所需时间与等离子体刻蚀的压力最小值维持时间之和。
5.如权利要求1所述的硅通孔刻蚀方法，其特征在于，所述高压阶段气压最大值为140毫托至160毫托。
6.如权利要求1所述的硅通孔刻蚀方法，其特征在于，所述低压阶段气压最小值为20毫托至40毫托。
7.如权利要求4所述的硅通孔刻蚀方法，其特征在于，从等离子体刻蚀的压力最小值升至等离子体刻蚀的压力最大值所需时间为1秒至10秒。
8.如权利要求4所述的硅通孔刻蚀方法，其特征在于，从等离子体刻蚀的压力最大值降至等离子体刻蚀的压力最小值所需时间为1秒至10秒。
9.如权利要求4所述的硅通孔刻蚀方法，其特征在于，等离子体刻蚀的压力最大值与等离子体刻蚀的压力最小值之比为5：1至10：1。
CN201310347871.6A 2013-08-09 2013-08-09 硅通孔刻蚀方法 Active CN103413779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310347871.6A CN103413779B (zh) 2013-08-09 2013-08-09 硅通孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310347871.6A CN103413779B (zh) 2013-08-09 2013-08-09 硅通孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN103413779A true CN103413779A (zh) 2013-11-27
CN103413779B CN103413779B (zh) 2015-09-30

Family

ID=49606778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310347871.6A Active CN103413779B (zh) 2013-08-09 2013-08-09 硅通孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN103413779B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097494A (zh) * 2014-05-08 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法
CN105185706A (zh) * 2014-05-30 2015-12-23 中芯国际集成电路制造(上海)有限公司 去除伪栅的方法
CN116092922A (zh) * 2023-02-02 2023-05-09 江苏昕感科技有限责任公司 碳化硅晶圆沟槽刻蚀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
US20110318930A1 (en) * 2010-06-28 2011-12-29 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
US20110318930A1 (en) * 2010-06-28 2011-12-29 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097494A (zh) * 2014-05-08 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法
CN105097494B (zh) * 2014-05-08 2018-03-06 北京北方华创微电子装备有限公司 刻蚀方法
CN105185706A (zh) * 2014-05-30 2015-12-23 中芯国际集成电路制造(上海)有限公司 去除伪栅的方法
CN105185706B (zh) * 2014-05-30 2019-01-22 中芯国际集成电路制造(上海)有限公司 去除伪栅的方法
CN116092922A (zh) * 2023-02-02 2023-05-09 江苏昕感科技有限责任公司 碳化硅晶圆沟槽刻蚀方法
CN116092922B (zh) * 2023-02-02 2024-01-23 江苏昕感科技有限责任公司 碳化硅晶圆沟槽刻蚀方法

Also Published As

Publication number Publication date
CN103413779B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN103390581A (zh) 硅通孔刻蚀方法
JP6219558B2 (ja) ３ｄフラッシュ構造用のエッチングプロセス
CN104106127B (zh) 半导体制造装置的制造方法和半导体制造装置
US9224615B2 (en) Noble gas bombardment to reduce scallops in bosch etching
CN102738074B (zh) 半导体结构的形成方法
WO2014069559A1 (ja) プラズマ処理方法及びプラズマ処理装置
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
US9082719B2 (en) Method for removing a dielectric layer from a bottom of a trench
CN103400800B (zh) Bosch刻蚀方法
CN100595895C (zh) 硅槽形成方法及装置
CN102737983A (zh) 半导体结构的形成方法
CN104576506A (zh) 一种刻蚀硅通孔的方法
CN104658962A (zh) 通孔的形成方法
CN103413779B (zh) 硅通孔刻蚀方法
CN103606534B (zh) 半导体结构的形成方法
CN102610560B (zh) 通孔侧壁形貌修饰方法
CN102136420B (zh) 等离子体处理系统中的选择性控制
CN107611027A (zh) 一种改善深硅刻蚀侧壁粗糙度的方法
CN105374737B (zh) 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
CN103646917B (zh) 硅通孔形成方法
CN103700622A (zh) 硅通孔的形成方法
CN108573867A (zh) 硅深孔刻蚀方法
CN102386127A (zh) 制作半导体器件结构的方法
CN102054746B (zh) 硅通孔互连结构形成方法
CN104952788A (zh) 一种斜孔刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.

CP01 Change in the name or title of a patent holder